CN100568747C - 信号接收装置 - Google Patents

信号接收装置 Download PDF

Info

Publication number
CN100568747C
CN100568747C CNB2006101285244A CN200610128524A CN100568747C CN 100568747 C CN100568747 C CN 100568747C CN B2006101285244 A CNB2006101285244 A CN B2006101285244A CN 200610128524 A CN200610128524 A CN 200610128524A CN 100568747 C CN100568747 C CN 100568747C
Authority
CN
China
Prior art keywords
mentioned
gnd layer
gnd
receiving device
signal receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101285244A
Other languages
English (en)
Other versions
CN1941641A (zh
Inventor
矶田浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1941641A publication Critical patent/CN1941641A/zh
Application granted granted Critical
Publication of CN100568747C publication Critical patent/CN100568747C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structure Of Receivers (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Noise Elimination (AREA)

Abstract

本发明提供一种信号接收装置。在多层基板的一面上具有调谐器部，在另一面上具有解调部。在上述多层基板中，具有：模拟GND层，与调谐器部连接；数字GND层，与解调部连接；以及屏蔽GND层，被设置于模拟GND层与数字GND层之间，用于对该两GND层之间实施电阻断。由此，通过在基板的不同的面上配置调谐器部和解调部，能够实现信号接收装置的小型化，而且，还能够防止在解调部中产生的高次谐波信号的电流给调谐器部带来影响。

Description

信号接收装置
技术领域
本发明涉及一种具备调谐器部和解调部的信号接收装置，其中，该调谐器部接收信号电波，该解调部对调谐器部所接收的信号进行解调并输出数字信号。
背景技术
过去，人们利用下述技术进行信息传送，即：将要传送的信息(例如，图像数据、音频数据等)转换为数字信号，用该数字信号来调制高频的载波(载频)，通过空间或传送线路向信号接收装置发送已调制的高频数字调制信号。
在上述情况下，对于要传送的每一个信息，按照一定的间隔确定要进行调制的载波的频率，并将多个信息分配至某频带内。
另外，信号接收装置侧能够连续地接收上述频带内的信号，并且，调谐器部(模拟部)仅仅取出其中特定的高频数字调制信号，由AD转换器将所取出的特定的高频数字调制信号从模拟信号转换为数字信号，并由解调部(数字部)进行数字信号处理，将其解调为调制前的数字信号。
在调谐器部中，从某频带内的多个已经被数字调制的高频信号中取出特定的高频信号，因此，要进行处理的信号的输入电平并非恒定。基于此，即使在输入电平特别小的情况下，也要求进行正常的信号接收，所以，就需要减小来自装置外部或装置内部的噪声的辐射影响。另外，由于诸如便携式电话等的便携式通信终端的日益小型化，也要求实现信号接收装置的小型化。
在专利文献1(日本国专利申请公开特开平5-14015号公报，公开日：1993年1月22日)中揭示了这样一种高频SMD模块，即：在多层基板的内部设定由GND图形构成的屏蔽层(Shield Layer)，将高频电路从该GND图形安装至表面侧的多层基板，而且，在高频电路上覆盖屏蔽罩，并使之连接GND图形，由此，对高频电路实施屏蔽。另外，在专利文献1中，通过在多层基板的底面侧将构成高频电路的电阻设定为印刷电阻，来实现装置的小型化。
此外，在专利文献2(日本国专利申请公开特开平10-197662号公报，公开日：1998年7月31日)中揭示了这样一种信号接收装置，即：在电路布线基板的一面上并列地设置接收天线部和接收电路数字电路部，在该电路布线基板的另一面上设置接收电路模拟电路部，并在电路布线基板中插入电磁屏蔽层，由此，来实现装置的小型化。
另外，在印刷布线板领域，专利文献3(日本国专利申请公开特开2000-353895号公报，公开日：2000年12月19日)揭示了一种具备数字电路用GND层和模拟电路用GND层的印刷布线板，其中，数字电路用GND层被配置于基板的整个内层上，模拟电路用GND层邻接上述数字电路用GND层，被配置于模拟信号处理区的内层上。
根据上述专利文献1所揭示的技术方案，通过在多层基板的底面侧设定构成高频电路的电阻，虽然能够实现装置的宽度方向的小型化，但是，由该方法实现的装置小型化存在着局限性。
此外，专利文献2所述的装置小型化的方法中存在这样的问题，即：由于不能充分地保障接收电路模拟电路部与接收电路数字电路部的隔离，所以，因接收电路数字电路部的输出信号的导通/截止(ON/OFF)，所发生的高次谐波信号将会影响到接收电路模拟电路部。
也就是说，相对于被输入接收电路模拟部的信号的电压，接收电路数字电路部的输出信号的振幅非常大，因此，随着该输出信号的导通/截止，将会发生高次谐波。在专利文献2中，虽然在电路配线基板中插入电磁屏蔽层，但是，当高次谐波信号电流通过在电磁屏蔽层中产生的寄生电感时，将会产生高次谐波信号成分的电压(高次谐波信号电压)，电磁屏蔽层的电位不是0V，而是成为加入了高次谐波信号电压后所得到的值。上述电磁屏蔽层的电位变动将给调谐器部带来影响。
为了解决上述问题，例如，可以考虑组合专利文献2和专利文献3的技术方案。即，考虑使专利文献2的电磁屏蔽层成为专利文献3所揭示的具备模拟GND与数字GND的多层结构。
但是，在这种情况下，存在下述的问题，即：模拟GND和数字GND因两GND之间产生的寄生电容而发生耦合，模拟GND的电位变动，进而给接收电路模拟电路部带来影响。
下面，将对此进行更详细的说明。在上述两GND之间产生的寄生电容因基板的材质、绝缘层的厚度等而发生变化，在某些情况下将会产生100pF的电容。在信号接收装置接收的频率为几百MHz的情况下，100pF的电容的阻抗为几Ω，等同于模拟GND和数字GND在基板内大致以几Ω连接。
因此，通过接收电路数字电路部的输出输出信号的缓冲器的高次谐波信号成分的高次谐波信号电流的一部分经由数字GND和寄生电容而流入模拟GND侧。
此外，模拟GND和数字GND被分别导至用于连接信号接收装置外部的GND与模拟GND、数字GND的端子电极，此时，也将产生寄生电感。
当上述高次谐波信号电流通过模拟GND的寄生电感时，将会产生高次谐波信号成分的电压(高次谐波信号电压)，模拟GND的电位不是0V，而是成为加入了高次谐波信号电压后所得到的值。上述GND电位的变动将给接收电路模拟电路部带来影响。
如上所述，为了实现信号接收装置的小型化，而使调谐器部(模拟部)与解调部(数字部)接近时，处理大振幅信号的解调部所发生的高次谐波信号将会给处理微弱的输入信号的调谐器部带来较大的影响。因此，为了接收微弱的信号，需要使模拟GND和数字GND之间发生的寄生电容尽可能地大。
发明内容
本发明是鉴于上述问题而进行的，其目的在于，通过在基板的不同的面上配置调谐器部和解调部来实现信号接收装置的小型化，而且，防止在解调部中产生的高次谐波信号的电流给调谐器部带来影响。
为了解决上述课题，本发明的信号接收装置构成为，在多层基板的一面上具有从多个已经被数字调制的高频信号中取出特定的高频信号并将其转换为低频信号的调谐器部，在上述多层基板的另一面上具有将上述调谐器部输出的低频信号转换为数字信号并实施解调处理的解调部，该信号接收装置的特征在于，在上述多层基板中，具有：模拟GND层，与上述调谐器部连接；数字GND层，与上述解调部连接；以及屏蔽GND层，被设置于上述模拟GND层与上述数字GND层之间，在该屏蔽GND层与上述模拟GND层之间以及该屏蔽GND层与上述数字GND层之间分别间隔有绝缘层。
根据上述结构，由于在数字GND层与模拟GND层之间具有屏蔽层，所以能够防止通过数字GND的高次谐波信号的电流流入模拟GND。由此，通过在多层基板的一面上配置调谐器部，在另一面上配置解调部，能够实现信号接收装置的小型化，而且，还能够防止来自解调部的高次谐波信号对调谐器部带来影响，从而可以防止接收性能的降低。
本发明的其他目的、特征和优点在以下的描述中会变得十分明了。此外，以下参照附图来明确本发明的优点。
附图说明
图1是本发明的一个实施方式的信号接收装置的剖面图。
图2是本发明的一个实施方式的信号接收装置的概略结构的框图。
图3(a)是本发明的一个实施方式的信号接收装置的剖面图。
图3(b)是由A方向观察图3(a)的信号接收装置的平面图。
图3(c)是由B方向观察图3(a)的信号接收装置的平面图。
图4(a)是表示将本发明的一个实施方式的信号接收装置安装至信号接收装置搭载基板的状态的平面图。
图4(b)是表示将图4(a)所示的信号接收装置安装至信号接收装置搭载基板的状态的剖面图。
图5是表示在将本发明的一个实施方式的的信号接收装置安装至信号接收装置搭载基板时、各GND的连接状态的一个示例的剖面图。
图6是本发明的一个实施方式的信号接收装置的一个变形例的剖面图。
图7(a)是表示本发明的一个实施方式的信号接收装置所具备的屏蔽GND的形状的一个示例的平面图。
图7(b)是表示本发明的一个实施方式的信号接收装置所具备的屏蔽GND的形状的另一个示例的平面图。
图8是本发明的一个实施方式的信号接收装置的另一变形例的剖面图。
图9是本发明的一个实施方式的信号接收装置的另一变形例的剖面图。
图10是表示在将本发明的一个实施方式的的信号接收装置安装至信号接收装置搭载基板时、各GND的连接状态的另一个示例的剖面图。
图11是表示由半导体集成电路来实现本发明的一个实施方式的的信号接收装置所具备的调谐器部及解调部时的安装方法的一个示例的平面图。
图12是表示由半导体集成电路来实现本发明的一个实施方式的的信号接收装置所具备的调谐器部及解调部时的安装方法的另一个示例的平面图。
图13是表示由半导体集成电路来实现本发明的一个实施方式的的信号接收装置所具备的调谐器部及解调部时的安装方法的另一个示例的平面图。
具体实施方式
下面，说明本发明的一个实施方式。本实施方式的信号接收装置用于接收按照一定的间隔对每一个要传送的信息确定频带并将多个信息分配至各自的频带内进行发送的载波(已经进行了数字调制的高频信号；广播电波)，连续地接收上述频带。该信号接收装置一体化地配置了调谐器部和解调部从而实现装置的小型化，其中，调谐器部接收广播电波，解调部将调谐器部选定的接收频段信号(特定的高频信号)转换为数字信号，进行解调并输出数据信号。另外，该信号接收装置，例如，是在小型电视接收机中具备的装置。
图2是本实施方式的信号接收装置100的概略结构的框图。如该图所示，具有调谐器部(模拟部)10与解调部(数字部)20。
调谐器部10，用于从某频带内的多个已经进行了数字调制的高频信号(高频数字调制信号)中仅取出特定的高次谐波信号，具备：RF(高频)放大器11、频率转换部12、IF(中频)放大器13。
RF放大器11对所接收的高频信号进行放大，频率转换部12对由RF放大器11输入的高频信号实施频率转换并输出到IF放大器13，IF放大器13对进行了频率转换的信号进行放大并输出到解调部20。
解调部20，对调谐器部10接收的高频数字调制信号实施解调，解调为由发送装置侧进行调制前的数字信号，具备：AD转换部21、数字信号处理部22、输出放大器23。
AD转换部21将从调谐器部10输入的模拟信号转换为数字信号，并将其输送到数字信号处理部22。数字信号处理部22将从AD转换部21输入的数字信号解调为调制前的数字信号(解调数据信号)，并通过输出放大器23将其输出。
图3(a)是信号接收装置100的剖面图，图3(b)是由图3(a)所示的A方向观察信号接收装置100的平面图，图3(c)是由图3(a)所示的B方向观察信号接收装置100的平面图。
如图3(a)所示，信号接收装置100在基板30的一面上具有调谐器部10，在另一面上具有解调部20，其中，解调部20处于和调谐器部10相对的位置。下面，将对基板30进行详细的说明。
如图3(b)所示，在基板30的一面上，除了调谐器部10之外，还具有电容器、电阻、水晶振子等的外围部件41和用于粘合后述的屏蔽罩及基板30的粘合部42。
如图3(c)所示，在基板30的另一面上，除了解调部20之外，还具有：端子电极51，用于电连接搭载信号接收装置100的信号接收装置搭载基板和信号接收装置100所具备的部件(调谐器部10、解调部20、各外围部件41)；以及GND电极52，用于电连接信号接收装置搭载基板和在基板30中具备的各GND(将后述)。另外，GND电极52位于由矩形形状构成的基板30的各角部，其还具有确保信号接收装置搭载基板和信号接收装置100的粘合强度的功能。
图4(b)是表示将信号接收装置100安装至信号接收装置搭载基板(基板)70的状态的剖面图。如该图所示，信号接收装置100的端子电极51及GND电极52和被形成于信号接收装置搭载基板70的表面上的布线层通过焊锡63来接合。
如图4(b)所示，在信号接收装置搭载基板70上具有被输入由未图示的天线部接收的信号的天线端子(高频信号输入部)62，被输入该天线端子62的信号被输入信号接收装置100的调谐器部10。
图4(a)是表示从上方观察被安装在信号接收装置搭载基板70上的信号接收装置100的平面图。如图4(a)和图4(b)所示，信号接收装置100的具备调谐器部10的一侧的面被屏蔽罩60所覆盖。借此，可以防止噪声从信号接收装置100的外部入射到调谐器部10。
接着，说明信号接收装置100的基板(安装部)30的结构。图1是表示接收装置100的结构的剖面图。如该图所示，基板30是交替地层叠多个布线层和绝缘层所得到的多层基板。此外，调谐器部10和解调部20被安装在该基板30的正面(一面)和反面(另一面)。
模拟GND(AGND；模拟GND层)33与调谐器部10电连接，第1布线层31a和第2布线层31b为调谐器部10侧的层，模拟GND33设置于第1布线层31a和第2布线层31b。屏蔽GND(SGND；屏蔽GND层)34设置于第3布线层31c。数字GND(DGND；数字GND层)35与解调部20电连接，设置于第4布线层31d、第5布线层31e、第6布线层31f。第7布线层31g、第8布线层31h具有用于实现解调部20的配置空间的框缘的功能。在各布线层中设置有用于分别连接信号接收装置搭载基板70所具备的天线端子62与调谐器部10、调谐器部10与解调部20、解调部20与信号接收装置搭载基板70所具备的解调数据信号输入端子(未图示)的过孔(Via)。
另外，在本实施方式中，采用的是具有8层布线层的结构。但是，布线层的层数并不限于此。
此外，在本实施方式中，基板30的厚度设定为小于或等于1mm。但是，基板30的厚度并不限于此。例如，如果信号接收装置100的高度方向的尺寸没有特别的限制时，基板30的厚度也可以大于或等于1mm。或者，也可以进一步薄型化。但是，由于基板30起着保持信号接收装置100的模块结构的强度的作用，所以，需要兼顾材质将基板30的厚度保持在能够保证适当强度的范围内。
如图1所示，屏蔽GND34与模拟GND33及数字GND35中间间隔着绝缘层地配置，以使得模拟GND33与数字GND35电隔离(屏蔽)。
另外，模拟GND33、屏蔽GND34和数字GND35在信号接收装置内相互不连接(绝缘)，如图5所示，分别通过各自的连接端子与信号接收装置搭载基板70的GND布线连接。此外，屏蔽GND34不与信号接收装置100内的任何信号线连接，仅仅和用于连接屏蔽GND34与信号接收装置搭载基板70的GND层(基板GND)的GND连接端子(屏蔽GND连接端子)连接。
如上所述，关于本实施方式的信号接收装置100，在基板30的一面上配置调谐器部10，在基板30的另一面上配置解调部20，基板30是层叠了多个布线层和绝缘层的多层基板，模拟GND33与调谐器部10连接，数字GND35与解调部20连接，在模拟GND33与数字GND35之间设置有屏蔽GND以使得模拟GND33与数字GND35电隔离(屏蔽)，其中，屏蔽GND既不与模拟GND33连接，也不与数字GND35连接，而仅仅和用于连接屏蔽GND34与信号接收装置搭载基板70的GND的GND连接端子连接。
由此，来自数字GND35的高次谐波信号通过屏蔽GND34流入信号接收装置搭载基板70的GND，所以，能够防止或减少高次谐波信号的电流从数字GND35流向模拟GND33。因此，即使是在通过将调谐器部10配置于基板的一面上并将解调部配置于基板的另一面上来实现信号接收装置100的小型化的情况下，也能够防止来自处理较大振幅的解调部20的高次谐波信号成分给处理微弱信号的调谐器部10带来影响，从而能够防止接收性能的降低。
另外，关于屏蔽GND34的与其他GND(模拟GND33、数字GND35)相对的面的面积，优选的是，根据被设置在屏蔽GND34与相对的其他GND之间的绝缘层的介电常数、绝缘层的厚度、接收信号(调谐器部10取出的信号)的频率等来进行设定，以使得在成为问题的噪声成分的频率的区域中，屏蔽GND34与相对的其他GND之间的寄生电容的阻抗大于连接信号接收装置100内部的屏蔽GND34和安装信号接收装置100的信号接收装置搭载基板70(信号接收装置搭载器件)的GND的信号接收装置100内的布线的阻抗。
这里，为了防止噪声成分的影响，屏蔽GND34与相对的其他GND之间的寄生电容的阻抗越大越好，可以根据接收信号的信号电平(信号强度)与噪声成分的信号电平的差来确定上述阻抗的实际大小。
例如，当接收信号的信号电平较之于噪声成分的信号电平足够高时，将屏蔽GND34与相对的其他GND之间的寄生电容的阻抗设定得大于连接屏蔽GND34和信号接收装置搭载基板70的GND的布线的阻抗即可。
另外，噪声成分的信号电平并不依赖接收信号的信号电平，而是取决于信号接收装置的结构。因此，当接收信号的信号电平较小时(接收微弱信号时)，优选的是，将屏蔽GND34与相对的其他GND之间的寄生电容的阻抗设定得更大。
例如，在接收与噪声成分相同的信号电平的微弱信号时，优选的是，将屏蔽GND34-数字GND35间的寄生电容的阻抗与屏蔽GND34-模拟GND33间的寄生电容的阻抗之和设定为大于或等于连接屏蔽GND34和信号接收装置搭载基板70的GND的布线的阻抗的30倍(大于或等于隔离度30db)，考虑到电路之间的偏差容限，进一步优选设定为大于或等于100倍(大于或等于隔离度40db)。这里所称的“隔离度”是指，在数字GND35的噪声成分的电压Vd通过各GND间的寄生电容以Va向模拟GND33传递的情形下，用20log10(Va/Vd)来表示的值。
为了将屏蔽GND34与其他GND之间形成的寄生电容的阻抗设定得较大(将寄生电容的电容值设定得较小)，例如，可以如图6所示那样，除去屏蔽GND34的图形的一部分从而使屏蔽GND34的与其他GND相对的面的面积变小。如此，可以进一步减小从数字GND35向模拟GND33的高次谐波信号电流的影响。
图7(a)是设置有未被除去图形的一部分的屏蔽GND34的第3布线层31c的平面图。图7(b)是表示在除去图形的一部分后的第3布线层31c的一个示例的平面图。在图7(b)中，表示了除去屏蔽GND34的一部分并将屏蔽GND34形成为梳齿状的示例。但是，屏蔽GND34的形状并不限于此。
另外，在本实施方式中，绝缘层采用了陶瓷。具体而言，采用了通过下述处理所得到的绝缘层，即：用溶剂拌和微细的陶瓷粉末，得到粘土状的薄片，在该薄片上叠合印刷了布线层的图形的薄片，以均匀的压力使其贴合并进行烧结从而得到的绝缘层。这里，过孔和GND图形等为包括金属在内的较硬的金属，而绝缘层是通过以溶剂拌和微细的陶瓷粉末所得到的，所以，其材质较为柔软。因此，GND图形逐渐陷入绝缘层。即，绝缘层进入除去了GND图形后的空隙。因此，由层间的材料(绝缘层的材料)掩埋被除去了屏蔽GND34的部分。
此外，如图8所示，可以将模拟GND33与屏蔽GND34之间的绝缘层32b的厚度设定得比其他绝缘层的厚度要大。因此，由于模拟GND33与屏蔽GND34的寄生电容的电容值和两GND间的距离的二次方成反比地变小，所以，对高频的阻抗变大，可以进一步减小流向模拟GND33的高次谐波信号的电流成分。
另外，在图8所示的示例中，将模拟GND33与屏蔽GND34之间的绝缘层32b的厚度设定得较大，但是，并不限于此，也可以屏蔽GND34与数字GND35之间的绝缘层32c的厚度设定得较大。此外，还可以将绝缘层32b、绝缘层32c两者都设定得较厚。不过，如果靠近信号接收装置搭载基板70侧的绝缘层较厚，那么，屏蔽GND34与GND连接端子之间的距离就会变长，从而导致用于连接屏蔽GND34与信号接收装置搭载基板70的连接路径的电感变大。所以，关于靠近信号接收装置搭载基板70侧的绝缘层的厚度，优选将其设定为，尽量使屏蔽GND34与间隔该绝缘层而相对的其他GND之间的寄生电容的阻抗比连接屏蔽GND34和信号接收装置搭载基板70的GND的连接路径的阻抗大。
此外，如图9所示，还可以在模拟GND33与屏蔽GND34之间进而设置绝缘层32h，在该绝缘层32h中，不存在布线图形，仅仅形成了用于连接上下配置的层的信号线等的过孔。即，可以在模拟GND33与屏蔽GND34之间设置多个绝缘层。由此，能够取得与绝缘层32b的厚度被设定得较大时相同的效果，其中，该绝缘层32b是模拟GND33与屏蔽GND34之间的绝缘层。在该情况下，无需使特定的绝缘层变厚，以相同厚度的绝缘层材料就能够实现与绝缘层被设定得较厚时相同的减小寄生电容的效果，从而可以简化制造工序。
另外，也可以为下述，即：作为绝缘层，采用介电常数较低的材质，由此，使得形成在屏蔽GND34与其他GND之间的电容的阻抗变大(寄生电容变小)。也就是说，在本实施方式中，作为绝缘层32a～32g，采用了陶瓷，但并不限于此，例如，也可以采用现有技术中绝缘层普遍采用的各种材料(例如，有机材料)。但是，采用陶瓷具有下述的优点，即：能够较容易地形成过孔(形成空间的边缘)。也就是说，在现有的多层基板中多采用玻璃环氧树脂(使薄的玻璃纤维浸透环氧树脂并使之硬化所得到的材料)，但是，采用玻璃环氧树脂难以在基板的一部分中形成凹陷，这是因为：在玻璃环氧树脂的一部分中开孔并不容易；硬化之前的环氧树脂流动性较大，因此，即使实施了开孔，也难以在硬化之前的时间里保持开孔形状的精度。与此不同的是，如果采用陶瓷的话，由于在粘土状的薄片(烧结前的薄片比较柔软，但与粘土同样地，如果事先将其放入能够保持平面的模中就不会发生变形)上印刷图形并贴合后以高温烧固，所以，通过预先在一部分的层中开孔并进行贴合后烧固，能够较容易地形成孔。
此外，陶瓷的介电常数为10，而普通的有机材料的介电常数为4，与之相比较而言，陶瓷的介电常数稍大。另外，在本实施方式中，为了使信号接收装置100的高度方向(基板30的基板面法线方向)上的尺寸变小，而将各绝缘层的厚度设定得较小(设定为小于或等于100μm)。因此，特别存在这种倾向，即：频率越高，噪声成分(高频寄生信号等)的影响就会变得越大。对此，在本实施方式中，根据与其他GND相对的部分的面积、被设置在与其他GND之间的绝缘层的厚度、该绝缘层的介电常数来计算寄生电容的电容值，对屏蔽GND34的面积进行设定，以使得上述寄生电容的阻抗在相当于接收信号频率的噪声成分的频率下成为几百Ω。另外，信号接收装置100内的屏蔽GND34的阻抗(屏蔽GND34和用于连接屏蔽GND34与信号接收装置搭载基板70的连接端子之间的阻抗)为几Ω。屏蔽GND34与相对的其他GND之间形成的电容的阻抗的理想值还根据调谐器部10的后一级所具备的解调部20的性能发生变化，但是，优选成为下述的值，即：使接收信号与流入屏蔽GND34的噪声成分所包含的相当于接收信号的频率成分之差大于或等于30db的值。
另外，由于信号接收装置100为超小型，所以，信号接收装置100所具备的各GND的阻抗不低。另一方面，信号接收装置搭载器件(信号接收装置搭载基板70)与信号接收装置100相比较而言，GND的阻抗较低。因此，在本实施方式中，如图5所示，在信号接收装置100的内部各自分开的模拟GND33、屏蔽GND34、数字GND35与被设置在信号接收装置搭载基板70的共用的GND连接。
由于信号接收装置搭载基板70的GND的阻抗较低，在信号接收装置100内部的噪声成分流入信号接收装置搭载基板70的GND后，可能再次绕入信号接收装置100。对此，可以如图10所示那样，在信号接收装置100的数字GND35与信号接收装置搭载基板70的GND之间设置用于阻止高频成分的元件(防止流出装置)80，不使噪声成分流出。作为上述元件，例如，可以采用在信号接收装置100的接收频带的频率下阻抗变高的感应元件等。另外，如果设置上述元件，则优选的是，要采取充分的对策减少在信号接收装置100内部发生的噪声成分。
此外，在本实施方式中，可以用各自独立的部件来构成在调谐器部10及解调部20中具备的各部件，或者，为了进一步实现信号接收装置100的小型化，可以用半导体集成电路来实现调谐器部10及解调部20。
在由半导体集成电路来实现调谐器部10及解调部20的情况下，作为将其安装至信号接收装置100的方法，例如，一般采用搭载下述封装的方法，即：将由晶圆(形成调谐器部或解调部的晶圆)切出的芯片固定于金属的引线框架，用金等的导线来键合引线框架的端子与芯片表面的外部电极，并用树脂进行整体密封所得到的封装。
另外，为了实现小型化、薄型化，可以象图11所示那样地，将切出的芯片直接固定于基板30上的安装部，用金等的导线来键合被设置于基板30上的安装部的电极91和芯片的外部电极92。
此外，还可以象图12所示那样地，预先在芯片表面的外部连接端子92上形成导体的接合材料93，将接合材料93的位置与电极91的位置对准并使其相互接触，然后，直接进行加热，或者，利用超声波振动等使之紧固，其中，电极91形成于基板30上的安装部并处于和芯片表面的外部连接端子92相同的位置。即，在由半导体集成电路构成的调谐器部10或解调部20的独立的芯片中，预先在芯片表面的外部连接电极上形成导电性的接合材料，将基板30的安装部表面(安装面)的电极与芯片的外部连接电极的位置对准，通过加热、振动或其他的紧固方法使之连接，由此，对调谐器部10或解调部20进行搭载，其中，该半导体集成电路是由加工成适当厚度的晶圆切出的。
另外，也可以为下述，即：在由半导体集成电路构成的调谐器部10或解调部20的芯片表面上形成组合了绝缘体与布线的新的布线层，由此，变更芯片表面(布线层表面)的外部连接电极的位置并使之成为考虑了生产率和成品率的适当的电极配置，在该外部连接电极上预先形成导电性的接合材料，将基板30的安装部表面的电极与上述布线层的外部连接电极的位置对准，通过加热、振动或其他的紧固方法使之连接，由此，对调谐器部10或解调部20进行搭载。
另外，也可以为下述，即：用粘性材料将由半导体集成电路构成的调谐器部10或解调部20的芯片的反面固定在基板30的安装部上，用导电性材料连接芯片表面的外部连接电极和被形成在安装部表面的电极。
此外，还可以如图13所示那样地，将芯片固定在与引线框架不同的别的基板94上，用金等的导线96来键合被设置于上述基板94的电极95和芯片的外部电极(未图示)，用树脂97进行密封，然后，作为封装而被安装在基板30的安装部上。也就是说，可以为下述，即：预先借助于导电性的接合材料或导电性的线材将芯片安装在别的配线基板或导电性的框架，然后，利用树脂等的防湿防尘的密封材料加工成为封装件，并将该封装件搭载至基板30的安装面。
另外，在基板30的安装面(安装部的表面或反面)上直接搭载由半导体集成电路实现的调谐器部10或解调部20的芯片，用金等的导线来键合芯片的外部连接电极和安装部的电极，然后，为了防湿防尘的目的，用树脂密封整个芯片或其周边部分，从而能够提高可靠性。也就是说，可以在将芯片搭载于安装面后，对芯片周围或其整体涂敷或安装树脂等防湿防尘的密封材料。
此外，在将解调部安装至信号接收装置100的反面(信号接收装置搭载基板70侧的面)的空间后，如果产生的多余的空间，在不影响反面的端子电极与信号接收装置搭载器件的基板连接的范围内用树脂等的密封材料进行密封，由此，能够取得更好的防湿防尘的效果。
另外，在本实施方式中，在基板30的信号接收装置搭载基板70侧的面上配置有解调部20，但并不限于此，可以替换地安装调谐器部10和解调部20。
为了解决上述课题，本发明的信号接收装置构成为，在多层基板的一面上具有从多个已经被数字调制的高频信号中取出特定的高频信号并将其转换为低频信号的调谐器部，在上述多层基板的另一面上具有将上述调谐器部输出的低频信号转换为数字信号并实施解调处理的解调部，该信号接收装置的特征在于，在上述多层基板中，具有：模拟GND层，与上述调谐器部连接；数字GND层，与上述解调部连接；以及屏蔽GND层，被设置于上述模拟GND层与上述数字GND层之间，在该屏蔽GND层与上述模拟GND层之间以及该屏蔽GND层与上述数字GND层之间分别间隔有绝缘层。
根据上述结构，由于在数字GND层与模拟GND层之间具有屏蔽层，所以能够防止流入数字GND的高次谐波信号的电流流入模拟GND。由此，通过在多层基板的一面上配置调谐器部，在另一面上配置解调部，能够实现信号接收装置的小型化，而且，还能够防止来自解调部的高次谐波信号对调谐器部带来影响，从而可以防止接收性能的降低。
此外，可以构成为：通过层叠多个绝缘层和多个布线层来形成上述多层基板；在上述模拟GND层与上述屏蔽GND层之间具有的绝缘层的厚度和/或在上述数字GND层与上述屏蔽GND层之间具有的绝缘层的厚度大于其他绝缘层的厚度。
模拟GND层与屏蔽GND层之间或数字GND层与屏蔽GND层之间的寄生电容的电容值和上述各GND间的距离的二次方成反比地变小。因此，如上所述，通过将模拟GND层与屏蔽GND层之间的绝缘层的厚度和/或数字GND层与屏蔽GND层之间的绝缘层的厚度设定得较大，使得GND之间的寄生电容的阻抗变大，从而能够适当地防止来自数据GND的高次谐波信号的电流流向模拟GND。
另外，可以构成为：通过层叠多个绝缘层和多个布线层来形成上述多层基板；上述各绝缘层的厚度不变，而且，在上述模拟GND层与上述屏蔽GND层之间和/或上述数字GND层与上述屏蔽GND层之间具有多个绝缘层。在此情况下，例如，作为上述绝缘层的一个，可以采用下述的绝缘层，即：在表面未形成有布线层，仅仅形成有用于连接上下的布线层之间的过孔。
根据上述结构，屏蔽GND层与其他GND层之间的寄生电容的阻抗变大，从而能够适当地防止来自数据GND层的高次谐波信号的电流流入模拟GND层。在该情况下，无需使特定的绝缘层变厚，以相同厚度的绝缘层材料就能够使GND层之间的寄生电容的阻抗变大，较之于使特定的绝缘层变厚的情形，这样可以简化制造工序。
此外，可以构成为：上述屏蔽GND层的与上述模拟GND层或上述数字GND层相对的相对面的面积小于和上述相对面相对的上述任一GND层的相对面的面积。
根据上述结构，能够使屏蔽GND层和与该屏蔽GND层相对的GND层之间的寄生电容的阻抗变大，从而能够适当地防止来自数据GND的高次谐波信号的电流流入模拟GND。
另外，可以构成为：具备用于连接上述屏蔽GND层和上述信号接收装置的外部的GND的屏蔽GND连接端子；形成于上述屏蔽GND层与上述模拟GND层之间的寄生电容和/或形成于上述屏蔽GND层与上述数字GND层之间的寄生电容在上述特定的高频信号的频率下的阻抗大于上述屏蔽GND层与上述屏蔽GND连接端子间在上述特定的高频信号的频率下的阻抗。
根据上述结构，能够适当地防止来自数据GND的高次谐波信号的电流流入模拟GND。
另外，可以构成为：上述调谐器部和/或上述解调部由半导体集成电路构成。
本发明适用于具备了从多个已经被数字调制的高频信号中取出特定的高频信号并将其转换为低频信号的调谐器部和将上述调谐器部输出的低频信号转换为数字信号并实施解调处理的解调部的信号接收装置以及搭载该信号接收装置的基板。
本发明的上述具体实施方式或实施例只是用于阐述本发明的技术内容的示例。本发明并不限于上述具体实施方式或实施例，不应对其进行狭义的解释。在本发明的精神和权利要求的范围内，可进行各种变更来实施之。

Claims (5)

1.一种信号接收装置，在由多个布线层和绝缘层交替层叠而得到的多层基板的一面上具有从多个已经被数字调制的高频信号中取出选定的接收频段信号并将其转换为低频信号的调谐器部，在上述多层基板的另一面上具有将上述调谐器部输出的低频信号转换为数字信号并实施解调处理的解调部，该信号接收装置的特征在于，在上述多层基板中，具有：
模拟GND层，与上述调谐器部连接；
数字GND层，与上述解调部连接；以及
屏蔽GND层，被设置于上述模拟GND层与上述数字GND层之间，在该屏蔽GND层与上述模拟GND层之间以及该屏蔽GND层与上述数字GND层之间分别间隔有绝缘层，以使得上述模拟GND层与上述数字GND层电隔离，
其中，所述数字GND层、模拟GND层以及屏蔽GND层相互不连接，它们分别通过各自的连接端子与外部GND相连，
所述屏蔽GND层仅与连接外部GND的所述连接端子相连，
所述屏蔽GND层和外部GND之间的阻抗，与屏蔽GND层和数字GND层之间的阻抗以及屏蔽GND层和模拟GND层之间的阻抗相比更小。
2.根据权利要求1所述的信号接收装置，其特征在于：
在上述模拟GND层与上述屏蔽GND层之间具有的绝缘层的厚度和/或在上述数字GND层与上述屏蔽GND层之间具有的绝缘层的厚度大于其他绝缘层的厚度。
3.根据权利要求1所述的信号接收装置，其特征在于：
上述各绝缘层的厚度不变，而且，
在上述模拟GND层与上述屏蔽GND层之间和/或上述数字GND层与上述屏蔽GND层之间具有多个绝缘层。
4.根据权利要求1所述的信号接收装置，其特征在于：
上述屏蔽GND层的与上述模拟GND层或上述数字GND层相对的相对面的面积小于和上述相对面相对的上述模拟GND层或数字GND层的相对面的面积。
5.根据权利要求1所述的信号接收装置，其特征在于：
上述调谐器部和/或上述解调部由半导体集成电路构成。
CNB2006101285244A 2005-09-26 2006-08-31 信号接收装置 Expired - Fee Related CN100568747C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005277682A JP3949695B2 (ja) 2005-09-26 2005-09-26 受信装置
JP2005277682 2005-09-26

Publications (2)

Publication Number Publication Date
CN1941641A CN1941641A (zh) 2007-04-04
CN100568747C true CN100568747C (zh) 2009-12-09

Family

ID=37893187

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101285244A Expired - Fee Related CN100568747C (zh) 2005-09-26 2006-08-31 信号接收装置

Country Status (3)

Country Link
US (1) US7301775B2 (zh)
JP (1) JP3949695B2 (zh)
CN (1) CN100568747C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4148214B2 (ja) * 2004-11-09 2008-09-10 船井電機株式会社 液晶テレビジョン装置
JP2010135374A (ja) * 2008-12-02 2010-06-17 Sanyo Electric Co Ltd 多層プリント配線基板
US8629795B2 (en) 2009-09-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro-mechanical systems (MEMS), systems, and operating methods thereof
JP5685816B2 (ja) * 2010-01-28 2015-03-18 株式会社村田製作所 高周波受信モジュール
KR20120007812A (ko) * 2010-07-15 2012-01-25 삼성전자주식회사 신호수신장치 및 그 신호처리방법
CN103297898B (zh) * 2013-06-24 2017-04-12 深圳Tcl新技术有限公司 低频扩展方法和装置
US10334718B2 (en) 2013-11-21 2019-06-25 Zf Friedrichshafen Ag Multi-functional high-current circuit board
KR102469292B1 (ko) 2015-11-25 2022-11-22 삼성전자주식회사 무선 전력 송신기 및 무선 전력 수신기
US9483028B1 (en) * 2016-02-19 2016-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid analog-to-digital converter
TW201817280A (zh) 2016-07-06 2018-05-01 亮銳公司 用於整合式發光二極體驅動器之印刷電路板
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
WO2019188968A1 (ja) * 2018-03-30 2019-10-03 株式会社村田製作所 高周波モジュール及びそれを備える通信装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514015A (ja) 1991-07-03 1993-01-22 Tdk Corp 高周波ｓｍｄモジユール
JPH0997993A (ja) 1995-09-29 1997-04-08 Matsushita Electric Ind Co Ltd 高周波装置
JPH10197662A (ja) 1996-12-28 1998-07-31 Casio Comput Co Ltd 受信装置
JPH11145570A (ja) 1997-11-10 1999-05-28 Mitsubishi Electric Corp プリント基板
JP3895501B2 (ja) 1999-06-10 2007-03-22 三菱電機株式会社 プリント配線板
JP2004128288A (ja) 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置および電子装置
TWI287421B (en) * 2005-06-27 2007-09-21 Delta Electronics Inc Communication circuit module

Also Published As

Publication number Publication date
JP3949695B2 (ja) 2007-07-25
JP2007089007A (ja) 2007-04-05
US7301775B2 (en) 2007-11-27
US20070069932A1 (en) 2007-03-29
CN1941641A (zh) 2007-04-04

Similar Documents

Publication Publication Date Title
CN100568747C (zh) 信号接收装置
US6424233B1 (en) Complex electronic component with a first multilayer filter having a cavity in which a second filter is mounted
TW575949B (en) Mixed integrated circuit device, its manufacturing method and electronic apparatus
US6784765B2 (en) Multilayer ceramic device
CN100574097C (zh) 声表面波装置以及通信装置
CN100437986C (zh) 复合电子部件
US7149494B2 (en) Demultiplexer and communication device
CN103026487A (zh) 高频模块及通信装置
CN1578172A (zh) 以多层陶瓷形成的射频收发模块
CN103493370B (zh) 双工器及具备该双工器的电路模块
KR100859319B1 (ko) 엘티씨씨 모듈의 패키지 구조
US20040209387A1 (en) Method for making a package structure with a cavity
CN100370695C (zh) 整合表面声波滤波组件与收发器的装置及方法
KR100851169B1 (ko) 듀플렉서 패키지 및 그 제조방법
KR100306630B1 (ko) 복합 표면 탄성파 필터
KR100435042B1 (ko) 듀플렉스 패키지 제조방법
US7898360B2 (en) Surface acoustic wave filter and surface acoustic wave duplexer
JP2003258597A (ja) 弾性表面波フィルタ用パッケージ
KR100844772B1 (ko) 칩 스케일 패키지 제조방법
JPH11126956A (ja) 複合電子部品
US20020089264A1 (en) Hermetically sealed dual-band surface acoustic wave circuit module
JP2004207871A (ja) 弾性表面波フィルタ用パッケージ
JP2003163571A (ja) 弾性表面波フィルタ用パッケージ
JP2003249839A (ja) 弾性表面波フィルタ用パッケージ
JP2003069379A (ja) 弾性表面波フィルタ用パッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091209

Termination date: 20130831