JP5685816B2 - 高周波受信モジュール - Google Patents

高周波受信モジュール Download PDF

Info

Publication number
JP5685816B2
JP5685816B2 JP2010016498A JP2010016498A JP5685816B2 JP 5685816 B2 JP5685816 B2 JP 5685816B2 JP 2010016498 A JP2010016498 A JP 2010016498A JP 2010016498 A JP2010016498 A JP 2010016498A JP 5685816 B2 JP5685816 B2 JP 5685816B2
Authority
JP
Japan
Prior art keywords
layer
built
receiving module
frequency receiving
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010016498A
Other languages
English (en)
Other versions
JP2011155560A (ja
Inventor
馬場 貴博
貴博 馬場
山田 秀章
秀章 山田
勉 家木
勉 家木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010016498A priority Critical patent/JP5685816B2/ja
Publication of JP2011155560A publication Critical patent/JP2011155560A/ja
Application granted granted Critical
Publication of JP5685816B2 publication Critical patent/JP5685816B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Receivers (AREA)

Description

本発明は、高周波受信モジュールに関する。特に、RF−IC、デジタルIC等が内蔵されている高周波受信モジュールに関する。
従来、電子機器の高性能化、小型化の流れにともない、電子部品の高密度実装が重要な課題となっている。例えば高周波受信モジュールについて言えば、この課題を解決する1つの方策として、多層基板上に部品を実装し、樹脂で埋設するタイプのものが用いられている。
特開2003−100937号公報
特許文献1の高周波受信モジュールは、受信信号の増幅機能を有するものである。近年、増幅だけでなく、ダウンコンバータ機能を有するRF−ICや、復調機能を有するデジタルICが一体に組み込まれた高周波受信モジュールが求められている。
ところが、従来技術の高周波受信モジュールの構成に、RF−ICやデジタルICを一体に組み込もうとした場合に、受信信号がノイズの影響を受けやすくなってしまい、S/N比が低下するという問題が生じていた。これは、受信信号の通る経路が、ノイズの発生源であるデジタルICや電源端子の経路と混成して配置されていたためであった。
本発明は、かかる課題に鑑みなされたものであり、受信信号のS/N比を向上させることを目的とする。
本発明に係る高周波受信モジュールは、下方の主面上に基板と接続される信号端子を有する第1の配線層と、前記第1の配線層の上方の主面上に設けられ、前記信号端子と電気的に接続されるベースバンド部を内部に有する第1の内蔵層と、前記第1の内蔵層の上方に設けられ、前記ベースバンド部と電気的に接続されるRF部を内部に有する第2の内蔵層と、一端が前記ベースバンド部より上の位置で、前記RF部と電気的に接続され、他端が前記第1の内蔵層の外部を経て、前記第1の内蔵層より下方にある面内で前記基板に設けられた端子と接続される外部接続経路と、を備えることを特徴としている。

本発明の構成によれば、外部接続経路からの受信信号が、ベースバンド部で発生する主にデジタルノイズの影響を受けにくくなる。したがって、受信信号のS/N比が向上する。
また、本発明に係る高周波受信モジュールにおいて、前記外部接続経路は、前記第1の内蔵層の、前記第2の内蔵層側の主面より上の位置で接続されることが好ましい。
かかる場合には、受信信号がベースバンド部で発生する主にデジタルノイズの影響をより受けにくくなる。したがって、受信信号のS/N比がさらに向上する。
また、本発明に係る高周波受信モジュールにおいて、前記第1の内蔵層と前記第2の内蔵層の間に第2の配線層を備え、前記外部接続経路は、前記第2の配線層に接する接続端子を介してRF部と電気的に接続されることが好ましい。
かかる場合には、外部接続経路が第1の内蔵層と第2の内蔵層の間に接続されるため、低背化が可能になる。
また、本発明に係る高周波受信モジュールにおいて、前記第1の配線層は、前記ベースバンド部と前記RF部とに電流を供給する電源端子を有することが好ましい。
かかる場合には、アンテナからの受信信号が電源端子で発生する主にリップルノイズの影響を受けにくくなる。したがって、受信信号のS/N比が向上する。
また、本発明に係る高周波受信モジュールにおいて、前記第1の配線層は多層構造を構成することが好ましい。
かかる場合には、第1の配線層内で配線パターンを形成することが可能である。したがって、小型化が可能になる。
また、本発明に係る高周波受信モジュールにおいて、前記外部接続経路はアンテナと電気的に接続されることが好ましい。
かかる場合には、アンテナからの信号のS/N比が向上する。
また、本発明に係る高周波受信モジュールにおいて、前記外部接続経路はフレキシブル基板によって与えられることが好ましい。
かかる場合には、フレキシブル基板上に高周波部品を搭載することが可能となる。したがって、低背化が可能になる。
本発明の構成によれば、外部接続経路からの受信信号が、ベースバンド部で発生する主にデジタルノイズの影響を受けずにRF部に入力される。したがって、受信信号のS/N比が向上する。
本発明の高周波受信モジュールを示すブロック図である。(実施形態1) 本発明の高周波受信モジュールを示す断面図である。(実施形態1) 本発明の高周波受信モジュールを示す断面図である。(実施形態2)
以下において、本発明を実施するための形態について説明する。
(実施形態1)
図1は、本発明の高周波受信モジュール100を示すブロック図である。アンテナ101から入力された信号は、外部接続経路23、RF部40、ベースバンド部50の順で処理される。まず、アンテナ101から入力された信号は、外部接続経路23を介して、RF部40に入る。本実施形態において、RF部40は、LNA(Low Noise Amplifier)42とフィルタ43とRF−IC41とで構成されている。
LNA42は、アンテナ101の受信信号を増幅する。増幅された信号はフィルタ43を通過する。フィルタ43を通過することで、信号中の不要波は減衰し、実質的に除去される。RF−IC41はダウンコンバータ機能を有しており、信号を中間周波数に変換する。中間周波数に変換された信号は、ベースバンド部50を構成するデジタルIC51により復調される。このようにして、アンテナ101の受信信号を復調した信号を取り出すことができる。LNA42やRF−IC41、デジタルIC51は、高周波受信モジュール100の外にある電源から、電流を供給されて作動する。
図2は実施形態1の高周波受信モジュールを示す断面図である。
本発明に係る高周波受信モジュール100は、第1の配線層11と、第1の内蔵層12と、第2の配線層13と、第2の内蔵層14と、外部接続経路23と、を備えている。
第1の配線層11は、その下方の主面上に電源端子31と信号端子32とを有している。電源端子31と信号端子32とは、はんだ25により基板1に固定され、かつ電気的に接続される。第1の配線層11は、図示したビア電極21を含む複数のビア電極や図示した配線パターン22を含む複数の配線パターンを有しており、多層構造を構成していることが好ましい。この場合、図示しないが、配線パターンの構成により、容量やインダクタンスの機能を内蔵することもできる。したがって、モジュール全体を小型化することができる。
電源端子31は、第1の内蔵層12に配置されるベースバンド部50および第2の内蔵層に配置されるRF部40に電源を供給するためのもので、前述したビア電極21や配線パターン22は、このような電源供給の経路の一部を与えるものである。
第1の内蔵層12は、第1の配線層11の上方の主面上に設けられる。そして、第1の内蔵層12はベースバンド部50を内部に有する。また、第1の内蔵層12には、ビア電極21aが設けられる。本実施形態において、ベースバンド部50は、前述したようにデジタルIC51で構成されている。ベースバンド部50ははんだ25aを介して配線パターン22上に固定されている。したがって、信号端子32は、ベースバンド部50と電気的に接続されている。
第2の内蔵層14は、第1の内蔵層12の上方に設けられている。また、第1の内蔵層12と第2の内蔵層14との間には、第2の配線層13が介在している。第2の配線層13には、ビア電極21bおよび配線パターン22aが設けられる。第2の内蔵層14はRF部40を内部に有する。RF部40はRF−IC41とLNA42とフィルタ(図示せず)とで構成されている。RF部40は、はんだ25bで配線パターン22a上に固定されている。そして、RF部40は、第1の内蔵層12に設けられたビア電極21aおよび第2の配線層13に設けられたビア電極21bならびに第1の配線層11に設けられた配線パターン22および第2の配線層13に設けられた配線パターン22aを介して、ベースバンド部50と電気的に接続されている。
外部接続経路23は、その一端が接続端子33に接続されており、接続端子33を介して、RF部40と電気的に接続されている。接続端子33は、第2の配線層13上に配置されている。また、外部接続経路23の他端はアンテナ端子61に接続されている。アンテナ端子61は、図示していないが、アンテナと電気的に接続されている。
アンテナからの信号は、外部接続経路23を介して、高周波受信モジュール100の内部に入力される。その信号は接続端子33や配線パターン22aを介して、RF部40に入力される。そして、この信号は、RF部40での処理後に、配線パターン22および22aならびにビア電極21aおよび21bを介して、ベースバンド部50に入力されて、信号端子32から基板1に出力される。
本実施形態において、外部接続経路23は、ベースバンド部50より上の位置でRF部40と電気的に接続されている。本実施形態では、RF部40とベースバンド部50とが異なる内蔵層に配置されている。かかる構成により、ノイズの主要因となりうる信号端子32や電源端子31と、受信信号の経路とを分離することができる。そのため、受信信号がベースバンド部50の影響を受けにくくなり、S/N比が向上する。また、外部接続経路23は、第1の内蔵層12の、第2の内蔵層14側の主面よりも上の位置で接続されることが好ましい。かかる構成の場合、受信信号がベースバンド部50の影響をより受けにくくなる。
外部接続経路23は、フレキシブル基板によって与えられることが好ましい。かかる場合には、フレキシブル基板上に高周波部品を搭載することが可能となる。したがって、第2の内蔵層に配置されている部品をフレキシブル基板上に移すことができるため、高周波受信モジュールの低背化が可能になる。また、フレキシブル基板がコプレーナ構造をとる場合には、インピーダンスを50Ω近くにすることができる。その場合、インピーダンスが50Ωで設計されている汎用のLNAやフィルタを用いても、整合回路やインピーダンス変換回路が不要となり、モジュール全体を小型化することができる。
また、図示した実施形態では、接続端子33は第2の配線層13の、第2の内蔵層14側の主面に接しているが、接続端子33は第2の配線層13の、第1の内蔵層12側の主面に接していても良い。
第1の配線層11、第1の内蔵層12、第2の配線層13および第2の内蔵層14は、筺体24により覆われている。筺体24は、例えば金属ケースで構成される。筺体24は、ベースバンド部50や電源端子31からのノイズから外部接続経路23を遮断する役割を有する。
なお、第1の配線層11と第2の配線層13とは、例えば樹脂による多層構造や、セラミック誘電体による多層構造によって構成される。
また、第1の内蔵層12や第2の内蔵層14は、はんだによる部品の固定後、熱硬化樹脂等を固化させることで形成することができる。ビア電極21は、例えばレーザーによるビアホールの形成後に、導電性ペーストを充填して熱硬化させることで形成することができる。配線パターン22および22aは、例えば印刷等により形成することが可能である。ビア電極21、21aおよび21bや配線パターン22および22aには、CuやAg等、良好な導電率を有する材料を用いることが好ましい。
また、LNA42やフィルタ43の配置の順序は本実施形態のブロック図の順序に限らない。本実施形態では、RF部40がLNA42とフィルタ43とRF−IC41とを有する構成としたが、RF部40は少なくともRF−IC41を有しており、フィルタ43やLNA41がない構成でも、本発明の効果を奏する。また、外部接続経路23にLNA41やフィルタ43を搭載した構成でも、本発明の効果を奏する。
(実施形態2)
図3は、実施形態2の高周波受信モジュール100aを示す断面図である。実施形態1と共通する点については説明を省略する。
本実施形態では、接続端子33が、第2の内蔵層14の、第1の内蔵層12と反対側の主面上にある。そして、第2の内蔵層14には、ここを貫通するようにビア電極21cが設けられ、接続端子33は、ビア電極21cと電気的に接続されている。RF部40は、配線パターン22aおよびビア電極21cを介して接続端子33と電気的に接続されている。このような構成により、デジタルIC51によって構成されるベースバンド部50や電源端子31の信号授受部分と接続端子33との間の距離をより大きくすることができ、信号のS/N比がより向上する。
以上、本発明の高周波受信モジュールがこの内容に限定されることはなく、発明の趣旨を損なわない範囲で、適宜変更を加えることができる。
1 基板
11 第1の配線層
12 第1の内蔵層
13 第2の配線層
14 第2の内蔵層
21,21a,21b,21c ビア電極
22,22a 配線パターン
23 外部接続経路
24 筺体
25,25a,25b はんだ
31 電源端子
32 信号端子
33 接続端子
40 RF部
41 RF−IC
42 LNA
43 フィルタ
50 ベースバンド部
51 デジタルIC
61 アンテナ端子
100,100a 高周波受信モジュール
101 アンテナ

Claims (9)

  1. 下方の主面上に基板と接続される信号端子を有する第1の配線層と、
    前記第1の配線層の上方の主面上に設けられ、前記信号端子と電気的に接続されるベースバンド部を内部に有する第1の内蔵層と、
    前記第1の内蔵層の上方に設けられ、前記ベースバンド部と電気的に接続されるRF部を内部に有する第2の内蔵層と、
    一端が前記ベースバンド部より上の位置で、前記RF部と電気的に接続され、他端が前記第1の内蔵層の外部を経て、前記第1の内蔵層より下方にある面内で前記基板に設けられた端子と接続される外部接続経路と、
    を備える高周波受信モジュール。
  2. 少なくとも前記第1の内蔵層を覆い、前記ベースバンド部からのノイズから前記外部接続経路を遮断する筺体をさらに備え、
    前記外部接続経路は、前記他端が前記筺体の外部を経て、前記第1の内蔵層より下方にある面内に設けられた端子と接続される、請求項1に記載の高周波受信モジュール。
  3. 前記外部接続経路は、前記第1の内蔵層の、前記第2の内蔵層側の主面より上の位置で接続される、請求項1または2に記載の高周波受信モジュール。
  4. 前記第1の内蔵層と前記第2の内蔵層との間に配置される第2の配線層と、前記第2の配線層に接するように設けられる接続端子とをさらに備え、
    前記外部接続経路は、前記接続端子を介して前記RF部と電気的に接続される、請求項1〜3のいずれか1項に記載の高周波受信モジュール。
  5. 前記第1の配線層は、前記ベースバンド部と前記RF部とに電流を供給する電源端子を有する、請求項1〜4のいずれか1項に記載の高周波受信モジュール。
  6. 前記第1の配線層は多層構造を構成する、請求項1〜5のいずれか1項に記載の高周波受信モジュール。
  7. 前記外部接続経路はアンテナと電気的に接続される、請求項1〜6のいずれか1項に記載の高周波受信モジュール。
  8. 前記外部接続経路はフレキシブル基板によって与えられる、請求項1〜7のいずれか1項に記載の高周波受信モジュール。
  9. 前記外部接続経路には、前記RF部の一部の回路が搭載されている、請求項1〜8のいずれか1項に記載の高周波受信モジュール。
JP2010016498A 2010-01-28 2010-01-28 高周波受信モジュール Active JP5685816B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010016498A JP5685816B2 (ja) 2010-01-28 2010-01-28 高周波受信モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010016498A JP5685816B2 (ja) 2010-01-28 2010-01-28 高周波受信モジュール

Publications (2)

Publication Number Publication Date
JP2011155560A JP2011155560A (ja) 2011-08-11
JP5685816B2 true JP5685816B2 (ja) 2015-03-18

Family

ID=44541177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010016498A Active JP5685816B2 (ja) 2010-01-28 2010-01-28 高周波受信モジュール

Country Status (1)

Country Link
JP (1) JP5685816B2 (ja)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10260423A (ja) * 1997-03-17 1998-09-29 Toshiba Corp 液晶表示装置
JP2000068673A (ja) * 1998-08-25 2000-03-03 Sharp Corp デジタル放送受信装置
JP3767246B2 (ja) * 1999-05-26 2006-04-19 富士通株式会社 複合モジュール及びプリント回路基板ユニット
JP4082885B2 (ja) * 2001-09-14 2008-04-30 三菱電機株式会社 多層基板を用いた高周波回路パッケージ
DE10200561B4 (de) * 2002-01-09 2006-11-23 Eads Deutschland Gmbh Radarsystem mit einem phasengesteuerten Antennen-Array
JP2004272061A (ja) * 2003-03-11 2004-09-30 Seiko Epson Corp 光通信モジュール
JP4112484B2 (ja) * 2003-12-17 2008-07-02 株式会社東芝 無線機器及び半導体装置
JP4105122B2 (ja) * 2004-05-31 2008-06-25 東光株式会社 高周波モジュール
JP3817571B1 (ja) * 2005-07-19 2006-09-06 株式会社日立製作所 アナログデジタル混在実装回路基板及び核医学診断装置
JP4765511B2 (ja) * 2005-09-22 2011-09-07 セイコーエプソン株式会社 デバイス実装構造、デバイス実装方法、電子装置、液滴吐出ヘッド及び液滴吐出装置
JP3949695B2 (ja) * 2005-09-26 2007-07-25 シャープ株式会社 受信装置
JP4640139B2 (ja) * 2005-11-25 2011-03-02 セイコーエプソン株式会社 回路基板を搭載した液滴吐出装置、電気光学装置の製造方法、電気光学装置および電子機器
JP2007180971A (ja) * 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd 送信装置とこれを用いた通信機器
JP5025376B2 (ja) * 2006-09-11 2012-09-12 キヤノン株式会社 プリント配線板及び電子機器
JP4350115B2 (ja) * 2006-10-30 2009-10-21 シャープ株式会社 受信装置及びテレビジョン受像機

Also Published As

Publication number Publication date
JP2011155560A (ja) 2011-08-11

Similar Documents

Publication Publication Date Title
TWI493893B (zh) 高頻電路模組
JP3863464B2 (ja) フィルタ内蔵アンテナ
US7978031B2 (en) High frequency module provided with power amplifier
JP5117632B1 (ja) 高周波回路モジュール
JP3949695B2 (ja) 受信装置
JP4450079B2 (ja) 高周波モジュール
US20080003846A1 (en) Circuit board unit
US20170257941A1 (en) Radio frequency module
JP4492708B2 (ja) 高周波モジュール
US20100101841A1 (en) Printed circuit board
US20150021748A1 (en) Semiconductor device
JP5685816B2 (ja) 高周波受信モジュール
JP2004274259A (ja) アンテナ一体型モジュールおよび通信機
JP2007013327A (ja) アンテナ装置
US8014161B2 (en) Communication device and electronic apparatus using the same
CN110710118B (zh) 高频模块以及通信装置
JP2005183410A (ja) 無線回路モジュールおよび無線回路基板
JP2008289131A (ja) 送信装置と、これを用いた電子機器
JP2008219453A (ja) 送受信回路モジュール
JP5515696B2 (ja) カードデバイス
JP2009302603A (ja) 高周波装置
JP2008263077A (ja) 半導体装置および電子装置
JP3760877B2 (ja) 高周波複合部品
JP4502019B2 (ja) 高周波モジュール
JP4978639B2 (ja) プリント基板及び無線通信端末

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141027

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150106

R150 Certificate of patent or registration of utility model

Ref document number: 5685816

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150