JP4350115B2 - 受信装置及びテレビジョン受像機 - Google Patents

受信装置及びテレビジョン受像機 Download PDF

Info

Publication number
JP4350115B2
JP4350115B2 JP2006293793A JP2006293793A JP4350115B2 JP 4350115 B2 JP4350115 B2 JP 4350115B2 JP 2006293793 A JP2006293793 A JP 2006293793A JP 2006293793 A JP2006293793 A JP 2006293793A JP 4350115 B2 JP4350115 B2 JP 4350115B2
Authority
JP
Japan
Prior art keywords
board
sub
ground
digital
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006293793A
Other languages
English (en)
Other versions
JP2008113120A (ja
Inventor
佳明 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006293793A priority Critical patent/JP4350115B2/ja
Priority to US11/857,254 priority patent/US20080100751A1/en
Priority to CNA2007101623495A priority patent/CN101175168A/zh
Publication of JP2008113120A publication Critical patent/JP2008113120A/ja
Application granted granted Critical
Publication of JP4350115B2 publication Critical patent/JP4350115B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/042Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Receivers (AREA)

Description

本発明は、デジタルテレビジョン放送等の高周波信号を受信して復調する受信装置、及びその受信装置を備えたテレビジョン受像機に関する。
10に、従来のテレビジョン受像機の概略構成をブロック図で示す。図10に示すように、テレビジョン受像機(以下、「テレビ」と記すことがある)101は、大きくは、高周波信号を受信するアンテナ102と、アンテナ102からの高周波信号に所定の処理を施して映像信号と音声信号を生成する受信装置103と、受信装置103からの映像信号と音声信号に基づいて映像と音声を出力する映像音声出力装置104とを含んで構成される。
受信装置103は、アンテナ102で受信した高周波信号を中間周波数信号(以下、「IF信号」と記すことがある)に変換するチューナ回路部105と、チューナ回路部105から出力されたIF信号を圧縮されたデジタル信号に変換するデジタル復調部106と、デジタル復調部106から出力された圧縮のデジタル信号をデジタル映像・音声信号に変換するデジタル回路部107と、デジタル回路部107から出力されたデジタル映像・音声信号をアナログの映像・音声信号に変換する映像音声出力回路108とを備える。映像音声出力装置104は、受信装置103の映像音声出力回路108から出力されるアナログの映像信号に基づいて映像を表示する処理を行う表示処理部114と、映像音声出力回路108から出力されるアナログの音声信号に基づいて音声を発する処理を行う音声処理部115とを備える。
そして、従来の受信装置103においては、マザーボードである主基板120に、デジタル回路部107及び映像音声出力回路108が実装され、これとは別個の子基板である副基板130に、図11に示すように、チューナ回路部105及びデジタル復調部106が互いに所定の間隔をあけて実装されていた(例えば、特許文献1参照)。その副基板130は、主基板120上に立ててコネクタ接続される。
特開2000−68673号公報
ところで、このような受信装置は、従来は、一般家庭等で利用される大型のテレビに適用されるのが主体であったが、近年では、携帯電話機や携帯情報端末(PDA)等といった小型の携帯機器にテレビの機能が備わったものがあり、その携帯機器にも受信装置が適用される。
しかし、従来の受信装置103では、副基板130上にチューナ回路部105及びデジタル復調部106が互いに所定の間隔をあけて設けられるため、副基板130の面積をある程度大きく確保しなければならない。また、主基板120と副基板130との接続構造上でも、回路基板全体が嵩んでしまう。その結果、受信装置103の小型化が制限されてしまい、そもそも携帯機器に要求される小型化に支障をきたす。
そこで本発明は、上記の問題に鑑みてなされたものであり、小型化を実現できる受信装置を提供することをその目的とするものである。また本発明の目的は、小型化を実現できるテレビジョン受像機を提供することにある。
上記目的を達成するため、本発明による受信装置は、高周波信号を受信して復調する受信装置であって、受信した高周波信号を中間周波数信号に変換するチューナ回路部と、このチューナ回路部からの中間周波数信号を圧縮されたデジタル信号に変換するデジタル復調部と、このデジタル復調部からのデジタル信号をデジタル映像・音声信号に変換するデジタル回路部と、を備え、前記デジタル回路部が設けられた主基板の上に、前記デジタル復調部が設けられた第1の副基板、前記チューナ回路部が設けられた第2の副基板が、この順に、それぞれ互いの間に導電性接合部材を介在して積み重ねられていて、その導電性接合部材を通じて前記主基板と、前記第1の副基板と、前記第2の副基板とが接続され、前記第1の副基板のグランド部に接続される第1のグランドラインと、前記第2の副基板のグランド部に接続される第2のグランドラインと、が個別に配線されて接地され、前記第1の副基板は、少なくとも4つの配線層を有する多層基板であって、前記グランド部が個々に形成された2つの第1のグランド層を含み、これらの第1のグランド層よりも前記主基板側とは反対側の層に前記デジタル復調部の配線回路が形成されるとともに、前記第1のグランド層同士の間の配線層にアナログ信号ラインが配置されている。
このような受信装置にすると、デジタル復調部が第1の副基板に、チューナ回路部が第2の副基板に、それぞれ分離して設けられているため、第1の副基板、第2の副基板個々の面積を小さくすることができる。しかも、主基板の上に導電性接合部材を介在して第1の副基板を積み重ね、その上に導電性接合部材を介在して第2の副基板を積み重ねることにより、互いの接続がなされるため、回路基板全体が薄く抑えられる。従って、受信装置を小型化することが可能になる。
また、上記目的を達成するための本発明によるテレビジョン受像機は、前記デジタル回路部からのデジタル映像・音声信号をアナログ映像・音声信号に変換する映像音声出力回路を備えた上記の受信装置と、この受信装置から出力される映像信号に基づいて映像を表示するとともに、前記受信装置から出力される音声信号に基づいて音声を発する映像音声出力装置と、を含む。
このようなテレビジョン受像機にすると、その受信装置では、デジタル復調部が第1の副基板に、チューナ回路部が第2の副基板に、それぞれ分離して設けられているため、第1の副基板、第2の副基板個々の面積を小さくすることができる。しかも、主基板の上に導電性接合部材を介在して第1の副基板を積み重ね、その上に導電性接合部材を介在して第2の副基板を積み重ねることにより、互いの接続がなされるため、回路基板全体が薄く抑えられる。従って、受信装置を小型化することが可能になり、その結果、そのような受信装置を備えたテレビも必然的に小型化することが可能になる。
本発明の受信装置によれば、小型化を実現できる。また、本発明のテレビジョン受像機によれば、小型化を実現できる。
以下に、本発明の実施形態について図面を参照しながら詳述する。先ず、本発明の第1実施形態である受信装置及びその受信装置を備えたテレビジョン受像機について説明する。図1は第1実施形態の受信装置を備えたテレビジョン受像機の概略構成を示すブロック図、図2はその受信装置の要部である回路基板の構成を模式的に示す断面図、図3はその回路基板の接続構造を模式的に示す斜視図である。なお、図3では主基板の図示を省略している。
図1に示すように、テレビジョン受像機1は、大きくは、アンテナ2と、受信装置3と、映像音声出力装置4とを含んで構成される。アンテナ2は、高周波信号を受信して受信装置3に伝送する。受信装置3は、アンテナ2からの高周波信号に所定の処理を施して映像信号と音声信号を生成し、映像音声出力装置4に伝送する。映像音声出力装置4は、受信装置3からの映像信号に基づいて液晶パネル等の表示画面に映像を表示し、これと合わせて受信装置3からの音声信号に基づいてスピーカより音声を発する。
受信装置3は、アンテナ2で受信した高周波信号を中間周波数信号に変換するチューナ回路部5と、チューナ回路部5から出力されたIF信号を受け取って圧縮されたデジタル信号に変換するデジタル復調部6と、デジタル復調部6から出力された圧縮のデジタル信号を受け取ってデジタル映像・音声信号に変換するデジタル回路部7と、デジタル回路部7から出力されたデジタル映像・音声信号をアナログの映像・音声信号に変換する映像音声出力回路8とを備える。これらのチューナ回路部5、デジタル復調部6、デジタル回路部7、及び映像音声出力回路8には、電源部(不図示)より動作用電源が与えられる。
また、受信装置3は、チューナ回路部5及びデジタル復調部6にクロック信号を供給する水晶発振器9を備える。本実施形態では、チューナ回路部5に供給するクロック信号の周波数と、デジタル復調部6に供給するクロック信号の周波数とを同一とし、両者で水晶発振器9を共用する。ここでの水晶発振器9は、周波数偏差やジッタに対する要求が厳しいチューナ回路部5の仕様に合わせたものである。
デジタル復調部6は、IF信号をデジタル変換し復調する処理ICであるデジタル復調IC10を含む。また、デジタル回路部7は、圧縮されたデジタル信号から映像信号及び音声信号を抽出する処理ICである映像音声処理IC11と、映像音声処理IC11での処理の際に一時的に処理データを格納する映像音声処理用メモリ12と、受信装置3全体の制御コードを格納するプログラム用メモリ13とを含む。映像音声処理IC11には、チューナ回路部5とデジタル復調IC10を制御するアナログ制御信号を伝送するためのラインが接続されている。
映像音声出力装置4は、受信装置3の映像音声出力回路8から出力されるアナログの映像信号に基づいて映像を表示する処理を行う表示処理部14と、映像音声出力回路8から出力されるアナログの音声信号に基づいて音声を発する処理を行う音声処理部15とを備える。これらの表示処理部14及び音声処理部15には、電源部(不図示)より動作用電源が与えられる。
ここで、受信装置3について、その回路の構成要素であるチューナ回路部5、デジタル復調部6、デジタル回路部7、映像音声出力回路8、水晶発振器9、及び電源部は、実際には基板に実装されているわけであるが、本実施形態では、その回路基板は次のようになっている。
図1〜図3に示すように、本実施形態での回路基板は、マザーボードである主基板20と、互いに別個の子基板である第1の副基板30、第2の副基板40とより構成される。主基板20の上には、半田ボール50を介在して第1の副基板30が積み重ねられ、その第1の副基板30の上には、半田ボール60を介在して第2の副基板40が積み重ねられている。主基板20と第1の副基板30とは、互いの間の半田ボール50を通じて電気的に接続され、第1の副基板30と第2の副基板40とは、互いの間の半田ボール60を通じて電気的に接続される。なお、その第1の副基板30と第2の副基板40とによって受信モジュールが構成される。また、本実施形態及び後述の実施形態でいう半田ボールは、導電性接合部材の一例である。
第2の副基板40には、チューナ回路部5及び水晶発振器9が実装されて設けられる。第1の副基板30には、デジタル復調部6が実装されて設けられる。主基板20には、デジタル回路部7、映像音声出力回路8及び電源部が実装されて設けられる。また、第2の副基板40には、第1の副基板30側とは反対側の面、すなわち外面を覆うように、シールド板70が取り付けられている。
特にここでは、図3に示すように、第1の副基板30上のデジタル復調部6には、主基板20上の電源部から第1の電源ライン37を通じて動作用電源が与えられ、第2の副基板40上のチューナ回路部5には、主基板20上の電源部から第2の電源ライン47を通じて動作用電源が与えられる。これらの第1の電源ライン37と第2の電源ライン47は、互いに接続され合うことなく個別のラインとして配線されている。例えば、第1の電源ライン37は、第1の副基板30と主基板20との間に介在する第1の電源ライン用の半田ボールを経由して主基板20上の電源部に導かれる。他方の第2の電源ライン47は、第2の副基板40と第1の副基板30との間に介在する第2の電源ライン用の半田ボール、第1の副基板30に形成された第2の電源ライン用のスルーホール、及び、第1の副基板30と主基板20との間に介在し第1の電源ライン用の半田ボールとは異なる第2の電源ライン用の半田ボールを経由して主基板20上の電源部に導かれる。従って、第1の電源ライン37は、第2の副基板40上のチューナ回路部5とは一切接触しないし、第2の電源ライン47は、第1の副基板30上のデジタル復調部6とは一切接触しない。
更に、第1の副基板30には、そこでの電位の基準として接地される第1のグランド部が形成され、第2の副基板40には、そこでの電位の基準として接地される第2のグランド部が形成されている。第1のグランド部には第1のグランドライン38が接続され、第2のグランド部には第2のグランドライン48が接続されている。これらの第1のグランドライン38と第2のグランドライン48は、互いに接続され合うことなく個別のラインとして配線されて接地されている。例えば、第1のグランドライン38は、第1の副基板30と主基板20との間に介在する第1のグランドライン用の半田ボールを経由して主基板20に導かれる。他方の第2のグランドライン48は、第2の副基板40と第1の副基板30との間に介在する第2のグランドライン用の半田ボール、第1の副基板30に形成された第2のグランドライン用のスルーホール、及び、第1の副基板30と主基板20との間に介在し第1のグランドライン用の半田ボールとは異なる第2のグランドライン用の半田ボールを経由して主基板20に導かれる。従って、第1のグランドライン38は、第2の副基板40上のチューナ回路部5とは一切接触しないし、第2のグランドライン48は、第1の副基板30上のデジタル復調部6とは一切接触しない。
また更に、第1の副基板30には、主基板20からの第1の副基板用信号ライン39が接続され、第2の副基板40には、主基板20からの第2の副基板用信号ライン49が接続されている。これらの第1の副基板用信号ライン39と第2の副基板用信号ライン49は、互いに接続され合うことなく個別のラインとして配線されている。例えば、第1の副基板用信号ライン39は、第1の副基板30と主基板20との間に介在する第1の副基板用信号ライン用の半田ボールを経由して主基板20に導かれる。他方の第2の副基板用信号ライン49は、第2の副基板40と第1の副基板30との間に介在する第2の副基板用信号ライン用の半田ボール、第1の副基板30に形成された第2の副基板用信号ライン用のスルーホール、及び、第1の副基板30と主基板20との間に介在し第1の副基板用信号ライン用の半田ボールとは異なる第2の副基板用信号ライン用の半田ボールを経由して主基板20に導かれる。従って、第1の副基板用信号ライン39は、第2の副基板40上のチューナ回路部5とは一切接触しないし、第2の副基板用信号ライン49は、第1の副基板30上のデジタル復調部6とは一切接触しない。
もっとも、第2の副基板40上のチューナ回路部5と、第1の副基板30上のデジタル復調部6との間で接続することが必要な信号ライン、例えば、AGCの制御ライン、IF信号ライン、データライン等は、第2の副基板40と第1の副基板30との間に介在する半田ボールを通じて連絡する。また、第2の副基板40上の水晶発振器9は、第2の副基板40上の配線回路を通じてチューナ回路部5に接続されるとともに、第2の副基板40と第1の副基板30との間に介在する半田ボールを経由して第1の副基板30上のデジタル復調部6に接続されている。
このような受信装置3では、デジタル復調部6が第1の副基板30に、チューナ回路部5が第2の副基板40に、それぞれ分離して設けられているため、第1の副基板30、第2の副基板40個々の面積を小さくすることができる。しかも、主基板20の上に半田ボール50を介在して第1の副基板30を積み重ね、その上に半田ボール60を介在して第2の副基板40を積み重ねることにより、互いの接続がなされるため、回路基板全体が薄く抑えられる。従って、受信装置3を小型化することが可能になる。勿論、その結果として、そのような受信装置3を備えたテレビ1も必然的に小型化することが可能になる。
また、本実施形態では、第2の副基板40が第1の副基板30側とは反対側の面をシールド板70で覆われているため、そのシールド板70により、第2の副基板40上のチューナ回路部5が外部のノイズから防護されるとともに、不要輻射を低減させることができる。
また、本実施形態では、チューナ回路部5に供給するクロック信号の周波数と、デジタル復調部6に供給するクロック信号の周波数とを同一とすることを前提として、両者で1つの水晶発振器9を共用しているため、個々で専用の水晶発振器を備えるものと比較して、水晶発振器の数を削減でき、経済的である。しかも、その水晶発振器9は、そもそも第2の副基板40上に設けられたチューナ回路部5用に仕様を合わせたものであるため、全体の受信特性が十分に維持される。
また、本実施形態では、第1の副基板30に形成されているグランド部に接続される第1のグランドライン38と、第2の副基板40に形成されているグランド部に接続される第2のグランドライン48と、が互いに接続され合うことなく個別に配線されているため、一方のブロック例えば第1の副基板30上のデジタル復調部6でノイズが発生しても、そのノイズが他方のブロック例えば第2の副基板40上のチューナ回路部5に伝播し難くなる。その結果、チューナ回路部5とデジタル復調部6との間において、一方で発生したノイズに起因する信号干渉を軽減できる。
なお、本実施形態では、第1の副基板30に接続される第1の電源ライン37と、第2の副基板40に接続される第2の電源ライン47と、が互いに接続され合うことなく個別に配線され、第1の副基板30に接続される第1の副基板用信号ライン39と、第2の副基板40に接続される第2の副基板用信号ライン49と、が互いに接続され合うことなく個別に配線されており、これらはいずれも、上記と同じく、チューナ回路部5とデジタル復調部6との間における信号干渉の軽減に寄与する。
次に、本発明の第2実施形態について、図4、図5を参照しながら説明する。図4、図5は第2実施形態の受信装置の要部である回路基板の構成を模式的に示す断面図であって、図5は図4とは異なる断面を表す。なお、図5では第2の副基板の図示を省略している。本第2実施形態の特徴は、第1実施形態における第1の副基板30上のデジタル復調部6より放射されるデジタルノイズに対して配慮した点にある。
本実施形態では、図4、図5に示すように、第1の副基板30として、複数の配線層を有する多層基板が用いられる。ここでの第1の副基板30は、主基板20側から順に6つの配線層31A〜31Fが積層されて成る。また、第2の副基板40としても、複数の配線層を有する多層基板が用いられる。ここでの第2の副基板40は、第1の副基板30側から順に6つの配線層41A〜41Fが積層されて成る。
ここで、第1の副基板30については、図5に示すように、中ほどの配線層である3番目の配線層31Cに概ね全域にわたって銅箔のグランド部がベタ状に形成され、これが第1のグランド層32として機能する。つまり、第1のグランド層32は、第1の副基板30と主基板20との間に介在する第1のグランドライン用の半田ボール51を経由し、主基板20に導かれて接地される。ここでの第1のグランド層32から第1のグランドライン用の半田ボール51への連絡は、第1の副基板30において、その1番目の配線層31Aから3番目の配線層31Cにかけて連なるスルーホール33A、33Bによってなされる。
そして、第1の副基板30には、その第1のグランド層32よりも主基板20側とは反対側の層である4番目の配線層31D、5番目の配線層31E、6番目の配線層31Fに、デジタル復調部6の配線回路が形成されている。ここでのデジタル復調部6の配線回路の連絡は、4番目の配線層31Dと5番目の配線層31Eとの間ではスルーホール34Dによってなされ、5番目の配線層31Eと6番目の配線層31Fとの間ではスルーホール34Eによってなされる。
また、第2の副基板40については、図4に示すように、中ほどの配線層である3番目の配線層41Cに概ね全域にわたって銅箔のグランド部がベタ状に形成され、これが第2のグランド層42として機能する。つまり、第2のグランド層42は、第2の副基板40と第1の副基板30との間に介在する第2のグランドライン用の半田ボール61、及び、第1の副基板30と主基板20との間に介在し第1のグランドライン用の半田ボール51とは異なる第2のグランドライン用の半田ボール52を経由し、主基板20に導かれて接地される。ここでの第2のグランド層42から第2のグランドライン用の半田ボール61への連絡は、第2の副基板40において、その1番目の配線層41Aから3番目の配線層41Cにかけて連なるスルーホール43A、43Bによってなされる。更に、第2の副基板40と第1の副基板30との間に介在する第2のグランドライン用の半田ボール61から、第1の副基板30と主基板20との間に介在する第2のグランドライン用の半田ボール52への連絡は、第1の副基板30において、その1番目の配線層31Aから6番目の配線層31Fにかけて連なるスルーホール35A〜35Eによってなされる。
そして、第2の副基板40には、その第2のグランド層42よりも第1の副基板30側とは反対側の層である4番目の配線層41D、5番目の配線層41E、6番目の配線層41Fに、チューナ回路部5の配線回路が形成されている。ここでのチューナ回路部5の配線回路の連絡は、4番目の配線層41Dと5番目の配線層41Eとの間ではスルーホール44Dによってなされ、5番目の配線層41Eと6番目の配線層41Fとの間ではスルーホール44Eによってなされる。
このような受信装置3では、第2の副基板40上のチューナ回路部5と、第1の副基板30上のデジタル復調部6との間に、第2のグランド層42が広く存在しているため、その第2のグランド層42により、デジタル復調部6より放射されるデジタルノイズからチューナ回路部5が防護され、信号品質の劣化を軽減できる。つまり、ここでの第2のグランド層42は、チューナ回路部5へのシールドとして機能する。
また、第1の副基板30上のデジタル復調部6と、主基板20上のデジタル回路部7や映像音声出力回路8等との間に、第1のグランド層32が広く存在しているため、その第1のグランド層32により、デジタル復調部6より放射されるデジタルノイズからデジタル回路部7や映像音声出力回路8等が防護されるし、主基板20より放射されるノイズからデジタル復調部6が防護され、信号品質の劣化を軽減できる。つまり、ここでの第1のグランド層32は、デジタル回路部7や映像音声出力回路8等へのシールド、その逆のデジタル復調部6へのシールドとして機能する。
なお、第1の副基板30において、第1のグランド層32よりも主基板20側とは反対側の層にデジタル復調部6の配線回路を形成できる限り、配線層全体の数に限定はないし、第1のグランド層32が形成される層に限定はない。同様に、第2の副基板40において、第2のグランド層42よりも第1の副基板30側とは反対側の層にチューナ回路部5の配線回路を形成できる限り、配線層全体の数に限定はないし、第2のグランド層42が形成される層に限定はない。
次に、本発明の第3実施形態について、図6を参照しながら説明する。図6は第3実施形態の受信装置の要部である回路基板における第1、第2のグランド層を模式的に示す平面図である。本第3実施形態の特徴は、第2実施形態における第1の副基板30、第2の副基板40の寸法精度の確保を図った点にある。上記した第2実施形態では、第1の副基板30における第1のグランド層32のグランド部がベタ状であり、そのため、基板製造時に第1の副基板30が反り易いからである。同様に、第2の副基板40も基板製造時に反り易いからである。
本実施形態では、図6に示すように、第1の副基板30における第1のグランド層32では、その銅箔のグランド部のパターンが格子の網の目状に形成されている。そして、そのグランド部のパターンの最大開口寸法L1については、防護したいノイズの波長、すなわちここで取り扱われる電気信号の波長の1/2よりも小さく設定されている。
同様に、第2の副基板40における第2のグランド層42では、その銅箔のグランド部のパターンが格子の網の目状に形成されている。そして、そのグランド部のパターンの最大開口寸法L2については、防護したいノイズの波長、すなわちここで取り扱われる電気信号の波長の1/2よりも小さく設定されている。
このようにすれば、第1のグランド層32におけるグランド部のパターンに起因した残留歪が軽減されることから、第1の副基板30の製造時の反りが抑えられ、寸法精度が向上する。しかも、第1の副基板30全体として軽量化できる。更に、そのグランド部のパターンの最大開口寸法L1を限定することにより、第1のグランド層32のシールドとしての機能を十分に保つことができる。
同様に、第2のグランド層42におけるグランド部のパターンに起因した残留歪が軽減されることから、第2の副基板40の製造時の反りが抑えられ、寸法精度が向上する。しかも、第2の副基板40全体として軽量化できる。更に、そのグランド部のパターンの最大開口寸法L2を限定することにより、第2のグランド層42のシールドとしての機能を十分に保つことができる。
次に、本発明の第4実施形態について、図7を参照しながら説明する。図7は第4実施形態の受信装置の要部である回路基板の構成を模式的に示す断面図である。なお、図7では第2の副基板の図示を省略している。本第4実施形態の特徴は、第2、第3実施形態における第1の副基板30の態様を変形した点にある。
本実施形態では、図7に示すように、第1の副基板30として、主基板20側から順に6つの配線層31A〜31Fが積層されて成る多層基板が用いられる。ここでの第1の副基板30については、1番目の配線層31Aと、中ほどの配線層である3番目の配線層31Cと、に概ね全域にわたって銅箔のグランド部が個々に形成され、それぞれが第1のグランド層32として機能する。つまり、これらの第1のグランド層32は、第1の副基板30と主基板20との間に介在する第1のグランドライン用の半田ボール51を経由し、主基板20に導かれて接地される。ここでの3番目の配線層31Cにおける第1のグランド層32から第1のグランドライン用の半田ボール51への連絡は、第1の副基板30において、その1番目の配線層31Aから3番目の配線層31Cにかけて連なるスルーホール33A、33Bによってなされる。
そして、第1の副基板30には、その3番目の配線層31Cにおける第1のグランド層32よりも主基板20側とは反対側の層である4番目の配線層31D、5番目の配線層31E、6番目の配線層31Fに、デジタル復調部6の配線回路が形成されている。ここでのデジタル復調部6の配線回路の連絡は、4番目の配線層31Dと5番目の配線層31Eとの間ではスルーホール34Dによってなされ、5番目の配線層31Eと6番目の配線層31Fとの間ではスルーホール34Eによってなされる。
更に、第1の副基板30には、その1番目の配線層31Aにおける第1のグランド層32と、3番目の配線層31Cにおける第1のグランド層32との間の配線層である2番目の配線層31Bに、周辺の信号の影響を受けてほしくない信号ラインであるアナログ信号ラインが配置されている。このアナログ信号ラインは、2番目の配線層31Bから6番目の配線層31Fにかけて配線接続するスルーホール36B〜36Eを経由して最終的に第2の副基板40に連絡され、1番目の配線層31Aと2番目の配線層31Bとの間のスルーホール(不図示)を経由して最終的に主基板20に連絡される。もっとも、そのアナログ信号ラインは、各第1のグランド層32及びデジタル復調部6の配線回路には、連絡していない。
このようにすれば、第1の副基板30上のアナログ信号ラインは、そもそもデジタル復調部6からのデジタルノイズに敏感で影響を受け易いが、第1のグランド層32同士の間に配置されることにより、デジタルノイズから防護される。つまり、ここでの第1のグランド層32は、更にアナログ信号ラインへのシールドとして機能する。
なお、第1の副基板30において、第1のグランド層32よりも主基板20側とは反対側の層にデジタル復調部6の配線回路を形成でき、合わせて、第1のグランド層32同士の間に配線層が存在し得る限り、配線層全体の数に限定はないし、第1のグランド層32が形成される層やその数に限定はなく、更に第1のグランド層32同士の間に存在する配線層の数にも限定はない。もっとも、この条件を最低限満たすには、少なくとも4つの配線層が必要である。
次に、本発明の第5実施形態について、図8を参照しながら説明する。図8は第5実施形態の受信装置の要部である回路基板の構成を模式的に示す斜視図である。なお、図8では主基板及び第2の副基板の図示を省略している。本第5実施形態の特徴は、第1〜第4実施形態における第1の副基板30上の半田ボールによる接続位置を特定した点にある。
本実施形態では、図8に示すように、第1の副基板30について、その上面、すなわち第2の副基板40と向き合う面に、その周縁に沿って、半田ボールによる第2の副基板40との接続端子17が複数個所定間隔をあけて並べて配置されている。その裏側となる下面、すなわち主基板20と向き合う面には、上面側の接続端子17の位置それぞれの真下に対応する位置に、半田ボールによる主基板20との接続端子18が配置されている。
ここで、上面側の接続端子17のうちの1つに、例えばチューナ回路部5の利得可変アンプのゲインを制御するようなアナログ制御信号を伝送するラインの接続端子17Aが割り当てられている場合、そのアナログ制御信号用端子17Aの直下の位置の下面側の接続端子18には、動作頻度の高いデジタル信号を伝送するラインの接続端子を割り当てない。つまり、そのデジタル信号用端子は、アナログ制御信号用端子17Aの直下の位置からずれた位置の下面側の接続端子18に割り当てられている。
これにより、アナログ制御信号用端子17Aとデジタル信号用端子との距離が確保されるため、デジタル信号用端子からのノイズによるアナログ制御信号用端子17Aに対しての影響が小さくなり、受信信号の品質劣化を軽減することができる。仮に、アナログ制御信号用端子17Aの直下の位置にデジタル信号用端子を割り当てると、両者の距離が近過ぎることから、デジタル信号用端子からのノイズの影響により、アナログ制御信号用端子17Aに対しAM変調がかかってしまい信号品質に劣化が生じてしまう。
また、同様の観点から、第1の副基板30の上面において、アナログ制御信号用端子17Aに隣接する接続端子17には、動作頻度の高いデジタル信号を伝送するラインの接続端子を割り当てないようにすることが望ましい。
その他本発明は上記の各実施形態に限定されず、本発明の趣旨を逸脱しない範囲で、種々の変更が可能である。例えば、図9に回路基板の構成の変形例を模式的に断面図で示す。図9に示すように、第1の副基板30において、そこでの回路部となるデジタル復調部6のグランドが接続されたグランド層32とは別に、そのデジタル復調部6とは回路上分離されたグランド層32’を設けても構わない。そのグランド層32’のパターンとしては、ベタ状や網の目状が適用される。また、第2の副基板40においても、そこでの回路部となるチューナ回路部5のグランドが接続されたグランド層42とは別に、そのチューナ回路部5とは回路上分離されたグランド層42’を設けても構わない。そのグランド層42’のパターンとしても、ベタ状や網の目状が適用される。このようにグランド層を二重に設ける態様は、第1の副基板30、第2の副基板40の少なくとも一方に適用することができる。
本発明は、デジタルテレビジョン放送等の高周波信号を受信して復調する受信装置、及びその受信装置を備えたテレビジョン受像機に有用である。
本発明の第1実施形態の受信装置を備えたテレビジョン受像機の概略構成を示すブロック図である。 第1実施形態の受信装置における回路基板の構成を模式的に示す断面図である。 第1実施形態の受信装置における回路基板の接続構造を模式的に示す斜視図である。 本発明の第2実施形態の受信装置における回路基板の構成を模式的に示す断面図である。 第2実施形態の受信装置における回路基板の構成を模式的に示す断面図である。 本発明の第3実施形態の受信装置での回路基板における第1、第2のグランド層を模式的に示す平面図である。 本発明の第4実施形態の受信装置における回路基板の構成を模式的に示す断面図である。 本発明の第5実施形態の受信装置における回路基板の構成を模式的に示す斜視図である。 本発明の受信装置における回路基板の構成の変形例を模式的に示す断面図である。 従来のテレビジョン受像機の概略構成を示すブロック図である。 従来の受信装置での回路基板における副基板を模式的に示す斜視図である。
符号の説明
1 テレビジョン受像機
2 アンテナ
3 受信装置
4 映像音声出力装置
5 チューナ回路部
6 デジタル復調部
7 デジタル回路部
8 映像音声出力回路
9 水晶発振器
10 デジタル復調IC
11 映像音声処理IC
12 映像音声処理用メモリ
13 プログラム用メモリ
14 表示処理部
15 音声処理部
20 主基板
30 第1の副基板
31A〜31F 配線層
32 グランド層
40 第2の副基板
41A〜41F 配線層
42 グランド層
50 半田ボール
60 半田ボール
70 シールド板

Claims (9)

  1. 高周波信号を受信して復調する受信装置であって、
    受信した高周波信号を中間周波数信号に変換するチューナ回路部と、
    このチューナ回路部からの中間周波数信号をデジタル信号に変換するデジタル復調部と、
    このデジタル復調部からのデジタル信号をデジタル映像・音声信号に変換するデジタル回路部と、
    を備え、
    前記デジタル回路部が設けられた主基板の上に、前記デジタル復調部が設けられた第1の副基板、前記チューナ回路部が設けられた第2の副基板が、この順に、それぞれ互いの間に導電性接合部材を介在して積み重ねられていて、
    その導電性接合部材を通じて前記主基板と、前記第1の副基板と、前記第2の副基板とが接続され
    前記第1の副基板のグランド部に接続される第1のグランドラインと、前記第2の副基板のグランド部に接続される第2のグランドラインと、が個別に配線されて接地され、
    前記第1の副基板は、少なくとも4つの配線層を有する多層基板であって、前記グランド部が個々に形成された2つの第1のグランド層を含み、これらの第1のグランド層よりも前記主基板側とは反対側の層に前記デジタル復調部の配線回路が形成されるとともに、前記第1のグランド層同士の間の配線層にアナログ信号ラインが配置されていることを特徴とする受信装置。
  2. 前記第2の副基板は、前記第1の副基板側とは反対側の面をシールド板で覆われていることを特徴とする請求項に記載の受信装置。
  3. 前記第1のグランドラインは、前記第1の副基板と前記主基板との間に介在する第1のグランドライン用の導電性接合部材を経由して前記主基板に導かれ、
    前記第2のグランドラインは、前記第2の副基板と前記第1の副基板との間に介在する第2のグランドライン用の導電性接合部材、前記第1の副基板に形成された第2のグランドライン用のスルーホール、及び、前記第1の副基板と前記主基板との間に介在し前記第1のグランドライン用の導電性接合部材とは異なる第2のグランドライン用の導電性接合部材を経由して前記主基板に導かれていることを特徴とする請求項1又は2に記載の受信装置。
  4. 前記第1のグランド層における前記グランド部のパターンが網の目状であって、その最大開口寸法は、取り扱われる電気信号の波長の1/2よりも小さいことを特徴とする請求項1から3のいずれかに記載の受信装置。
  5. 前記第2の副基板は、複数の配線層を有する多層基板であって、前記グランド部が形成された第2のグランド層を含み、この第2のグランド層よりも前記第1の副基板側とは反対側の層に前記チューナ回路部の配線回路が形成されていることを特徴とする請求項からのいずれかに記載の受信装置。
  6. 前記第2のグランド層における前記グランド部のパターンが網の目状であって、その最大開口寸法は、取り扱われる電気信号の波長の1/2よりも小さいことを特徴とする請求項に記載の受信装置。
  7. 前記第1の副基板と前記第2の副基板との導電性接合部材による接続位置のうちでアナログ制御信号が伝送される接続位置は、前記主基板と前記第1の副基板との導電性接合部材による接続位置のうちでデジタル信号が伝送される接続位置からずれていることを特徴とする請求項からのいずれかに記載の受信装置。
  8. 前記第2の副基板に前記チューナ回路部へクロック信号を供給する水晶発振器が設けられていて、この水晶発振器は、前記第2の副基板と前記第1の副基板との間に介在する導電性接合部材を経由して前記第1の副基板の前記デジタル復調部にもクロック信号を供給することを特徴とする請求項からのいずれかに記載の受信装置。
  9. 前記デジタル回路部からのデジタル映像・音声信号をアナログ映像・音声信号に変換する映像音声出力回路を備えた請求項からのいずれかに記載の受信装置と、
    この受信装置から出力される映像信号に基づいて映像を表示するとともに、前記受信装置から出力される音声信号に基づいて音声を発する映像音声出力装置と、を含むテレビジョン受像機。
JP2006293793A 2006-10-30 2006-10-30 受信装置及びテレビジョン受像機 Expired - Fee Related JP4350115B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006293793A JP4350115B2 (ja) 2006-10-30 2006-10-30 受信装置及びテレビジョン受像機
US11/857,254 US20080100751A1 (en) 2006-10-30 2007-09-18 Reception module, reception apparatus and television receiver
CNA2007101623495A CN101175168A (zh) 2006-10-30 2007-09-29 接收模块、接收装置及电视接收机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006293793A JP4350115B2 (ja) 2006-10-30 2006-10-30 受信装置及びテレビジョン受像機

Publications (2)

Publication Number Publication Date
JP2008113120A JP2008113120A (ja) 2008-05-15
JP4350115B2 true JP4350115B2 (ja) 2009-10-21

Family

ID=39329639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006293793A Expired - Fee Related JP4350115B2 (ja) 2006-10-30 2006-10-30 受信装置及びテレビジョン受像機

Country Status (3)

Country Link
US (1) US20080100751A1 (ja)
JP (1) JP4350115B2 (ja)
CN (1) CN101175168A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5685816B2 (ja) * 2010-01-28 2015-03-18 株式会社村田製作所 高周波受信モジュール
JP6492535B2 (ja) * 2014-10-28 2019-04-03 セイコーエプソン株式会社 物理量センサー、電子機器および移動体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3444727B2 (ja) * 1995-09-26 2003-09-08 シャープ株式会社 デジタル方式衛星放送受信機
JP4747409B2 (ja) * 2000-11-09 2011-08-17 ソニー株式会社 受信装置
US7042067B2 (en) * 2002-03-19 2006-05-09 Finisar Corporation Transmission line with integrated connection pads for circuit elements
KR100957257B1 (ko) * 2002-04-08 2010-05-12 소니 주식회사 신호 수신 장치 및 신호 수신 회로
CN100454533C (zh) * 2003-04-15 2009-01-21 波零公司 用于电子元件封装的emi屏蔽
JP4234529B2 (ja) * 2003-08-12 2009-03-04 株式会社東芝 ケーブルモデムモジュール装置及び電子機器
JP4037810B2 (ja) * 2003-09-05 2008-01-23 Necアクセステクニカ株式会社 小型無線装置及びその実装方法
EP1814321B1 (en) * 2004-11-12 2013-01-30 Panasonic Corporation Digital television receiver circuit module
JP2006229447A (ja) * 2005-02-16 2006-08-31 Alps Electric Co Ltd テレビ受信チューナ

Also Published As

Publication number Publication date
US20080100751A1 (en) 2008-05-01
CN101175168A (zh) 2008-05-07
JP2008113120A (ja) 2008-05-15

Similar Documents

Publication Publication Date Title
JP4350084B2 (ja) 受信装置、受信システム
JP4406403B2 (ja) モジュール及びこれを用いた実装構造体
JP4063841B2 (ja) 受信装置、受信システム
US8476532B2 (en) Multilayer flexible printed circuit board and electronic device
JP4996345B2 (ja) アンテナ装置及び情報端末装置
JPWO2014156422A1 (ja) 樹脂多層基板および電子機器
JP2007251702A (ja) 受信装置、受信システム
CN101018092A (zh) 无线通信装置
JP2004172764A (ja) スピーカ一体型アンテナ、スピーカ一体型アンテナの実装構造、電子機器及びスピーカ一体型アンテナの実装方法
JP4350115B2 (ja) 受信装置及びテレビジョン受像機
JP5032803B2 (ja) 電子部品
JP2002353842A (ja) 携帯端末用無線モジュール
TWI715922B (zh) 配線基板
JP2005183410A (ja) 無線回路モジュールおよび無線回路基板
JP2006319867A (ja) アンテナモジュールおよびこれを用いた無線機器
JP2008182396A (ja) 高周波用チューナモジュールおよびチューナモジュール
JP2004159287A (ja) アンテナ装置、プリント基板、通信アダプタおよび携帯型電子機器
KR20100001809A (ko) 굴곡성 회로 기판 및 이를 이용한 카메라 모듈
JP2008124167A (ja) 高周波モジュールと、これを用いた電子機器
JP2009089165A (ja) 高周波モジュール
JP2010056766A (ja) アンテナモジュール
JP2001223604A (ja) 無線通信モジュール
JP2009033006A (ja) 高周波モジュールおよび通信機器
JP2008053393A (ja) 電子モジュールおよび電子モジュールの実装方法
JP2005011927A (ja) 複合回路基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090721

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees