JP4406403B2 - モジュール及びこれを用いた実装構造体 - Google Patents

モジュール及びこれを用いた実装構造体 Download PDF

Info

Publication number
JP4406403B2
JP4406403B2 JP2005517418A JP2005517418A JP4406403B2 JP 4406403 B2 JP4406403 B2 JP 4406403B2 JP 2005517418 A JP2005517418 A JP 2005517418A JP 2005517418 A JP2005517418 A JP 2005517418A JP 4406403 B2 JP4406403 B2 JP 4406403B2
Authority
JP
Japan
Prior art keywords
wireless communication
module
semiconductor
communication element
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005517418A
Other languages
English (en)
Other versions
JPWO2005074029A1 (ja
Inventor
誠一 中谷
力 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2005074029A1 publication Critical patent/JPWO2005074029A1/ja
Application granted granted Critical
Publication of JP4406403B2 publication Critical patent/JP4406403B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Transceivers (AREA)

Description

本発明は、複数の半導体パッケージを含むモジュール及びこれを用いた実装構造体に関する。
近年の電子機器の小型化、高機能化に伴って、電子機器に含まれる半導体チップの多ピン化や、電子機器を構成する各種電子部品の小型化が進み、それらを搭載する基板の配線数及び配線密度は飛躍的に増大している。特に、半導体チップの端子数や半導体チップから引き出されるリード数が急速に増加したことによって、半導体チップの端子の狭ピッチ化や、半導体チップが実装される基板（プリント基板）の配線の狭ピッチ化が進んでいる。そのため、半導体チップの半田付けが技術的に困難になりつつある。また、半導体チップが実装される基板の多層化や微細化が進んでいるため、基板の高コスト化が顕在化しつつある。
また、電子部品の高密度実装化、及び電子部品が実装された基板の高機能化への要求に応えるために、１チップの半導体デバイスに数多くの機能を搭載させたシステムＬＳＩ（Large Scale Integrated Circuit）を用いたシステム・オン・チップ（ＳＯＣ）技術や、１つ以上の半導体チップと複数の能動部品や受動部品とによって１つのパッケージ品を構成したシステム・イン・パッケージ（ＳＩＰ）技術が盛んに研究・開発されている。
例えば、特許文献１には、１つのＩＣ（Integrated Circuit）チップに駆動素子と制御回路とを内蔵した半導体装置が提案されている。
図１１に、特許文献１に提案された半導体装置の構成図を示す。図１１に示すように、半導体装置２００は、基板２０１と、基板２０１上に分離して設けられた駆動用ＩＣチップ２０２及び制御用ＩＣチップ２０３とを有する。
駆動用ＩＣチップ２０２には、送受信用アンテナ２０２ａと、送受信用アンテナ２０２ａに接続されたＲＦ（Radio Frequency）回路２０２ｂと、駆動素子２０２ｃと、ＲＦ回路２０２ｂによって復調された信号により駆動素子２０２ｃを駆動させるための信号を検出する制御信号検出回路２０２ｄと、駆動素子２０２ｃに異常が発生した際にその異常を検出する異常検出回路２０２ｅとが内蔵されている。一方、制御用ＩＣチップ２０３には、送受信用アンテナ２０３ａと、送受信用アンテナ２０３ａに接続されたＲＦ回路２０３ｂと、駆動用ＩＣチップ２０２に内蔵された駆動素子２０２ｃを制御する制御回路２０３ｃとが内蔵されている。
半導体装置２００は、送受信用アンテナ２０２ａ，２０３ａを介して、駆動用ＩＣチップ２０２と制御用ＩＣチップ２０３との間の信号の伝送を行うため、ＩＣチップ間において信号の伝送を無線により行うことができる。これにより、ＩＣチップ間の信号の伝送経路を形成するための配線等を省略できるため、半導体装置全体を小型化することができる。更に、駆動素子２０２ｃと制御回路２０３ｃとを異なるＩＣチップに内蔵することにより、駆動素子２０２ｃから発生した熱が制御回路２０３ｃに伝搬してしまうことを防止することができるため、制御回路２０３ｃの性能の低下を防止することができる。
特開２００３−２１８３１５号公報
しかし、特許文献１に提案された半導体装置２００では、各ＩＣチップ２０２，２０３において、半導体本来の機能である演算、記憶等の機能を司るブロックに加え、信号伝送のための回路ブロックが必要となるため、製造コストが高くなる。また既存の半導体チップを用いることができず汎用性に欠ける。
更に、ＩＣチップ２０２，２０３内に、それぞれＲＦ回路２０２ｂ，２０３ｂを設けているので、駆動素子２０２ｃや制御回路２０３ｃへの電磁波ノイズの影響が大きくなる。また、仮に、電磁波ノイズに起因する異常を異常検出回路２０２ｅで検知できたとしても、異常が発生している間、半導体装置２００が正常な動作を実行できないことにかわりはない。
本発明は、小型化及び製造コストの低減が可能な上、電磁波ノイズの影響を受け難いモジュールとこれを用いた実装構造体を提供する。
本発明のモジュールは、基板と、前記基板に実装された、半導体チップをそれぞれに含む複数の半導体パッケージを有するモジュールであって、前記複数の半導体パッケージ間において、信号の送受信を無線通信で行えるように、前記複数の半導体パッケージ内には、それぞれ前記半導体チップとは独立して設けられた第１無線通信素子を有し、前記第１無線通信素子は、アンテナとＲＦ回路を有し、前記複数の半導体パッケージのそれぞれの前記第１無線通信素子の表面の一部には、シールド層が設けられていない箇所を有し、前記シールド層が設けられていない箇所のみを経由して電磁波が入出力され、信号の送受信が行われることを特徴とする。
本発明の実装構造体は、上述した本発明のモジュールを含む実装構造体である。
本発明のモジュールによれば、複数の半導体パッケージのそれぞれが、複数の半導体パッケージ間における半導体チップ同士の信号の送受信を無線通信で行う第１無線通信素子を含むため、配線の数を少なくすることができる。これにより、小型化が可能なモジュールを提供できる。また、第１無線通信素子が半導体チップと独立して構成されているため、第１無線通信素子及び半導体チップの双方とも既存の製品が使用できる。これにより、モジュールの製造コストの低減が可能となる。また、第１無線通信素子が半導体チップと独立して構成されているため、半導体チップへの電磁波ノイズの影響を低減することができる。また、本発明の実装構造体は、上述した本発明のモジュールを含むため、上述と同様に、小型化及び製造コストの低減が可能な上、電磁波ノイズの影響を受け難い実装構造体を提供できる。
本発明のモジュールは、基板と、当該基板に実装された、半導体チップをそれぞれ含む複数の半導体パッケージとを有する。
基板を構成する基材については特に限定されず、例えば、厚みが１００〜５００μｍ程度のガラス・エポキシ基材等が使用できる。半導体チップについても特に限定されず、例えば既存のＩＣチップやＬＳＩチップ等が使用できる。半導体パッケージの個数については、２個以上であればよく、モジュールが使用される電子機器の性能等を考慮して適宜設定すればよい。
そして、本発明のモジュールは、複数の半導体パッケージのそれぞれが、複数の半導体パッケージ間における半導体チップ同士の信号の送受信を無線通信で行う第１無線通信素子を含む。これにより、配線の数を少なくすることができるため、モジュールの小型化が可能となる。
第１無線通信素子は特に限定されず、例えば既存のＲＦ（Radio Frequency）素子等が使用できる。第１無線通信素子の形状についても特に限定されず、平板状、棒状、球状等の様々な形状のものが使用できる。モジュールの小型化をより容易にするためには、第１無線通信素子として、例えば１〜２０ｍｍの範囲内で到達できる程度の出力（例えば１〜１００ｍＷ）で電磁波を送受信できる無線通信素子を使用するのが好ましい。また、第１無線通信素子としてＲＦ素子を使用する場合、信号の伝送速度を向上させるためには、周波数が２〜２０ＧＨｚのＲＦ信号を送受信できるものを使用するのが好ましい。
また、本発明のモジュールは、第１無線通信素子が半導体チップと独立して構成されている。これにより、第１無線通信素子及び半導体チップの双方とも既存の製品が使用できるため、モジュールの製造コストの低減が可能となる。更に、半導体チップへの電磁波ノイズの影響を低減することもできる。なお、「独立して構成されている」とは、第１無線通信素子及び半導体チップが、それぞれ個別に作製されていることをいう。
また、第１無線通信素子及び半導体チップの双方とも既存の製品を使用する場合は、これらを規格標準として共通化することにより、製品コストの低下が実現できる。
また、第１無線通信素子が半導体チップと独立して構成されているため、従来の半導体装置（図１１参照）では困難であったリペアを、第１無線通信素子又は半導体チップを個々に交換するだけで簡易に行うことができる。
なお、本発明のモジュールにおける第１無線通信素子により行われる無線通信と、情報通信機器（例えば、ノートパソコン、デスクトップパソコン、携帯電話等）で行われる無線通信（例えば、無線ＬＡＮ、Bluetooth等）とは本質的に異なる。そのような情報通信機器で行われる無線通信は、単に、機器外部からの情報を受信し、又は、機器内部からの情報を発信するものであり、本発明のように、モジュール内の各半導体パッケージに含まれる半導体チップ同士の信号の送受信を行う無線通信ではないからである。
勿論、本発明のモジュールを複数組み合わせて、モジュール内における半導体チップ同士の信号の送受信を行うための無線通信と、モジュール間における半導体チップ同士の信号の送受信を行うための無線通信とを併用できるように構成することも可能である。そのような例については後述する。
本発明のモジュールは、複数の半導体パッケージのそれぞれが、半導体チップを封止する樹脂部を更に含むモジュールであってもよい。半導体チップの劣化を防止できるからである。また、この場合は、第１無線通信素子が樹脂部の内部又は表面に設けられていてもよい。第１無線通信素子と半導体チップとが近接するため、半導体チップ同士の信号の送受信をより確実に行うことができるからである。特に、第１無線通信素子が樹脂部の内部に設けられていると、第１無線通信素子の劣化を防止できるため好ましい。なお、樹脂部に使用される樹脂材料は、特に限定されないが、例えばエポキシ樹脂やフェノール樹脂等が使用できる。また、樹脂部の厚みは、例えば０．２〜２ｍｍの範囲である。
本発明のモジュールは、複数の半導体パッケージのそれぞれが、電磁波を遮断するシールド層を更に含むモジュールであってもよい。電磁波ノイズを低減することができるからである。シールド層は、電磁波を遮断する材料を含む層であれば特に限定されず、例えば、銅、アルミニウム、ニッケル等の金属材料からなる金属層（金属箔、めっき層等）、フェライト等からなる磁性材料層、金属や磁性材料等を樹脂に分散させた複合材料層等を使用することができる。シールド層の厚みは、例えば５〜５０μｍ程度の範囲である。
上記シールド層は、第１無線通信素子の表面の一部に設けられていてもよい。これにより、第１無線通信素子において、シールド層が設けられていない箇所のみを経由して電磁波が入出力されるため、必要な電磁波のみを送受信することができる。
本発明のモジュールは、複数の半導体パッケージのそれぞれが、半導体チップを載置するためのインターポーザを更に含むモジュールであってもよい。この構成によれば、半導体チップをインターポーザに載置した状態で半導体チップの性能を検査することができるため、半導体パッケージを基板に実装する前に半導体チップの性能の良否を判断することができる。これにより、モジュールの製造工程における歩留まりを向上させることができる。また、この場合は、第１無線通信素子が、インターポーザの内部又は表面に設けられていてもよい。半導体パッケージを基板に実装する前に、半導体チップの性能だけでなく第１無線通信素子の性能も検査できるからである。特に、第１無線通信素子がインターポーザの内部に設けられていると、インターポーザ上の実装面積を有効に利用することができるため好ましい。なお、インターポーザとしては、ガラス・エポキシ基板、アラミド・エポキシ基板等のリジッド基板や、ポリイミドフィルム等を用いたフレキシブル基板、更には、保護回路、検査回路等が形成されたシリコン半導体基板等を使用することができる。また、インターポーザの厚みは、例えば、１００〜５００μｍ程度の範囲である。
また、本発明のモジュールは、半導体パッケージが実装される基板が、基材の一主面のみに導体パターンが形成された片面基板又は基材の両主面のみに導体パターンが形成された両面基板であり、複数の半導体パッケージのそれぞれが、上記導体パターン上に実装されているモジュールであってもよい。モジュールの小型化、及びモジュールの製造コストの低減がより容易となるからである。この場合、上記導体パターンは、電源端子及びグランド端子からなる群から選択される少なくとも１つの端子から構成されていてもよい。モジュールの小型化、及びモジュールの製造コストの低減がより一層容易となるからである。なお、上記端子の構成材料には、銅や金等の慣用の導電材料を使用することができる。
また、本発明のモジュールは、複数の半導体パッケージのそれぞれに含まれる第１無線通信素子の少なくとも１つと信号の送受信を無線通信で行う第２無線通信素子と、第２無線通信素子と電気的に接続された電子部品とを更に含むモジュールであってもよい。半導体パッケージに含まれる半導体チップと上記電子部品との間における信号の送受信を、第１無線通信素子及び第２無線通信素子を介して無線通信で行うことができるため、半導体チップと上記電子部品との間の配線等を省略することによってモジュールの小型化がより容易となるからである。なお、第２無線通信素子としては、上述した第１無線通信素子と同様のものが使用できる。また、上記電子部品は特に限定されず、例えば、半導体チップ等の能動部品やコンデンサ等の受動部品等を使用することができる。
本発明の実装構造体は、上述した本発明のモジュールを含む。これにより、上述と同様に、小型化及び製造コストの低減が可能な上、電磁波ノイズの影響を受け難い実装構造体を提供できる。以下、本発明の実施形態を詳細に説明する。
［第１実施形態］
まず、本発明の第１実施形態に係るモジュールについて図面を参照して説明する。参照する図１は、第１実施形態に係るモジュールの模式断面図である。また、参照する図２は、第１実施形態に係るモジュールに含まれる半導体パッケージを基板側から見た概略平面図である。
図１に示すように、第１実施形態に係るモジュール１は、基板１２と、基板１２に実装された、半導体チップ１０をそれぞれ含む複数の半導体パッケージ１１ａ，１１ｂ・・・（以下、単に「半導体パッケージ１１ａ，１１ｂ」とする）とを有する。
半導体チップ１０は、ボンディングワイヤ１３と、半田等からなる導電部１４とを介して、基板１２を構成する基材１２ａの一主面に形成された端子１２ｂに電気的に接続されている。なお、端子１２ｂとしては、例えば電源端子及びグランド端子からなる群から選択される少なくとも１つの端子を使用することができる。
そして、半導体パッケージ１１ａ，１１ｂのそれぞれは、半導体パッケージ１１ａ，１１ｂ間における半導体チップ１０同士の信号の送受信を無線通信で行う第１無線通信素子１６を含む。この第１無線通信素子１６は、銅や半田等の導電材料からなる導電部１７を介して、半導体チップ１０と電気的に接続されている。そして、半導体パッケージ１１ａ，１１ｂのそれぞれに含まれる半導体チップ１０同士の信号の送受信を行う場合は、半導体パッケージ１１ａに含まれる第１無線通信素子１６と、半導体パッケージ１１ｂに含まれる第１無線通信素子１６との間で無線通信により信号を送受信することによって行う。即ち、第１無線通信素子１６を介して半導体チップ１０同士の信号の送受信を無線通信で行う。また、モジュール１内の隣接していない半導体パッケージ（図示せず）のそれぞれに含まれる半導体チップ１０同士の信号の送受信についても上述と同様に行う。これにより、配線の数を少なくすることができるため、モジュール１の小型化が可能となる。なお、無線通信を確実に行うためには、相互に送受信を行う第１無線通信素子１６間の間隔は、５ｍｍ以下であることが好ましい。
また、第１無線通信素子１６は、半導体チップ１０と独立して構成されている。これにより、第１無線通信素子１６及び半導体チップ１０の双方とも既存の製品が使用できるため、モジュール１の製造コストの低減が可能となる。更に、第１無線通信素子１６により行われる無線通信が半導体チップ１０の内部回路に与える電磁波ノイズ等の影響を緩和することもできる。
また、半導体パッケージ１１ａ，１１ｂのそれぞれは、半導体チップ１０を封止する樹脂部１８を更に含む。これにより、半導体チップ１０の劣化を防止できる。
また、モジュール１では、半導体チップ１０同士の信号の送受信を無線通信で行うため、端子１２ｂの数を従来に比べ少なくできる。よって、従来に比べ端子１２ｂの間隔を拡大することができるため、半導体パッケージ１１ａ，１１ｂの基板１２への実装（例えば半田付けによる実装）が容易となる。これにより、モジュール１の製造段階における歩留まりを向上させることができるとともに、製造コストの低減がより容易となる。
また、モジュール１では、基板１２が、基材１２ａの一主面のみに端子１２ｂ及び配線１２ｃからなる導体パターンが形成された片面基板であり、半導体パッケージ１１ａ，１１ｂのそれぞれが、端子１２ｂ上に実装されている。これにより、重厚かつ高価な多層基板等を使用する必要がなくなるため、モジュール１の小型化、及びモジュール１の製造コストの低減がより容易となる。
また、図２に示すように、第１無線通信素子１６における基板１２（図１参照）に面する表面の一部には、電磁波を遮断するシールド層１９（図２中のハッチを付した箇所）が設けられている。これにより、電磁波ノイズを低減することができる上、第１無線通信素子１６において、シールド層１９が設けられていない箇所１６ａのみを経由して電磁波が入出力されるため、必要な電磁波のみを送受信することができる。
また、モジュール１によれば、半導体パッケージ１１ａ，１１ｂのそれぞれに含まれる半導体チップ１０同士の信号の送受信を無線通信で行うことができるため、半導体パッケージ１１ａ，１１ｂを協働して動作させることができる。
次に、本実施形態の詳細な構成の一例を説明する。半導体チップ１０の外形は、例えば一辺が２〜１５ｍｍの長方形で、その厚さは例えば０．１〜０．５ｍｍである。半導体チップ１０としては、例えば既存のＬＳＩチップ等を用いることができる。樹脂部１８の外形は、例えば一辺が３〜２０ｍｍの長方形で、その厚さは例えば０．３〜１．０ｍｍである。第１無線通信素子１６の外形は、例えば一辺が２〜４ｍｍの長方形で、その厚さは例えば０．１〜０．５ｍｍである。第１無線通信素子１６としては、例えば既存のＲＦ素子等を用いることができる。なお、第１無線通信素子１６にはアンテナが接続されていることが好ましい。
なお、一般的なモジュールでは金属配線を介して信号の伝送を行うため、信号の伝送クロックスピードが最大２００ＭＨｚ程度であったが、本実施形態では無線通信により信号の伝送を行うため、信号の伝送クロックスピードを、例えば１０００ＭＨｚ以上（一例を挙げると、約１〜１０ＧＨｚ）にすることが可能である。
以上、本発明の第１実施形態に係るモジュール１について説明したが、本発明は上記実施形態には限定されない。例えば、第１無線通信素子を樹脂部の内部に設けたモジュールとしてもよい。また、樹脂部を使用せずにモジュールを構成してもよい。
［第２実施形態］
次に、本発明の第２実施形態に係るモジュールについて図面を参照して説明する。参照する図３は、第２実施形態に係るモジュールの模式断面図である。なお、図１と同一の構成要素には同一の符号を付し、その説明は省略する。
図３に示すように、第２実施形態に係るモジュール２は、基板１２と、基板１２に実装された、半導体チップ２０をそれぞれ含む複数の半導体パッケージ２１ａ，２１ｂ・・・（以下、単に「半導体パッケージ２１ａ，２１ｂ」とする）とを有する。そして、半導体パッケージ２１ａ，２１ｂのそれぞれは、半導体チップ２０が載置されたインターポーザ２２を更に含む。
半導体チップ２０は、半導体チップ２０ａと、半導体チップ２０ａ上に積層された半導体チップ２０ｂとを含む。半導体チップ２０ａは、半田等からなる導電部２３を介してインターポーザ２２に実装されている。半導体チップ２０ｂは、ボンディングワイヤ１３を介してインターポーザ２２に実装されている。そして、導電部２３とボンディングワイヤ１３とは、インターポーザ２２に設けられた導体パターン（図示せず）を介して電気的に接続されている。よって、半導体チップ２０ａと半導体チップ２０ｂとは、導電部２３、インターポーザ２２に設けられた導体パターン及びボンディングワイヤ１３を介して電気的に接続されている。また、インターポーザ２２に設けられた導体パターンは、インターポーザ２２に設けられたビア導体（図示せず）及び導電部１４を介して端子１２ｂに電気的に接続されている。
そして、半導体パッケージ２１ａ，２１ｂのそれぞれは、半導体パッケージ２１ａ，２１ｂ間における半導体チップ２０同士の信号の送受信を無線通信で行う第１無線通信素子１６を含む。この第１無線通信素子１６は、導電部１７を介して半導体チップ２０ｂと電気的に接続されている。これにより、上述した第１実施形態に係るモジュール１（図１参照）と同様に、半導体パッケージ２１ａ，２１ｂのそれぞれに含まれる半導体チップ２０同士の信号の送受信を無線通信で行うことができるため、配線等を省略することによってモジュール２の小型化が可能となる。
また、第１無線通信素子１６は、半導体チップ２０と独立して構成されている。これにより、上述した第１実施形態に係るモジュール１（図１参照）と同様に、モジュール２の製造コストの低減が可能となる。更に、第１無線通信素子１６により行われる無線通信が半導体チップ２０の内部回路に与える電磁波ノイズ等の影響を緩和することもできる。
また、半導体パッケージ２１ａ，２１ｂのそれぞれは、半導体チップ２０を載置するためのインターポーザ２２を含むため、半導体チップ２０をインターポーザ２２に載置した状態で半導体チップ２０の性能を検査することができる。よって、半導体パッケージ２１ａ，２１ｂを基板１２に実装する前に半導体チップ２０の性能の良否を判断することができる。これにより、モジュール２の製造工程における歩留まりを向上させることができる。
また、半導体パッケージ２１ａ，２１ｂのそれぞれは、インターポーザ２２上に形成された、半導体チップ２０及び第１無線通信素子１６を封止する樹脂部１８を更に含む。これにより、半導体チップ２０及び第１無線通信素子１６の劣化を防止できる。
以上、本発明の第２実施形態に係るモジュール２について説明したが、本発明は上記実施形態には限定されない。例えば、上記実施形態では、半導体チップとして、２つの半導体チップが積層されたものを使用したが、１つの半導体チップからなるものを使用してもよい。
また、第１無線通信素子１６が、インターポーザ２２の内部又は表面に設けられていてもよい。特に、第１無線通信素子１６がインターポーザ２２の内部に設けられていると、インターポーザ２２上の実装面積を有効に利用することができるため好ましい。また、インターポーザ２２を基板１２側から見た概略平面図である図４に示すように、第１無線通信素子１６をインターポーザ２２の内部に設け、更に、インターポーザ２２の表面の一部（図４では側面の一部）に、電磁波を遮断するシールド層２５（図４中のハッチを付した箇所）を設けてもよい。これにより、電磁波ノイズを低減することができる上、インターポーザ２２において、シールド層２５が設けられていない箇所のみを経由して電磁波が入出力されるため、必要な電磁波のみを送受信することができる。
［第３実施形態］
次に、本発明の第３実施形態に係るモジュールについて図面を参照して説明する。参照する図５は、第３実施形態に係るモジュールの模式断面図である。なお、図３と同一の構成要素には同一の符号を付し、その説明は省略する。
図５に示すように、第３実施形態に係るモジュール３は、半導体パッケージ２１ａ，２１ｂのそれぞれに含まれる第１無線通信素子１６の少なくとも１つと信号の送受信を無線通信で行う第２無線通信素子３０と、第２無線通信素子３０と電気的に接続された電子部品３１とを含む。第２無線通信素子３０は、銅や半田等の導電材料からなる導電部３２を介して基板１２の配線１２ｃ上に実装されている。電子部品３１は、図示しない導電部材を介して第２無線通信素子３０と電気的に接続され、かつ基板１２の配線１２ｃ上に実装されている。その他は、上述した第２実施形態に係るモジュール２（図３参照）と同様である。よって、第３実施形態に係るモジュール３によっても、第２実施形態に係るモジュール２と同様の効果を発揮させることができる。
また、モジュール３は、上記構成により、半導体パッケージ２１ａ，２１ｂに含まれる半導体チップ２０の少なくとも１つと電子部品３１との間における信号の送受信を、第１無線通信素子１６及び第２無線通信素子３０を介して無線通信で行うことができる。これにより、半導体チップ２０と電子部品３１との間の配線を省略することができるため、モジュール３の小型化がより容易となる。
［第４実施形態］
次に、本発明の第４実施形態に係る実装構造体について図面を参照して説明する。参照する図６は、第４実施形態に係る実装構造体の模式断面図である。なお、図１と同一の構成要素には同一の符号を付し、その説明は省略する。
図６に示すように、第４実施形態に係る実装構造体４は、本発明の一実施形態に係るモジュール４０と、回路基板４１と、モジュール４０と回路基板４１とを電気的に接続する電源コネクタ４２とを含む。
モジュール４０は、基板１２と、基板１２に実装された、半導体チップ１０をそれぞれ含む半導体パッケージ４３ａ，４３ｂとを有する。また、モジュール４０は、基板１２の配線１２ｃ上に実装された電子部品４４，４５を更に含む。このうち、電子部品４５は、配線１２ｃ上に銅や半田等の導電材料からなる導電部５０を介して実装されており、この電子部品４５と基材１２ａとの間には、エポキシ樹脂等からなる封止樹脂５１が充填されている。
半導体パッケージ４３ａ，４３ｂのそれぞれは、半導体パッケージ４３ａ，４３ｂ間における半導体チップ１０同士の信号の送受信を無線通信で行う第１無線通信素子１６を含む。この第１無線通信素子１６は、導電部１７を介して半導体チップ１０と電気的に接続されている。半導体チップ１０は、導電部１４を介して端子１２ｂに電気的に接続されている。
回路基板４１は、基板４１ａと、半導体パッケージ４３ａに含まれる第１無線通信素子１６と信号の送受信を無線通信で行う第３無線通信素子４６ａと、半導体パッケージ４３ｂに含まれる第１無線通信素子１６と信号の送受信を無線通信で行う第３無線通信素子４６ｂとを含む。第３無線通信素子４６ａ，４６ｂは、それぞれ半導体パッケージ４３ａ，４３ｂに含まれる第１無線通信素子１６，１６に面して配置され、かつ銅や半田等の導電材料からなる導電部４７を介して基板４１ａの配線４１１ａ上に実装されている。
また、回路基板４１は、基板４１ａの配線４１１ａ上に実装された電子部品４８ａ，４８ｂ，４９を更に含む。このうち電子部品４８ａ，４８ｂは、図示しない導電部材を介して、それぞれ第３無線通信素子４６ａ，４６ｂと電気的に接続されている。また、電子部品４９は、上述した電子部品４５と同様に、配線４１１ａ上に導電部５０を介して実装されており、この電子部品４９と基板４１ａとの間には、封止樹脂５１が充填されている。
以上のように構成された実装構造体４は、上述した第１〜第３実施形態と同様に、半導体パッケージ４３ａ，４３ｂのそれぞれに含まれる半導体チップ１０同士の信号の送受信を無線通信で行うことができる。また、半導体パッケージ４３ａに含まれる半導体チップ１０と電子部品４８ａとの間における信号の送受信を、第１無線通信素子１６及び第３無線通信素子４６ａを介して無線通信で行うことができる。更に、半導体パッケージ４３ｂに含まれる半導体チップ１０と電子部品４８ｂとの間における信号の送受信を、第１無線通信素子１６及び第３無線通信素子４６ｂを介して無線通信で行うことができる。これにより、配線の数を少なくすることができるため、実装構造体４の小型化が可能となる。
また、上述したように、半導体パッケージ４３ａ，４３ｂのそれぞれに含まれる半導体チップ１０と、電子部品４８ａ又は電子部品４８ｂとの間の信号の送受信を無線通信によって行うことができるので、図６に示すように、モジュール４０と回路基板４１とを電源コネクタ４２のみによって互いに電気的に接続することができる。つまり、モジュール４０と回路基板４１との間における信号伝送用の接続（配線、ビア導体等）を省略することができる。
また、実装構造体４によれば、本発明の一実施形態に係るモジュール４０を含むため、上述と同様に製造コストの低減が可能な上、電磁波ノイズの影響を受け難い実装構造体を提供できる。なお、電子部品４４，４５，４８ａ，４８ｂ，４９は特に限定されず、例えば、半導体チップ等の能動部品やコンデンサ等の受動部品等を使用することができる。
以上、本発明の第４実施形態に係る実装構造体４について説明したが、本発明は上記実施形態には限定されない。例えば、半導体チップを封止する樹脂部を更に含む実装構造体としてもよい。また、本発明の一実施形態に係るモジュールを複数含む実装構造体としてもよい。
［第５実施形態］
次に、本発明の第５実施形態として、本発明の一実施形態に係るモジュールを複数組み合わせて携帯電話に使用した例について説明する。参照する図７は、本発明の一実施形態に係るモジュールが複数使用されている携帯電話の概略斜視図である。また、参照する図８は、図７の携帯電話に使用されている本発明の一実施形態に係るモジュールを複数組み合わせた状態について、模式的に示した概略斜視図である。なお、図８においては、各モジュールにおける第１無線通信素子以外の構成要素は省略している。また、図１と同一の構成要素には同一の符号を付し、その説明は省略する。
図７に示すように、携帯電話１０１は、第１筐体部６０と、第２筐体部６１と、第１筐体部６０と第２筐体部６１との間に配置されたヒンジ部６２と、第１筐体部６０に設けられたキーユニット（入力手段）６３と、第２筐体部６１に設けられた液晶ユニット（表示手段）６４とを含む。
第１筐体部６０の内部には、図８に示すように、キーユニット６３を制御するモジュール６５と、外部通信部（図示せず）を制御するモジュール６６と、ロジックモジュールであるモジュール６７とが設けられている。また、第２筐体部６１の内部には、液晶ユニット６４を制御するモジュール６８が設けられている。モジュール６５，６６，６７，６８は、上述した第１〜第３実施形態のいずれか１つの形態に係るモジュールをシート状に形成したものである。なお、図８においては、説明を分かり易くするため、モジュール６５，６６，６７，６８に複数含まれる第１無線通信素子１６のうち、それぞれ１つずつ示した。
モジュール６５，６６，６７，６８は、いずれも上述した第１〜第３実施形態のいずれか１つの形態に係るモジュールであるため、モジュール内における半導体チップ（図示せず）同士の信号の送受信は、上述したように第１無線通信素子１６により無線通信で行う。よって、モジュール６５，６６，６７，６８内の配線等を省略できるため、携帯電話１０１の小型化が可能となる。
また、各モジュール６５，６６，６７，６８間（例えばモジュール６５とモジュール６８との間等）における半導体チップ同士の信号の送受信についても無線通信で行うように構成すれば、モジュール間の配線等を省略できるため、携帯電話１０１の小型化がより容易となる。このような構成としては、例えば、第１無線通信素子１６として、モジュール内における半導体チップ同士の信号の送受信を無線通信で行う機能と、モジュール間における半導体チップ同士の信号の送受信を無線通信で行う機能とを有するものを使用してもよいし、第１無線通信素子１６の他に、モジュール間における半導体チップ同士の信号の送受信を無線通信で行う無線通信素子を、各モジュールに別途設けてもよい。なお、モジュール間における半導体チップ同士の信号の送受信を無線通信で行う無線通信素子としては、確実に無線通信を行うためには、例えば１〜１００ｍＷ程度の出力で電磁波を送受信できる無線通信素子が好ましい。
なお、従来の折りたたみ式携帯電話では、例えば液晶ユニットとキーユニットとの間にヒンジ部が存在しているので、液晶ユニットとキーユニットとを物理的に配線で接続するには、種々の制約があった。それゆえ、設計の自由度が制限されていた。一方、上述したように、モジュール間における半導体チップ同士の信号の送受信を無線通信で行うようにすれば、設計の自由度が高い折りたたみ式携帯電話を提供できる。
［第６実施形態］
次に、本発明の第６実施形態として、本発明の一実施形態に係るモジュールを複数組み合わせてノートパソコンに使用した例について説明する。参照する図９は、本発明の一実施形態に係るモジュールが複数使用されているノートパソコンの概略斜視図である。また、参照する図１０は、図９のノートパソコンに使用されている本発明の一実施形態に係るモジュールを複数組み合わせた状態について、模式的に示した概略斜視図である。なお、図１０においては、各モジュールにおける第１無線通信素子以外の構成要素は省略している。また、図７及び図８と同一の構成要素には同一の符号を付し、その説明は省略する。
図９に示すように、ノートパソコン１０２は、第１筐体部６０と、第２筐体部６１と、第１筐体部６０と第２筐体部６１との間に配置されたヒンジ部６２と、第１筐体部６０に設けられたキーユニット６３と、第２筐体部６１に設けられた液晶ユニット６４とを含む。
第１筐体部６０の内部には、図１０に示すように、キーユニット６３を制御するモジュール６５と、記憶モジュールであるモジュール６９と、電源部（図示せず）を制御するモジュール７０とが設けられている。また、第２筐体部６１の内部には、液晶ユニット６４を制御するモジュール６８が設けられている。モジュール６５，６８，６９，７０は、上述した第１〜第３実施形態のいずれか１つの形態に係るモジュールをシート状に形成したものである。なお、図１０においては、説明を分かり易くするため、モジュール６５，６８，６９，７０に複数含まれる第１無線通信素子１６のうち、それぞれ１つずつ示した。
モジュール６５，６８，６９，７０は、いずれも上述した第１〜第３実施形態のいずれか１つの形態に係るモジュールであるため、モジュール内における半導体チップ（図示せず）同士の信号の送受信は、上述したように第１無線通信素子１６により無線通信で行う。よって、モジュール６５，６８，６９，７０内の配線等を省略できるため、ノートパソコン１０２の小型化が可能となる。
また、各モジュール６５，６８，６９，７０間（例えばモジュール６５とモジュール６８との間等）における半導体チップ同士の信号の送受信についても無線通信で行うように構成すれば、モジュール間の配線等を省略できるため、ノートパソコン１０２の小型化がより容易となる。このような構成としては、上述した第５実施形態と同様に、第１無線通信素子１６として、モジュール内における半導体チップ同士の信号の送受信を無線通信で行う機能と、モジュール間における半導体チップ同士の信号の送受信を無線通信で行う機能とを有するものを使用してもよいし、第１無線通信素子１６の他に、モジュール間における半導体チップ同士の信号の送受信を無線通信で行う無線通信素子を、各モジュールに別途設けてもよい。
なお、図７及び図９に示した例において、表示手段としての液晶ユニット６４は、例えば有機ＥＬ（Electro Luminescence）ユニット等の他の表示装置であってもよい。
本発明のモジュール及び実装構造体は、例えば、携帯電話やノートパソコン等の小型化及び高機能化が要求される電子機器等に有用である。
本発明の第１実施形態に係るモジュールの模式断面図である。 本発明の第１実施形態に係るモジュールに含まれる半導体パッケージを基板側から見た概略平面図である。 本発明の第２実施形態に係るモジュールの模式断面図である。 本発明の一実施形態に係るモジュールに含まれるインターポーザを基板側から見た概略平面図である。 本発明の第３実施形態に係るモジュールの模式断面図である。 本発明の第４実施形態に係る実装構造体の模式断面図である。 本発明の一実施形態に係るモジュールが複数使用されている携帯電話の概略斜視図である。 図７の携帯電話に使用されている本発明の一実施形態に係るモジュールを複数組み合わせた状態について、模式的に示した概略斜視図である。 本発明の一実施形態に係るモジュールが複数使用されているノートパソコンの概略斜視図である。 図９のノートパソコンに使用されている本発明の一実施形態に係るモジュールを複数組み合わせた状態について、模式的に示した概略斜視図である。 従来の半導体装置の構成図である。
符号の説明
１，２，３，４０，６５，６６，６７，６８，６９，７０ モジュール
４ 実装構造体
１０，２０，２０ａ，２０ｂ 半導体チップ
１１ａ，１１ｂ，２１ａ，２１ｂ，４３ａ，４３ｂ 半導体パッケージ
１２，４１ａ 基板
１２ａ 基材
１２ｂ 端子
１２ｃ 配線
１３ ボンディングワイヤ
１４，１７，２３，３２，４７，５０ 導電部
１６ 第１無線通信素子
１８ 樹脂部
１９，２５ シールド層
２２ インターポーザ
３０ 第２無線通信素子
３１，４４，４５，４８ａ，４８ｂ，４９ 電子部品
４１ 回路基板
４２ 電源コネクタ
４６ａ，４６ｂ 第３無線通信素子
５１ 封止樹脂
６０ 第１筐体部
６１ 第２筐体部
６２ ヒンジ部
６３ キーユニット
６４ 液晶ユニット
１０１ 携帯電話
１０２ ノートパソコン

Claims (9)

  1. 基板と、前記基板に実装された、半導体チップをそれぞれに含む複数の半導体パッケージを有するモジュールであって、
    前記複数の半導体パッケージ間において、信号の送受信を無線通信で行えるように、前記複数の半導体パッケージ内には、それぞれ前記半導体チップとは独立して設けられた第１無線通信素子を有し、
    前記第１無線通信素子は、アンテナとＲＦ回路を有し、
    前記複数の半導体パッケージのそれぞれの前記第１無線通信素子の表面の一部には、シールド層が設けられていない箇所を有し、前記シールド層が設けられていない箇所のみを経由して電磁波が入出力され、信号の送受信が行われることを特徴とするモジュール。
  2. 前記複数の半導体パッケージのそれぞれは、前記半導体チップを封止する樹脂部を更に含む請求項１に記載のモジュール。
  3. 前記複数の半導体パッケージのそれぞれは、前記半導体チップを封止する樹脂部を更に含み、
    前記第１無線通信素子は、前記樹脂部の内部又は表面に設けられている請求項１に記載のモジュール。
  4. 前記複数の半導体パッケージのそれぞれは、前記半導体チップが載置されるインターポーザを更に含む請求項１に記載のモジュール。
  5. 前記複数の半導体パッケージのそれぞれは、前記半導体チップが載置されるインターポーザを更に含み、
    前記第１無線通信素子は、前記インターポーザの内部又は表面に設けられている請求項１に記載のモジュール。
  6. 前記基板は、基材の一主面のみに導体パターンが形成された片面基板又は基材の両主面のみに導体パターンが形成された両面基板であり、
    前記複数の半導体パッケージのそれぞれは、前記導体パターン上に実装されている請求項１に記載のモジュール。
  7. 前記導体パターンは、電源端子及びグランド端子からなる群から選択される少なくとも１つの端子から構成されている請求項６に記載のモジュール。
  8. 前記基板上に、前記複数の半導体パッケージのそれぞれに含まれる前記第１無線通信素子の少なくとも１つと信号の送受信を無線通信で行う第２無線通信素子と、前記第２無線通信素子と電気的に接続された電子部品とが更に実装されている請求項１に記載のモジュール。
  9. 請求項１に記載のモジュールを含む実装構造体。
JP2005517418A 2004-01-28 2005-01-20 モジュール及びこれを用いた実装構造体 Expired - Fee Related JP4406403B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004019584 2004-01-28
JP2004019584 2004-01-28
PCT/JP2005/000642 WO2005074029A1 (ja) 2004-01-28 2005-01-20 モジュール及びこれを用いた実装構造体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009175309A Division JP5236590B2 (ja) 2004-01-28 2009-07-28 モジュール及びこれを用いた実装構造体

Publications (2)

Publication Number Publication Date
JPWO2005074029A1 JPWO2005074029A1 (ja) 2007-07-26
JP4406403B2 true JP4406403B2 (ja) 2010-01-27

Family

ID=34823722

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005517418A Expired - Fee Related JP4406403B2 (ja) 2004-01-28 2005-01-20 モジュール及びこれを用いた実装構造体
JP2009175309A Expired - Fee Related JP5236590B2 (ja) 2004-01-28 2009-07-28 モジュール及びこれを用いた実装構造体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009175309A Expired - Fee Related JP5236590B2 (ja) 2004-01-28 2009-07-28 モジュール及びこれを用いた実装構造体

Country Status (5)

Country Link
US (2) US7667974B2 (ja)
EP (1) EP1667227A4 (ja)
JP (2) JP4406403B2 (ja)
CN (1) CN100429773C (ja)
WO (1) WO2005074029A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005074029A1 (ja) * 2004-01-28 2005-08-11 Matsushita Electric Industrial Co., Ltd. モジュール及びこれを用いた実装構造体
WO2008151424A1 (en) * 2007-06-11 2008-12-18 Darwin Dimensions Inc. Metadata for avatar generation in virtual environments
WO2008151422A1 (en) * 2007-06-11 2008-12-18 Darwin Dimensions Inc. Dynamic user interface for inheritance based avatar generation
US8554136B2 (en) * 2008-12-23 2013-10-08 Waveconnex, Inc. Tightly-coupled near-field communication-link connector-replacement chips
JP5556072B2 (ja) * 2009-01-07 2014-07-23 ソニー株式会社 半導体装置、その製造方法、ミリ波誘電体内伝送装置
JP5446718B2 (ja) * 2009-10-22 2014-03-19 ソニー株式会社 半導体装置、半導体装置の製造方法、無線伝送システム
ES2619937T3 (es) 2009-10-27 2017-06-27 Delta-Fly Pharma, Inc. Nuevo derivado de 5-fluorouracilo
JP5556294B2 (ja) * 2010-03-25 2014-07-23 日本電気株式会社 半導体装置
KR101678055B1 (ko) * 2010-06-15 2016-11-22 삼성전자 주식회사 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지
FR2969397B1 (fr) 2010-12-20 2013-09-06 St Microelectronics Crolles 2 Emetteur-recepteur integre en ondes millimetriques
FR2969398B1 (fr) 2010-12-20 2013-01-11 St Microelectronics Sa Emetteur-recepteur integre en ondes millimetriques
TWI569031B (zh) 2011-06-15 2017-02-01 奇沙公司 使用ｅｈｆ信號的近端感測與距離量測
TWI562555B (en) 2011-10-21 2016-12-11 Keyssa Inc Contactless signal splicing
ITVI20120145A1 (it) 2012-06-15 2013-12-16 St Microelectronics Srl Struttura comprensiva di involucro comprendente connessioni laterali
TWI595715B (zh) 2012-08-10 2017-08-11 奇沙公司 用於極高頻通訊之介電耦接系統
CN106330269B (zh) 2012-09-14 2019-01-01 凯萨股份有限公司 具有虚拟磁滞的无线连接
KR20150098645A (ko) 2012-12-17 2015-08-28 키사, 아이엔씨. 모듈식 전자장치
JP2014195059A (ja) * 2013-02-27 2014-10-09 Shinko Electric Ind Co Ltd 電子装置
EP2974057B1 (en) 2013-03-15 2017-10-04 Keyssa, Inc. Extremely high frequency communication chip
WO2014149107A1 (en) 2013-03-15 2014-09-25 Waveconnex, Inc. Ehf secure communication device
DE102014213037B4 (de) * 2013-07-04 2016-02-18 Technische Universität Dresden System zur Übertragung von Daten mit mindestens zwei zur Datenübertragung und Datenverarbeitung ausgebildeten Elementen
CN105393353B (zh) * 2014-06-30 2018-06-15 华为技术有限公司 一种3d堆叠器件、芯片及通信方法
CN104465547B (zh) * 2014-12-10 2017-06-30 华进半导体封装先导技术研发中心有限公司 高频天线信号反射的封装结构及制造方法
US10083923B2 (en) * 2015-09-21 2018-09-25 Intel Corporation Platform with thermally stable wireless interconnects
WO2017128103A1 (zh) * 2016-01-27 2017-08-03 华为技术有限公司 一种内存访问方法、装置及系统架构
US11824048B2 (en) * 2018-09-20 2023-11-21 Mitsubishi Electric Corporation Power semiconductor module and composite module having peripheral structures surrounding parts of the module main body
US11581272B2 (en) 2019-03-22 2023-02-14 Intel Corporation Contactless high-frequency interconnect

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142698A (en) * 1988-06-08 1992-08-25 Nec Corporation Microwave integrated apparatus including antenna pattern for satellite broadcasting receiver
JP2621577B2 (ja) * 1990-05-16 1997-06-18 日本電気株式会社 ウェハースケール集積回路
US5621913A (en) * 1992-05-15 1997-04-15 Micron Technology, Inc. System with chip to chip communication
JP3141692B2 (ja) 1994-08-11 2001-03-05 松下電器産業株式会社 ミリ波用検波器
US5838603A (en) * 1994-10-11 1998-11-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same, memory core chip and memory peripheral circuit chip
JP2003282813A (ja) 1994-10-11 2003-10-03 Matsushita Electric Ind Co Ltd 半導体装置、メモリコア部チップ、メモリ周辺回路部チップおよび半導体メモリ装置
US5754948A (en) * 1995-12-29 1998-05-19 University Of North Carolina At Charlotte Millimeter-wave wireless interconnection of electronic components
JPH09326465A (ja) 1996-06-06 1997-12-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH1168033A (ja) * 1997-08-15 1999-03-09 Matsushita Electric Ind Co Ltd マルチチップモジュール
JP3001481B2 (ja) * 1997-10-27 2000-01-24 九州日本電気株式会社 半導体装置およびその製造方法
US6249227B1 (en) * 1998-01-05 2001-06-19 Intermec Ip Corp. RFID integrated in electronic assets
JP4172070B2 (ja) * 1998-08-21 2008-10-29 沖電気工業株式会社 Ｌｓｉチップ及びｌｓｉチップ間の伝送方法
US6542720B1 (en) * 1999-03-01 2003-04-01 Micron Technology, Inc. Microelectronic devices, methods of operating microelectronic devices, and methods of providing microelectronic devices
JP4704543B2 (ja) 2000-05-16 2011-06-15 新日本無線株式会社 半導体装置
JP4848108B2 (ja) * 2001-09-14 2011-12-28 インターナショナル・ビジネス・マシーンズ・コーポレーション データ処理システム
JP2003218315A (ja) 2002-01-21 2003-07-31 Denso Corp 半導体装置
DE10209204B4 (de) * 2002-03-04 2009-05-14 Infineon Technologies Ag Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
JP2004022901A (ja) * 2002-06-18 2004-01-22 Seiko Epson Corp 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器
US7061088B2 (en) * 2002-10-08 2006-06-13 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
KR100548244B1 (ko) * 2003-03-14 2006-02-02 엘지전자 주식회사 저가형 능동 스마트 안테나 시스템 및 그 제조 방법
DE10329347B4 (de) 2003-06-30 2010-08-12 Qimonda Ag Verfahren zum drahtlosen Datenaustausch zwischen Schaltungseinheiten innerhalb eines Gehäuses und Schaltungsanordnung zur Durchführung des Verfahrens
US20050026587A1 (en) * 2003-07-29 2005-02-03 Miskho Michael S. Radio frequency communication between devices via a power plane on a circuit board
US6998709B2 (en) * 2003-11-05 2006-02-14 Broadcom Corp. RFIC die-package configuration
WO2005074029A1 (ja) * 2004-01-28 2005-08-11 Matsushita Electric Industrial Co., Ltd. モジュール及びこれを用いた実装構造体

Also Published As

Publication number Publication date
JP5236590B2 (ja) 2013-07-17
US20080048307A1 (en) 2008-02-28
EP1667227A4 (en) 2011-08-03
EP1667227A1 (en) 2006-06-07
CN1839474A (zh) 2006-09-27
WO2005074029A1 (ja) 2005-08-11
JP2009246400A (ja) 2009-10-22
US20100133664A1 (en) 2010-06-03
CN100429773C (zh) 2008-10-29
US7859855B2 (en) 2010-12-28
US7667974B2 (en) 2010-02-23
JPWO2005074029A1 (ja) 2007-07-26

Similar Documents

Publication Publication Date Title
JP4406403B2 (ja) モジュール及びこれを用いた実装構造体
KR101587331B1 (ko) 패키지 구조물 및 패키지 구조물을 형성하는 방법
US8319298B2 (en) Integrated circuit module
US20080084677A1 (en) Electronic apparatus
US11532895B2 (en) Radio frequency module and communication device
US9287307B2 (en) Chip size package (CSP)
JP2005236089A (ja) 三次元実装構造体、三次元実装構造体を備えた携帯用電子機器、および、三次元実装構造体の製造方法
US8310062B2 (en) Stacked semiconductor package
CN109379841B (zh) 电子设备及其电路板结构以及球栅阵列封装模组
JP2019029669A (ja) 積層回路基板、積層モジュールおよび携帯表示機器
US20200227811A1 (en) Miniaturized rf front end modules
TWI785713B (zh) 射頻系統及通訊設備
KR100985565B1 (ko) 시스템 인 패키지 모듈 및 이를 구비하는 휴대용 단말기
JP2013080764A (ja) 回路モジュール
TW595282B (en) Circuit board apparatus
US8581394B2 (en) Semiconductor package module and electric circuit assembly with the same
CN116031629A (zh) 天线模组、天线模组的制备方法及终端
CN117941180A (zh) 用于毫米波天线的系统封装

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090728

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091015

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees