JP3001481B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3001481B2 JP3001481B2 JP9294363A JP29436397A JP3001481B2 JP 3001481 B2 JP3001481 B2 JP 3001481B2 JP 9294363 A JP9294363 A JP 9294363A JP 29436397 A JP29436397 A JP 29436397A JP 3001481 B2 JP3001481 B2 JP 3001481B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- insulating substrate
- pads
- functional block
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係わ
り、特に１つのパッケージの中に半導体チップとその周
辺機能ブロックとを内蔵させた半導体装置に関する。
り、特に１つのパッケージの中に半導体チップとその周
辺機能ブロックとを内蔵させた半導体装置に関する。
【０００２】
【従来の技術】近年、半導体素子の微細化技術が著しく
進展したことにより、１チップに集積される回路規模も
飛躍的に増大してきた。回路規模が増大したことにより
中央演算処理装置を中心にその周辺回路、電子部品等を
含む所定の機能処理システム全体を同一基板上に配置す
ることが容易に実現されるようになってきた。この種の
半導体装置のうちでマルチチップモジュールの一例が特
開平９−２２９８２号公報に記載されている。同公報記
載のマルチチップモジュールの断面図および平面図を示
した図５を参照すると、このマルチチップモジュール
は、半導体チップ２５が搭載されるアルミナセラミック
からなる絶縁性基板２７には予め必要な配線が施されて
おり、この配線に接続された外部リード２３が基板裏面
に植設されている。さらにこの基板裏面には、半導体チ
ップ２５を搭載するための凹部が設けられている。
進展したことにより、１チップに集積される回路規模も
飛躍的に増大してきた。回路規模が増大したことにより
中央演算処理装置を中心にその周辺回路、電子部品等を
含む所定の機能処理システム全体を同一基板上に配置す
ることが容易に実現されるようになってきた。この種の
半導体装置のうちでマルチチップモジュールの一例が特
開平９−２２９８２号公報に記載されている。同公報記
載のマルチチップモジュールの断面図および平面図を示
した図５を参照すると、このマルチチップモジュール
は、半導体チップ２５が搭載されるアルミナセラミック
からなる絶縁性基板２７には予め必要な配線が施されて
おり、この配線に接続された外部リード２３が基板裏面
に植設されている。さらにこの基板裏面には、半導体チ
ップ２５を搭載するための凹部が設けられている。
【０００３】この半導体チップ２５は、例えば発熱量の
多い中央処理ユニットＣＰＵや浮動小数点処理ユニット
ＦＰＵ等の論理回路素子であり、この半導体チップ２５
および凹部内に設けたステッチランド間を金属細線２６
で接続した後、ロウ材によりキャップ２４で封止を行っ
ている。
多い中央処理ユニットＣＰＵや浮動小数点処理ユニット
ＦＰＵ等の論理回路素子であり、この半導体チップ２５
および凹部内に設けたステッチランド間を金属細線２６
で接続した後、ロウ材によりキャップ２４で封止を行っ
ている。
【０００４】基板２７の凹部が設けられた裏面と反対面
にはキャリア２１が搭載される。このキャリア２１は、
裏面に凹部を有する絶縁基板であって、その側面には側
面電極２２が形成されている。さらに、キャリア表面に
は必要な配線および部品搭載のためのパッドが形成され
るとしている。
にはキャリア２１が搭載される。このキャリア２１は、
裏面に凹部を有する絶縁基板であって、その側面には側
面電極２２が形成されている。さらに、キャリア表面に
は必要な配線および部品搭載のためのパッドが形成され
るとしている。
【０００５】このキャリア上に半田ペーストを印刷し、
メモリ等のモールドパッケージ半導体装置２８やチップ
コンデンサ等のチップ部品が搭載され、さらにこのキャ
リア２１上に別のキャリア２１を重ね合わせている。
メモリ等のモールドパッケージ半導体装置２８やチップ
コンデンサ等のチップ部品が搭載され、さらにこのキャ
リア２１上に別のキャリア２１を重ね合わせている。
【０００６】絶縁性基板２７の半導体チップ２５の搭載
面と反対面にヒートシンク２９が高熱伝導性の接着剤３
０により接着された構成からなる。
面と反対面にヒートシンク２９が高熱伝導性の接着剤３
０により接着された構成からなる。
【０００７】このような構造を有する半導体装置におい
ては、これらの内蔵された機能ブロックと外部装置との
間で相互に授受される各種の信号や電源電流は、外部リ
ード２３を経由して伝送される。
ては、これらの内蔵された機能ブロックと外部装置との
間で相互に授受される各種の信号や電源電流は、外部リ
ード２３を経由して伝送される。
【０００８】このように外部リード２３が外部端子とな
り、電気的に接続された状態では、外部に接続される装
置との何らかの原因により仮に過電流が流れた場合、半
導体装置に内蔵された半導体素子が破壊されることがあ
る。
り、電気的に接続された状態では、外部に接続される装
置との何らかの原因により仮に過電流が流れた場合、半
導体装置に内蔵された半導体素子が破壊されることがあ
る。
【０００９】この破壊を防止する手段の一つとして半導
体装置と外部装置との間の信号伝送を無線にすることが
考えられる。
体装置と外部装置との間の信号伝送を無線にすることが
考えられる。
【００１０】例えば、ＩＣカードもその一例である。デ
ータメモリおよびＣＰＵなどの制御素子を内蔵し必要な
情報が記録された従来のＩＣカードは、外部の所定の外
部装置に挿入することにより、ＩＣカードに内蔵される
ＣＰＵと外部装置とのデータの電送が行われる。
ータメモリおよびＣＰＵなどの制御素子を内蔵し必要な
情報が記録された従来のＩＣカードは、外部の所定の外
部装置に挿入することにより、ＩＣカードに内蔵される
ＣＰＵと外部装置とのデータの電送が行われる。
【００１１】このＩＣカードを無線により外部装置との
データ電送を行う場合、カード内に無線部が当然必要で
ある。これを解決するためにこのＩＣカードを収容する
収容ケースを用いる例が特開平３−１４２２９２号公報
に記載されている。同公報記載の収容ケースは、ＩＣカ
ードとのデータを書き込み読み出すリードライト部と、
ＣＰＵと、無線部とを有し、外部装置の無線部と無線で
データを送受する。
データ電送を行う場合、カード内に無線部が当然必要で
ある。これを解決するためにこのＩＣカードを収容する
収容ケースを用いる例が特開平３−１４２２９２号公報
に記載されている。同公報記載の収容ケースは、ＩＣカ
ードとのデータを書き込み読み出すリードライト部と、
ＣＰＵと、無線部とを有し、外部装置の無線部と無線で
データを送受する。
【００１２】
【発明が解決しようとする課題】前述した、外部リード
を経由して電源電流やデータの送受を行っている従来の
半導体装置においては、小型化、多ピン化の傾向が著し
いが、多ピン化になるとリードピッチが狭くなり、加工
コストが高くなる。さらに構造も複雑となり、不良発生
も多くなる。さらにまた、外部装置との間で相互に授受
される各種の信号や電源電流は、外部リード２３を経由
して伝送されるが、このような外部リード２３が外部端
子となり、電気的に接続された状態では、外部に接続さ
れる装置との何らかの原因により仮に過電流が流れた場
合、半導体装置に内蔵された半導体素子が破壊される。
を経由して電源電流やデータの送受を行っている従来の
半導体装置においては、小型化、多ピン化の傾向が著し
いが、多ピン化になるとリードピッチが狭くなり、加工
コストが高くなる。さらに構造も複雑となり、不良発生
も多くなる。さらにまた、外部装置との間で相互に授受
される各種の信号や電源電流は、外部リード２３を経由
して伝送されるが、このような外部リード２３が外部端
子となり、電気的に接続された状態では、外部に接続さ
れる装置との何らかの原因により仮に過電流が流れた場
合、半導体装置に内蔵された半導体素子が破壊される。
【００１３】一方、ＩＣカードを収納する携帯可能で、
かつ無線でデータを送受する機能を持つ収納ケースは、
長時間使用すると供給電源の電流供給能力が低下し、誤
動作の原因となる。
かつ無線でデータを送受する機能を持つ収納ケースは、
長時間使用すると供給電源の電流供給能力が低下し、誤
動作の原因となる。
【００１４】本発明の目的は、上述した欠点に鑑みなさ
れたものであり、外部リードを有しない、携帯性のある
半導体装置を提供することにある。
れたものであり、外部リードを有しない、携帯性のある
半導体装置を提供することにある。
【００１５】
【００１６】
【課題を解決するための手段】 本発明の半導体装置
は、 制御用の半導体チップとこの半導体チップの入出力
信号を外部装置との間で無線で送受信する機能ブロック
とを内蔵することにより、外部装置との入出力信号用の
外部リードを持たないリードレス構造のパッケージとす
る半導体装置において、予め必要な配線が施された絶縁
性基板の裏面に前記半導体チップが搭載され、この半導
体チップ上の信号入出力用パッドと前記半導体チップ搭
載面に前記半導体チップを囲むように配設されたリード
および第１のパッドとがそれぞれ金属細線でワイヤボン
ディングされて電気的に接続され、これら金属配線で接
続された前記パッド下の絶縁性基板にはスルーホールが
それぞれ形成され、これらのスルーホールで接続される
前記絶縁性基板の前記半導体チップ搭載面の反対面に
は、前記スルーホールの位置に第２のパッドがそれぞれ
設けられ、この半導体チップがフェイスアップの状態に
なるように絶縁性基板に搭載された状態で、かつこの絶
縁性基板面積と略等面積で上部が開口された樹脂封止パ
ッケージが用いられ、前記開口部に前記機能ブロック搭
載の絶縁性基板が配置され、前記機能ブロックおよび前
記半導体チップ間を接続する第２および第３のパッドが
設けられ、これら第２および第３のパッドが対応する前
記第１および前記第２のパッドとそれぞれ１対１で熱圧
着されたリードレスのパッケージ構造を有する。
は、 制御用の半導体チップとこの半導体チップの入出力
信号を外部装置との間で無線で送受信する機能ブロック
とを内蔵することにより、外部装置との入出力信号用の
外部リードを持たないリードレス構造のパッケージとす
る半導体装置において、予め必要な配線が施された絶縁
性基板の裏面に前記半導体チップが搭載され、この半導
体チップ上の信号入出力用パッドと前記半導体チップ搭
載面に前記半導体チップを囲むように配設されたリード
および第１のパッドとがそれぞれ金属細線でワイヤボン
ディングされて電気的に接続され、これら金属配線で接
続された前記パッド下の絶縁性基板にはスルーホールが
それぞれ形成され、これらのスルーホールで接続される
前記絶縁性基板の前記半導体チップ搭載面の反対面に
は、前記スルーホールの位置に第２のパッドがそれぞれ
設けられ、この半導体チップがフェイスアップの状態に
なるように絶縁性基板に搭載された状態で、かつこの絶
縁性基板面積と略等面積で上部が開口された樹脂封止パ
ッケージが用いられ、前記開口部に前記機能ブロック搭
載の絶縁性基板が配置され、前記機能ブロックおよび前
記半導体チップ間を接続する第２および第３のパッドが
設けられ、これら第２および第３のパッドが対応する前
記第１および前記第２のパッドとそれぞれ１対１で熱圧
着されたリードレスのパッケージ構造を有する。
【００１７】さらに、本発明の半導体装置の製造方法
は、制御用の半導体チップとこの半導体チップの入出力
信号を外部装置との間で無線で送受信するとともに、受
信した信号を整流して所定の電源電流に変換する手段を
有する機能ブロックとを内蔵することにより、外部装置
との入出力信号用の外部リードを持たないリードレス構
造のパッケージをもつ半導体装置の製造方法は、予め所
定の配線が印刷配線で形成され、さらに、後工程で前記
半導体チップが搭載される第１の絶縁性基板の信号入出
力用の第１および第２のパッド対応部分に半田ペースト
による第３および第４のパッドを形成した第２の絶縁性
基板に前記機能ブロックを搭載する第１の工程と、前記
第２の絶縁性基板の電気的特性試験をテスターで行い、
良品を選別する第２の工程と、予めウエハ選別試験で電
気的特性が確認され、ペレッタイズを完了した良品の前
記半導体チップが前記第１の絶縁性基板に搭載される第
３の工程と、予め前記第１および前記第２のパッドとス
ルーホール５を介して半田ペーストで第５および第６の
パッドが形成された前記第１の絶縁性基板に前記良品の
半導体チップが搭載される第４の工程と、前記半導体チ
ップ上の信号入出力パッドと前記第１の絶縁性基板上の
前記第１および前記第２のパッドとをそれぞれ金属細線
を用いて電気的接続をする第５の工程と、前記半導体チ
ップが搭載された前記第１の絶縁性基板を電気的特性試
験により良品選別する第６の工程と、前記第１の絶縁性
基板の上部樹脂部にこの絶縁性基板と同じ面積の開口部
を開口するための開口用型が加工された成形型を用いて
前記第１の絶縁性基板をパッケージに樹脂封止する第７
の工程と、樹脂封止された前記パッケージの開口部から
樹脂接着剤を塗布し、その上に前記機能ブロックが搭載
された前記第２の絶縁性基板をはめ込み、高温加熱によ
るリフローで前記第１および前記第２の絶縁成基板それ
ぞれの前記第３および前記第４並びに前記第５および前
記６のパッドを溶融しソルダリングする第８の工程と、
予め用意したカバーの周縁部に接着剤を塗布し、このカ
バーを前記機能ブロックに被せて前記パッケージの前記
開口部周縁部に固定する第９の工程と、前記第９の工程
完了後、組立後の外観チェックに続いて電気的特性試験
に移行し、外部の専用測定装置との間で無線により所定
信号を送受信させて前記半導体チップおよび前記機能ブ
ロック内の各部ブロックの総合 動作試験を行う第１０の
工程とを有することを特徴とする。
は、制御用の半導体チップとこの半導体チップの入出力
信号を外部装置との間で無線で送受信するとともに、受
信した信号を整流して所定の電源電流に変換する手段を
有する機能ブロックとを内蔵することにより、外部装置
との入出力信号用の外部リードを持たないリードレス構
造のパッケージをもつ半導体装置の製造方法は、予め所
定の配線が印刷配線で形成され、さらに、後工程で前記
半導体チップが搭載される第１の絶縁性基板の信号入出
力用の第１および第２のパッド対応部分に半田ペースト
による第３および第４のパッドを形成した第２の絶縁性
基板に前記機能ブロックを搭載する第１の工程と、前記
第２の絶縁性基板の電気的特性試験をテスターで行い、
良品を選別する第２の工程と、予めウエハ選別試験で電
気的特性が確認され、ペレッタイズを完了した良品の前
記半導体チップが前記第１の絶縁性基板に搭載される第
３の工程と、予め前記第１および前記第２のパッドとス
ルーホール５を介して半田ペーストで第５および第６の
パッドが形成された前記第１の絶縁性基板に前記良品の
半導体チップが搭載される第４の工程と、前記半導体チ
ップ上の信号入出力パッドと前記第１の絶縁性基板上の
前記第１および前記第２のパッドとをそれぞれ金属細線
を用いて電気的接続をする第５の工程と、前記半導体チ
ップが搭載された前記第１の絶縁性基板を電気的特性試
験により良品選別する第６の工程と、前記第１の絶縁性
基板の上部樹脂部にこの絶縁性基板と同じ面積の開口部
を開口するための開口用型が加工された成形型を用いて
前記第１の絶縁性基板をパッケージに樹脂封止する第７
の工程と、樹脂封止された前記パッケージの開口部から
樹脂接着剤を塗布し、その上に前記機能ブロックが搭載
された前記第２の絶縁性基板をはめ込み、高温加熱によ
るリフローで前記第１および前記第２の絶縁成基板それ
ぞれの前記第３および前記第４並びに前記第５および前
記６のパッドを溶融しソルダリングする第８の工程と、
予め用意したカバーの周縁部に接着剤を塗布し、このカ
バーを前記機能ブロックに被せて前記パッケージの前記
開口部周縁部に固定する第９の工程と、前記第９の工程
完了後、組立後の外観チェックに続いて電気的特性試験
に移行し、外部の専用測定装置との間で無線により所定
信号を送受信させて前記半導体チップおよび前記機能ブ
ロック内の各部ブロックの総合 動作試験を行う第１０の
工程とを有することを特徴とする。
【００１８】
【００１９】
【００２０】
【発明の実施の形態】まず、本発明の一実施の形態を図
面を参照しながら説明する。図１は本発明の半導体装置
の断面図であり、図２は絶縁性基板に半導体チップが搭
載された状態を示す平面図である。図１を参照すると、
予め必要な配線が施された絶縁性基板１の裏面に半導体
チップ２がフェイスアップで搭載され、この半導体チッ
プ２上の信号入出力用のパッド（図２参照））と絶縁性
基板１の裏面に半導体チップ２を囲むように配設された
リード３ａおよびパッド３ｂとが金属細線４でワイヤボ
ンディングされ、これらパッド間の電気的接続がなされ
ている。
面を参照しながら説明する。図１は本発明の半導体装置
の断面図であり、図２は絶縁性基板に半導体チップが搭
載された状態を示す平面図である。図１を参照すると、
予め必要な配線が施された絶縁性基板１の裏面に半導体
チップ２がフェイスアップで搭載され、この半導体チッ
プ２上の信号入出力用のパッド（図２参照））と絶縁性
基板１の裏面に半導体チップ２を囲むように配設された
リード３ａおよびパッド３ｂとが金属細線４でワイヤボ
ンディングされ、これらパッド間の電気的接続がなされ
ている。
【００２１】この金属配線４に接続された絶縁基板１上
のパッド下の絶縁基板にはスルーホール５ａ，５ｂがそ
れぞれ形成され、これらのスルーホール５ａ，５ｂと反
対側の面に形成された内部リード（パッド）６ａ，６ｂ
にそれぞれ１対１で接続されている。半導体チップ２
は、例えばＣＰＵ、メモリ、周辺回路を含む１チップの
論理回路素子であり、絶縁性基板１に樹脂接着剤７で接
着される。半導体チップ２の素子形成面にはパッド３ｃ
が千鳥状で２列に形成されている。
のパッド下の絶縁基板にはスルーホール５ａ，５ｂがそ
れぞれ形成され、これらのスルーホール５ａ，５ｂと反
対側の面に形成された内部リード（パッド）６ａ，６ｂ
にそれぞれ１対１で接続されている。半導体チップ２
は、例えばＣＰＵ、メモリ、周辺回路を含む１チップの
論理回路素子であり、絶縁性基板１に樹脂接着剤７で接
着される。半導体チップ２の素子形成面にはパッド３ｃ
が千鳥状で２列に形成されている。
【００２２】図２を参照すると、この絶縁性基板１の周
辺部には、半導体チップ２の４辺と対向するようにリー
ド３ａが配設され、これらのリード３ａの絶縁性基板縁
端側の一端には第１のスルーホール５ａが形成されてい
る。さらに、これらのリード３ａと半導体チップ２の４
辺との間にもそれぞれ第２のスルーホール５ｂが形成さ
れている。これらのリード３ａの他端と半導体チップ２
のパッド３ｃのうち、内側の列のパッドとが金属細線４
でワイヤボンディングされている。半導体チップ２のパ
ッドのうち、外側の列のパッドと第２のスルーホールと
の間も金属細線でそれぞれワイヤボンディングされて電
気的接続がなされている。
辺部には、半導体チップ２の４辺と対向するようにリー
ド３ａが配設され、これらのリード３ａの絶縁性基板縁
端側の一端には第１のスルーホール５ａが形成されてい
る。さらに、これらのリード３ａと半導体チップ２の４
辺との間にもそれぞれ第２のスルーホール５ｂが形成さ
れている。これらのリード３ａの他端と半導体チップ２
のパッド３ｃのうち、内側の列のパッドとが金属細線４
でワイヤボンディングされている。半導体チップ２のパ
ッドのうち、外側の列のパッドと第２のスルーホールと
の間も金属細線でそれぞれワイヤボンディングされて電
気的接続がなされている。
【００２３】この半導体チップ２がフェイスアップの状
態になるように絶縁性基板１に搭載された状態で、かつ
この絶縁性基板１の面積で上部が開口された樹脂封止パ
ッケージ構造を有する。
態になるように絶縁性基板１に搭載された状態で、かつ
この絶縁性基板１の面積で上部が開口された樹脂封止パ
ッケージ構造を有する。
【００２４】絶縁性基板１の半導体チップ搭載面の反対
面には、前述したスルーホール５ａ，５ｂの位置にパッ
ド６ａ，６ｂが設けてある。この半導体チップ搭載面の
反対面には、機能ブロック８が搭載された絶縁性基板９
がブロック搭載面の反対面が互いに対向するように配置
される。
面には、前述したスルーホール５ａ，５ｂの位置にパッ
ド６ａ，６ｂが設けてある。この半導体チップ搭載面の
反対面には、機能ブロック８が搭載された絶縁性基板９
がブロック搭載面の反対面が互いに対向するように配置
される。
【００２５】この機能ブロック搭載面の反対面には、半
導体チップ搭載面の反対面および機能ブロック搭載面の
反対面が互いに対向するように配置されたときに前述し
たスルーホール５ａ，５ｂの対応するホール位置にパッ
ド１０ａ，１０ｂが設けられている。これらのスルーホ
ール５ａ，５ｂに対応したパッド１０ａ，１０ｂは、機
能ブロック８の対応する端子と印刷配線で予め接続され
ている。
導体チップ搭載面の反対面および機能ブロック搭載面の
反対面が互いに対向するように配置されたときに前述し
たスルーホール５ａ，５ｂの対応するホール位置にパッ
ド１０ａ，１０ｂが設けられている。これらのスルーホ
ール５ａ，５ｂに対応したパッド１０ａ，１０ｂは、機
能ブロック８の対応する端子と印刷配線で予め接続され
ている。
【００２６】機能ブロック８は、例えばアンテナを含む
無線受信部と、受信した電源電流信号とデータ信号のう
ち電源電流信号を整流する整流部と、この整流部の出力
する電源電流を蓄電する電池部と、外部装置へデータを
送信する送信部とからなり、データ信号が供給される半
導体チップ２は所定の処理動作を実行する。
無線受信部と、受信した電源電流信号とデータ信号のう
ち電源電流信号を整流する整流部と、この整流部の出力
する電源電流を蓄電する電池部と、外部装置へデータを
送信する送信部とからなり、データ信号が供給される半
導体チップ２は所定の処理動作を実行する。
【００２７】つまりこの半導体装置は、電源電流が無線
で供給されるため通常の電池交換の手間が無く、この装
置だけで独立した回路機能を有するとともに、外部リー
ドがないので携帯性がある。
で供給されるため通常の電池交換の手間が無く、この装
置だけで独立した回路機能を有するとともに、外部リー
ドがないので携帯性がある。
【００２８】上述した構造を有する半導体装置の製造工
程を示した図３を参照すると、予めこの半導体装置に搭
載する機能ブロック８は絶縁性基板９に搭載される。こ
の絶縁性基板９にはまず所定の配線が印刷配線で形成さ
れ、さらに、半導体チップ２が搭載された絶縁性基板１
のスルーホール５ａ，５ｂの位置に対応するパッド６
ａ，６ｂ，１０ａ，１０ｂ部分に半田ペーストによるパ
ッドを形成されている。機能ブロック８が絶縁性基板９
に搭載された状態で用意され、上述したそれぞれの回路
部の電気的試験をテスターで行い、良品であることを確
認しておく。この確認には後述する検査用テストボード
が共用される。
程を示した図３を参照すると、予めこの半導体装置に搭
載する機能ブロック８は絶縁性基板９に搭載される。こ
の絶縁性基板９にはまず所定の配線が印刷配線で形成さ
れ、さらに、半導体チップ２が搭載された絶縁性基板１
のスルーホール５ａ，５ｂの位置に対応するパッド６
ａ，６ｂ，１０ａ，１０ｂ部分に半田ペーストによるパ
ッドを形成されている。機能ブロック８が絶縁性基板９
に搭載された状態で用意され、上述したそれぞれの回路
部の電気的試験をテスターで行い、良品であることを確
認しておく。この確認には後述する検査用テストボード
が共用される。
【００２９】次に、半導体チップ２は、通常のＬＳＩの
製造工程と同様に、ウエハ選別試験で電気的特性が確認
され、ペレッタイズを完了した良品が用意され、絶縁性
基板１に搭載される。
製造工程と同様に、ウエハ選別試験で電気的特性が確認
され、ペレッタイズを完了した良品が用意され、絶縁性
基板１に搭載される。
【００３０】絶縁性基板１は、予め前述したリード３ａ
とスルーホール５ａ，５ｂが印刷配線されスルーホール
５ａ部分に半田ペーストでパッド３ｂが、スルーホール
５ｂ部分に半田ペーストでパッド５が形成されており、
この絶縁性基板１の中心部に半導体チップ２が搭載され
る。この半導体チップ２のパッド３ｃと絶縁性基板上の
リード３ａまたは第２のスルーホール５ｂ上のパッド５
とをそれぞれウェッジボンディング法で金属細線４を配
線する。
とスルーホール５ａ，５ｂが印刷配線されスルーホール
５ａ部分に半田ペーストでパッド３ｂが、スルーホール
５ｂ部分に半田ペーストでパッド５が形成されており、
この絶縁性基板１の中心部に半導体チップ２が搭載され
る。この半導体チップ２のパッド３ｃと絶縁性基板上の
リード３ａまたは第２のスルーホール５ｂ上のパッド５
とをそれぞれウェッジボンディング法で金属細線４を配
線する。
【００３１】その後、絶縁性基板１に搭載された半導体
チップ２の選別試験を、図４に示した検査用テストボー
ドを用いて実施し、良品と判断されたパッケージのみが
次工程に投入される。なお、この段階での選別検査は省
略して次工程でまとめて行ってもよい。
チップ２の選別試験を、図４に示した検査用テストボー
ドを用いて実施し、良品と判断されたパッケージのみが
次工程に投入される。なお、この段階での選別検査は省
略して次工程でまとめて行ってもよい。
【００３２】次に、絶縁性基板１に搭載された半導体チ
ップ２を、通常行われているトランスファモールド法に
より所定の成形型の中で樹脂封止を行う。その際、絶縁
性基板１の上部の樹脂部には絶縁性基板１と同じ面積の
開口部を開けるために、開口用型が加工された成形型が
用いられる。成形された半導体装置は機能ブロック８の
規模にもよるが、約４０ｍｍ×４０ｍｍである。
ップ２を、通常行われているトランスファモールド法に
より所定の成形型の中で樹脂封止を行う。その際、絶縁
性基板１の上部の樹脂部には絶縁性基板１と同じ面積の
開口部を開けるために、開口用型が加工された成形型が
用いられる。成形された半導体装置は機能ブロック８の
規模にもよるが、約４０ｍｍ×４０ｍｍである。
【００３３】半導体チップ２が樹脂封止された段階で電
気的特性試験を行い良品を選別する。この選別で使用す
る治具として、前述した、絶縁基板上のスルーホール５
ａ，５ｂの位置に合わせ検査用探針１４が植設された検
査用テストボード１３を用いる。このテストボード１３
は各検査用探針１４とテスタを接続する配線群によりテ
ストヘッド部に装着される。なおこのテストボード１３
の検査用探針配置は、機能ブロック８の搭載された絶縁
性基板９および半導体チップ２が搭載された絶縁性基板
１のパッド位置が同一であるから、双方の試験に共用さ
れる。
気的特性試験を行い良品を選別する。この選別で使用す
る治具として、前述した、絶縁基板上のスルーホール５
ａ，５ｂの位置に合わせ検査用探針１４が植設された検
査用テストボード１３を用いる。このテストボード１３
は各検査用探針１４とテスタを接続する配線群によりテ
ストヘッド部に装着される。なおこのテストボード１３
の検査用探針配置は、機能ブロック８の搭載された絶縁
性基板９および半導体チップ２が搭載された絶縁性基板
１のパッド位置が同一であるから、双方の試験に共用さ
れる。
【００３４】次に、樹脂封止された半導体装置の樹脂パ
ッケージ１１の開口部から樹脂接着剤７を塗布し、その
上に機能ブロック８が搭載された絶縁性基板９をはめ込
み、赤外線フロー装置等の高温加熱によるリフローで両
絶縁成基板１，９の半田ペーストによるパッド６ａ，６
ｂ，１０ａ，１０ｂを溶融しソルダリングする。
ッケージ１１の開口部から樹脂接着剤７を塗布し、その
上に機能ブロック８が搭載された絶縁性基板９をはめ込
み、赤外線フロー装置等の高温加熱によるリフローで両
絶縁成基板１，９の半田ペーストによるパッド６ａ，６
ｂ，１０ａ，１０ｂを溶融しソルダリングする。
【００３５】この後で、予め用意したプラスティックカ
バー１２の周縁部に接着剤を塗布し、このカバー１２を
機能ブロック８に被せて樹脂パッケージ１１の開口部周
縁部に固定する。ここまでの工程により本実施の形態の
半導体装置の組立工程は完了する。
バー１２の周縁部に接着剤を塗布し、このカバー１２を
機能ブロック８に被せて樹脂パッケージ１１の開口部周
縁部に固定する。ここまでの工程により本実施の形態の
半導体装置の組立工程は完了する。
【００３６】全体の組立が完了した後、組立後の外観チ
ェックに続いて電気的特性試験に移行する。この試験で
は、この半導体装置を動作させる所定の周波数を外部の
専用測定装置から無線により送信させて半導体チップ２
および機能ブロック８内の各部ロック受信部、整流部、
電池部、送信部の総合動作試験を行うとともに、送信部
から発信された信号を専用測定装置で受信し動作を確認
する。
ェックに続いて電気的特性試験に移行する。この試験で
は、この半導体装置を動作させる所定の周波数を外部の
専用測定装置から無線により送信させて半導体チップ２
および機能ブロック８内の各部ロック受信部、整流部、
電池部、送信部の総合動作試験を行うとともに、送信部
から発信された信号を専用測定装置で受信し動作を確認
する。
【００３７】上述の説明では、１個の樹脂パッケージの
中に、半導体チップ、この例では専用の１チップＬＳＩ
としてそれ自身ＣＰＵ、メモリおよび周辺回路を内蔵し
た場合のパッケージ構造を説明しているが、絶縁性基板
１に搭載する半導体チップはＭＣＭ等の複数のＬＳＩか
ら構成することもできる。
中に、半導体チップ、この例では専用の１チップＬＳＩ
としてそれ自身ＣＰＵ、メモリおよび周辺回路を内蔵し
た場合のパッケージ構造を説明しているが、絶縁性基板
１に搭載する半導体チップはＭＣＭ等の複数のＬＳＩか
ら構成することもできる。
【００３８】また、上述の例では電源電流を受信電波か
ら整流して得ている例を述べたが、この整流部および電
池部を削除し、通常のボタン電池を収納する構造として
もリードレスのパッケージとすることができる。
ら整流して得ている例を述べたが、この整流部および電
池部を削除し、通常のボタン電池を収納する構造として
もリードレスのパッケージとすることができる。
【００３９】従って、本実施の形態の半導体装置は、リ
ード部をなくすことにより多ピン対応が容易になり、小
型化ができるので、パッケージ単独で携帯用装置を構成
することが出来る。
ード部をなくすことにより多ピン対応が容易になり、小
型化ができるので、パッケージ単独で携帯用装置を構成
することが出来る。
【００４０】
【発明の効果】以上説明したように、本発明の半導体装
置は、制御用の半導体チップとこの半導体チップの入出
力信号を外部装置との間で無線で送受信する機能ブロッ
クとを内蔵することにより、外部装置との入出力信号用
の外部リードを持たないリードレス構造のパッケージを
備えるので、パッケージの外部リードを省略でき、複雑
なリード加工が不要になる半導体装置が得られ、従って
小型化ができ、パッケージ単独で携帯用装置を構成する
ことが出来る。
置は、制御用の半導体チップとこの半導体チップの入出
力信号を外部装置との間で無線で送受信する機能ブロッ
クとを内蔵することにより、外部装置との入出力信号用
の外部リードを持たないリードレス構造のパッケージを
備えるので、パッケージの外部リードを省略でき、複雑
なリード加工が不要になる半導体装置が得られ、従って
小型化ができ、パッケージ単独で携帯用装置を構成する
ことが出来る。
【図１】本発明の半導体装置における一実施の形態の断
面図である。
面図である。
【図２】半導体チップ搭載状態の絶縁性基板の平面図で
ある。
ある。
【図３】本発明の半導体装置の製造工程説明用の断面図
である。
である。
【図４】選別試験に用いる検査用テストボードの平面図
である。
である。
【図５】従来の半導体装置の一例を示す図である。
１，９，２７ 絶縁性基板 ２，２５ 半導体チップ ３ａ リード ４，２６ 金属細線 ５ａ，５ｂ スルーホール ３ｂ，３ｃ，５，６ａ，６ｂ，１０ａ，１０ｂ パッ
ド ７，３０ 接着剤 ８ 機能ブロック １１ 樹脂パッケージ １２ カバー １３ 検査用テストボード １４ 検査用探針 ２１ キャリア ２２ 側面電極 ２３ 外部リード ２４ キャップ ２８ 半導体装置 ２９ ヒートシンク
ド ７，３０ 接着剤 ８ 機能ブロック １１ 樹脂パッケージ １２ カバー １３ 検査用テストボード １４ 検査用探針 ２１ キャリア ２２ 側面電極 ２３ 外部リード ２４ キャップ ２８ 半導体装置 ２９ ヒートシンク
Claims (2)
- 【請求項１】 制御用の半導体チップとこの半導体チッ
プの入出力信号を外部装置との間で無線で送受信する機
能ブロックとを内蔵することにより、外部装置との入出
力信号用の外部リードを持たないリードレス構造のパッ
ケージとする半導体装置において、予め必要な配線が施
された絶縁性基板の裏面に前記半導体チップが搭載さ
れ、この半導体チップ上の信号入出力用パッドと前記半
導体チップ搭載面に前記半導体チップを囲むように配設
されたリードおよび第１のパッドとがそれぞれ金属細線
でワイヤボンディングされて電気的に接続され、これら
金属配線で接続された前記パッド下の絶縁性基板にはス
ルーホールがそれぞれ形成され、これらのスルーホール
で接続される前記絶縁性基板の前記半導体チップ搭載面
の反対面には、前記スルーホールの位置に第２のパッド
がそれぞれ設けられ、この半導体チップがフェイスアッ
プの状態になるように絶縁性基板に搭載された状態で、
かつこの絶縁性基板面積と略等面積で上部が開口された
樹脂封止パッケージが用いられ、前記開口部に前記機能
ブロック搭載の絶縁性基板が配置され、前記機能ブロッ
クおよび前記半導体チップ間を接続する第２および第３
のパッドが設けられ、これら第２および第３のパッドが
対応する前記第１および前記第２のパッドとそれぞれ１
対１で熱圧着されたリードレスのパッケージ構造を有す
ることを特徴とする半導体装置。 - 【請求項２】 制御用の半導体チップとこの半導体チッ
プの入出力信号を外部装置との間で無線で送受信すると
ともに、受信した信号を整流して所定の電源電流に変換
する手段を有する機能ブロックとを内蔵することによ
り、外部装置との入出力信号用の外部リードを持たない
リードレス構造のパッケージをもつ半導体装置の製造方
法は、予め所定の配線が印刷配線で形成され、さらに、
後工程で前記半導体チップが搭載される第１の絶縁性基
板の信号入出力用の第１および第２のパッド対応部分に
半田ペーストによる第３および第４のパッドを形成した
第２の絶縁性基板に前記機能ブロックを搭載する第１の
工程と、前記第２の絶縁性基板の電気的特性試験をテス
ターで行い、良品を選別する第２の工程と、予めウエハ
選別試験で電気的特性が確認され、ペレッタイズを完了
した良品の前記半導体チップが前記第１の絶縁性基板に
搭載される第３の工程と、予め前記第１および前記第２
のパッドとスルーホール５を介して半田ペーストで第５
および第６のパッドが形成された前記第１の絶縁性基板
に前記良品の半導体チップが搭載される第４の工程と、
前記半導体チップ上の信号入出力パッドと前記第１の絶
縁性基板上の前記第１および前記第２のパッドとをそれ
ぞれ金属細線を用いて電気的接続をする第５の工程と、
前記半導体チップが搭載された前記第１の絶縁性基板を
電気的特性試験により良品選別する第６の工程と、前記
第１の絶縁性基板の上部樹脂部にこの絶縁性基板と同じ
面積の開口部を開口するための開口用型が加工された成
形型を用いて前記第１の絶縁性基板をパッケージに樹脂
封止する第７の工程と、樹脂封止された前記パッケージ
の開口部から樹脂接着剤を塗布し、その上に前記機能ブ
ロックが搭載された前記第２の絶縁性基板をはめ込み、
高温加熱によるリフローで前記第１および前記第２の絶
縁成基板それぞれの前記第３および前記第４並びに前記
第５および前記６のパッドを溶融しソルダリングする第
８の工程と、予め用意したカバーの周縁部に接着剤を塗
布し、このカバーを前記機能ブロックに被せて前記パッ
ケージの前記開口部周縁部に固定する第９の工程と、前
記第９の工程完了後、組立後の外観チェックに続いて電
気的特性試験に移行し、外部の専用測定装置との間で無
線により所定信号を送受信させて前記半導体チップおよ
び前記機能ブロック内の各部ブロックの総合動作試験を
行う第１０の工程とを有することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9294363A JP3001481B2 (ja) | 1997-10-27 | 1997-10-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9294363A JP3001481B2 (ja) | 1997-10-27 | 1997-10-27 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11135712A JPH11135712A (ja) | 1999-05-21 |
| JP3001481B2 true JP3001481B2 (ja) | 2000-01-24 |
Family
ID=17806749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9294363A Expired - Fee Related JP3001481B2 (ja) | 1997-10-27 | 1997-10-27 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3001481B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005074029A1 (ja) | 2004-01-28 | 2005-08-11 | Matsushita Electric Industrial Co., Ltd. | モジュール及びこれを用いた実装構造体 |
| JP5489512B2 (ja) * | 2009-04-06 | 2014-05-14 | キヤノン株式会社 | 半導体装置の製造方法 |
| WO2010116694A2 (en) | 2009-04-06 | 2010-10-14 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device |
| US9110310B2 (en) * | 2011-03-18 | 2015-08-18 | Johnson & Johnson Vision Care, Inc. | Multiple energization elements in stacked integrated component devices |
| US10451897B2 (en) | 2011-03-18 | 2019-10-22 | Johnson & Johnson Vision Care, Inc. | Components with multiple energization elements for biomedical devices |
| US8857983B2 (en) | 2012-01-26 | 2014-10-14 | Johnson & Johnson Vision Care, Inc. | Ophthalmic lens assembly having an integrated antenna structure |
| US10361404B2 (en) | 2014-08-21 | 2019-07-23 | Johnson & Johnson Vision Care, Inc. | Anodes for use in biocompatible energization elements |
| US10361405B2 (en) | 2014-08-21 | 2019-07-23 | Johnson & Johnson Vision Care, Inc. | Biomedical energization elements with polymer electrolytes |
| US9715130B2 (en) | 2014-08-21 | 2017-07-25 | Johnson & Johnson Vision Care, Inc. | Methods and apparatus to form separators for biocompatible energization elements for biomedical devices |
| US9941547B2 (en) | 2014-08-21 | 2018-04-10 | Johnson & Johnson Vision Care, Inc. | Biomedical energization elements with polymer electrolytes and cavity structures |
| US10381687B2 (en) | 2014-08-21 | 2019-08-13 | Johnson & Johnson Vision Care, Inc. | Methods of forming biocompatible rechargable energization elements for biomedical devices |
| US9793536B2 (en) | 2014-08-21 | 2017-10-17 | Johnson & Johnson Vision Care, Inc. | Pellet form cathode for use in a biocompatible battery |
| US9383593B2 (en) | 2014-08-21 | 2016-07-05 | Johnson & Johnson Vision Care, Inc. | Methods to form biocompatible energization elements for biomedical devices comprising laminates and placed separators |
| US10627651B2 (en) | 2014-08-21 | 2020-04-21 | Johnson & Johnson Vision Care, Inc. | Methods and apparatus to form biocompatible energization primary elements for biomedical devices with electroless sealing layers |
| US9599842B2 (en) | 2014-08-21 | 2017-03-21 | Johnson & Johnson Vision Care, Inc. | Device and methods for sealing and encapsulation for biocompatible energization elements |
| US10345620B2 (en) | 2016-02-18 | 2019-07-09 | Johnson & Johnson Vision Care, Inc. | Methods and apparatus to form biocompatible energization elements incorporating fuel cells for biomedical devices |
-
1997
- 1997-10-27 JP JP9294363A patent/JP3001481B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11135712A (ja) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3001481B2 (ja) | 半導体装置およびその製造方法 | |
| US5994166A (en) | Method of constructing stacked packages | |
| KR0147259B1 (ko) | 적층형 패키지 및 그 제조방법 | |
| US7078824B2 (en) | Semiconductor device having a switch circuit | |
| US6621156B2 (en) | Semiconductor device having stacked multi chip module structure | |
| US6060768A (en) | Semiconductor device, method of manufacturing the semiconductor device, and method of manufacturing lead frame | |
| US6777799B2 (en) | Stacked semiconductor device and method of producing the same | |
| US6512302B2 (en) | Apparatus and methods of packaging and testing die | |
| KR950005446B1 (ko) | 수지봉지형 반도체장치 | |
| US20070176278A1 (en) | Multi-chips stacked package | |
| US6704609B1 (en) | Multi-chip semiconductor module and manufacturing process thereof | |
| JPH06295935A (ja) | 半導体パッケージ | |
| JP3020481B1 (ja) | 多チップ半導体パッケージ構造とその製造方法 | |
| US5982026A (en) | Inexpensive resin molded semiconductor device | |
| US6628136B2 (en) | Method and apparatus for testing a semiconductor package | |
| US6642735B2 (en) | Semiconductor package for chip with testing contact pad connected to outside | |
| US5866941A (en) | Ultra thin, leadless and molded surface mount integrated circuit package | |
| JPH0789280A (ja) | Ｉｃモジュール | |
| US20040128830A1 (en) | Mapable tape apply for LOC and BOC packages | |
| JP2885202B2 (ja) | 半導体パッケージ用検査治具 | |
| KR100258607B1 (ko) | 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법 | |
| JPH0951051A (ja) | 半導体装置 | |
| JPH08213497A (ja) | 半導体装置及びその製造方法 | |
| KR100352117B1 (ko) | 반도체패키지구조 | |
| JP2924847B2 (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |