JP3895501B2 - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP3895501B2 JP3895501B2 JP16392699A JP16392699A JP3895501B2 JP 3895501 B2 JP3895501 B2 JP 3895501B2 JP 16392699 A JP16392699 A JP 16392699A JP 16392699 A JP16392699 A JP 16392699A JP 3895501 B2 JP3895501 B2 JP 3895501B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- digital
- analog
- digital circuit
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、基板から発生する電磁ノイズを抑制するプリント配線板に関するものである。
【０００２】
【従来の技術】
従来のプリント配線板について図面を参照しながら説明する。図４及び図５は、例えば特開平１０−１９０１６７号公報に示された従来のプリント配線板の構成を示す図である。
【０００３】
図４及び図５において、２２は電源層、２３はＧＮＤ層、２４はＧＮＤ層、２５はアナログ信号処理区域、２６はアナログ信号処理区域、２７はデジタル信号処理区域、２８はデジタル信号処理区域、２９は表面層、３０は裏面層、３２は配線層、３３は配線層である。
【０００４】
図４では、表面層２９において、デジタル信号処理区域２７とアナログ信号処理区域２５とを混在させないように配置し、裏面層３０に於いてもデジタル信号処理区域２７の下位置にアナログ信号処理区域２６が位置しないように、また、アナログ信号処理区域２５の下位置にデジタル信号処理区域２８が位置しないように配置する。さらに、内層に於いて、アナログ信号処理区域２５、２６と上下位置関係が対応する領域を全てＧＮＤ層２３、２４で接地する。またさらに、デジタル信号処理区域２７に隣接するエリアを面状の電源層２２としている。
【０００５】
図５では、図４に示した構造のプリント配線板を６層以上で構成する場合を示している。この場合、プリント配線板内部の電源層２２、ＧＮＤ層２３とＧＮＤ層２４との間にさらに配線層３２、３３が配置される。
【０００６】
以上により、デジタル信号処理区域とアナログ信号処理区域とを分離した基板において、基板の両表面のデジタル信号処理区域とアナログ信号処理区域が重ならないようにし、アナログ信号処理区域に関して、少なくとも部品実装面（表面および裏面）に隣接する内層部をＧＮＤ面としている。
【０００７】
これにより、内層の電源面からアナログ信号処理区域へのノイズ混入を防止している。また、デジタル信号処理区域からアナログ信号処理区域へのノイズ混入を防止している。
【０００８】
【発明が解決しようとする課題】
上述したような従来のプリント配線板では、内層の電源面やデジタル信号処理区域からアナログ信号処理区域へのノイズ混入を防止している。しかし、６層以上で構成した場合、ＧＮＤ層と電源層の間の層に信号線を配線することで、ＧＮＤ層と電源層による平行平板モードによる共振が発生し、放射ノイズが増加し、また、これらの信号線間に電磁結合が発生するという問題点があった。
【０００９】
また、基板の両表面のデジタル信号処理区域とアナログ信号処理区域が重ならないようにし、基板両面において、デジタル信号処理区域どうしとアナログ信号処理区域どうしがそれぞれ重なるようにしてあるので、基板の両表面のデジタル信号処理区域とアナログ信号処理区域が重なる構成を採れず実装上の制約となるという問題点があった。
【００１０】
この発明は、前述した問題点を解決するためになされたもので、デジタル信号処理区域とアナログ信号処理区域を備え、さらにこれらの両処理区域間にある回路同士を接続する信号線を備えたプリント配線板に於いて、ＧＮＤ層と電源層の間の層に信号線を配線することで、ＧＮＤ層と電源層による平行平板モードによる共振が発生することにより、放射ノイズの増加、これらの信号線間の電磁結合の発生を抑制することができるプリント配線板を得ることを目的とする。
【００１１】
また、この発明は、前述した問題点を解決するためになされたもので、基板の両表面のデジタル信号処理区域とアナログ信号処理区域が重なる構成を採ることができ、従来例に見られる実装上の制約をなくすことができるプリント配線板を得ることを目的とする。
【００１２】
【課題を解決するための手段】
この発明に係るプリント配線板は、デジタル信号とアナログ信号とを同一の基板で処理し、前記デジタル信号を処理するデジタル信号処理区域と前記アナログ信号を処理するアナログ信号処理区域とが分離された多層基板において、基板の内層一層分の全面に配置されたデジタル回路用ＧＮＤ層と、前記デジタル回路用ＧＮＤ層の一方の面に隣接し、アナログ信号処理区域の内層に配置されたアナログ回路用ＧＮＤ層と、前記デジタル回路用ＧＮＤ層の一方の面に隣接し、前記アナログ回路用ＧＮＤ層と同じ側にあり、デジタル信号処理区域の内層に配置されたデジタル回路用電源層と、前記アナログ回路用ＧＮＤ層及び前記デジタル回路用電源層の前記デジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の内層一層分に配置されたアナログ信号線の層と、前記デジタル回路用ＧＮＤ層の前記アナログ回路用ＧＮＤ層とは反対の面に隣接し、基板の内層一層分に配置された高速のデジタル信号線の層と、前記アナログ信号線の層の前記アナログ回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第１の部品実装・配線面と、前記高速のデジタル信号線の層の前記デジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第２の部品実装・配線面と、前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置された第１のアナログ回路と、前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置された第２のアナログ回路と、前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記デジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第１のデジタル回路と、前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記デジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第２のデジタル回路と、前記デジタル回路用ＧＮＤ層から見て基板外側の層にあり、前記第２の部品実装・配線面上の前記第２のデジタル回路から同一面上の前記第２のアナログ回路へ信号を伝送する信号線とを備えたものである。
【００１３】
また、この発明に係るプリント配線板は、前記デジタル回路用ＧＮＤ層とで前記アナログ回路用ＧＮＤ層の一部及び前記デジタル回路用電源層を挟み込むように配置された第２のデジタル回路用ＧＮＤ層をさらに備えたものである。
【００１４】
さらに、この発明に係るプリント配線板は、デジタル信号とアナログ信号とを同一の基板で処理し、前記デジタル信号を処理するデジタル信号処理区域と前記アナログ信号を処理するアナログ信号処理区域とが分離された多層基板において、基板の内層一層分の全面に配置された第１のデジタル回路用ＧＮＤ層と、前記第１のデジタル回路用ＧＮＤ層の一方の面に隣接し、アナログ信号処理区域の内層に配置されたアナログ回路用ＧＮＤ層と、前記第１のデジタル回路用ＧＮＤ層の一方の面に隣接し、前記アナログ回路用ＧＮＤ層と同じ側にあり、デジタル信号処理区域の内層に配置されたデジタル回路用電源層と、前記第１のデジタル回路用ＧＮＤ層とで前記アナログ回路用ＧＮＤ層の一部及び前記デジタル回路用電源層を挟み込むように配置された第２のデジタル回路用ＧＮＤ層と、前記第２のデジタル回路用ＧＮＤ層の前記アナログ回路用ＧＮＤ層及び前記デジタル回路用電源層とは反対の面に隣接し、基板の内層一層分に配置されたアナログ信号線の層と、前記第１のデジタル回路用ＧＮＤ層の前記アナログ回路用ＧＮＤ層とは反対の面に隣接し、基板の内層一層分に配置された高速のデジタル信号線の層と、前記アナログ信号線の層の前記第２のデジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第１の部品実装・配線面と、前記高速のデジタル信号線の層の前記第１のデジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第２の部品実装・配線面と、前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置されたアナログ回路と、前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置された第３のデジタル回路と、前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記第１及び第２のデジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第１のデジタル回路と、前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記第１及び第２のデジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第２のデジタル回路と、前記第１のデジタル回路用ＧＮＤ層から見て基板外側の一方の層から他方の層に配線され、一方の前記第２の部品実装・配線面上の前記第２のデジタル回路から他方の前記第１の部品実装・配線面上のアナログ回路へ信号を伝送する信号線とを備えたものである。
【００１５】
【発明の実施の形態】
実施の形態１．
この発明の実施の形態１に係るプリント配線板について図面を参照しながら説明する。図１は、この発明の実施の形態１に係るプリント配線板の断面構成を示す図である。なお、各図中、同一符号は同一又は相当部分を示す。
【００１６】
図１において、１はデジタル回路用のＧＮＤ面、２はアナログ回路用のＧＮＤ面、３はデジタル回路用の電源面、４は低速のデジタル信号線又はアナログ信号線の層、５は高速のデジタル信号線の層、６及び７は部品実装・配線面、８及び９はアナログ回路、１０及び１１はデジタル回路、１２は信号線である。
【００１７】
同図において、基板の内層にデジタル回路用のＧＮＤ面１と、アナログ回路用のＧＮＤ面２と、デジタル回路用の電源面３がある。また、基板の外側両面は部品実装・配線面６、７である。
【００１８】
デジタル回路１１とアナログ回路９間の信号線１２（デジタル回路１１からＤＡ変換回路への信号線）は、デジタル回路用のＧＮＤ面１の側に置く。これらのデジタル回路１１とアナログ回路９もこの面に置く。また、高速のデジタル信号線の層５は、このデジタル回路部のエリアに置く。
【００１９】
もう一方の面６において、アナログＧＮＤ面２の領域にアナログ回路８を置く。デジタルＧＮＤ面１の上はデジタル回路１０とする。
【００２０】
これにより、高速のデジタル信号線の層５と、デジタル回路１１とアナログ回路９間の信号線１２は、デジタルＧＮＤ面１の上に配線される。これらの信号線は、アナログ信号処理区域用とデジタル信号処理区域用のＧＮＤ面の継ぎ目上に配線されることがない。これによる放射ノイズの増加を抑制することができる。
【００２１】
さらに、デジタルＧＮＤ面１とデジタル電源層３の間に、またデジタルＧＮＤ面１とアナログＧＮＤ層２の間にデジタル信号線がないので、これによる共振がなく、放射ノイズの増加を抑制することができる。
【００２２】
また、アナログ回路８は、アナログＧＮＤ２上にあれば良く、必ずしもアナログ回路同士８、９が重なっている必要はない。これにより、実装上の制約を少なくしている。
【００２３】
この実施の形態１に係るプリント配線板は、デジタル信号とアナログ信号とを同一の基板で処理する多層基板において、デジタル信号を処理するデジタル信号処理区域とアナログ信号を処理するアナログ信号処理区域とが分離されており、基板の内層一層分の全面にデジタルＧＮＤ１（グランド）が配置され、アナログ信号処理区域の内層にはアナログＧＮＤ２が配置され、これらのＧＮＤは隣接した異なる層にあり、デジタル回路１１からアナログ回路９へ信号を伝送するための両回路間を接続する信号線１２を備え、これら信号線が、デジタルＧＮＤ層１から見て基板外側の層にある。
【００２４】
実施の形態２．
この発明の実施の形態２に係るプリント配線板について図面を参照しながら説明する。図２は、この発明の実施の形態２に係るプリント配線板の断面構成を示す図である。
【００２５】
図２において、１はデジタル回路用のＧＮＤ面、２はアナログ回路用のＧＮＤ面、３はデジタル回路用の電源面、４は低速のデジタル信号線又はアナログ信号線の層、５は高速のデジタル信号線の層、６及び７は部品実装・配線面、８及び９はアナログ回路、１０及び１１はデジタル回路、１２は信号線である。
【００２６】
また、同図において、１３はデジタル回路用のＧＮＤ面、１４は高速のデジタル信号線の層である。
【００２７】
この実施の形態２に係るプリント配線板は、図１に示した配線において、基板の内層にあるデジタル回路用のＧＮＤ面１と１３で、アナログ回路用のＧＮＤ面２とデジタル回路用の電源面３の層を挟み込む構造としている。
【００２８】
これにより、上記の実施の形態１に示した配線板に対して、デジタル回路１０を高速のデジタル回路とすることができ、高速のデジタル回路を配線板の両面に置くことができる。さらに、デジタル電源層３からの放射ノイズを電磁遮蔽することができる。
【００２９】
図２において、基板の両面に位置するデジタル回路同士、アナログ回路同士を重ねる必要はなく、実装上の自由度を高めている。デジタル回路用のＧＮＤ面１３のしめる割合を変えることで、部品実装・配線面６の側をデジタル回路の領域にすることができる。
【００３０】
この実施の形態２に係るプリント配線板は、デジタルＧＮＤ層１から、アナログＧＮＤ２のある層を隔てた次の層にもデジタルＧＮＤ層１３を持つ。
【００３１】
実施の形態３．
この発明の実施の形態３に係るプリント配線板について図面を参照しながら説明する。図３は、この発明の実施の形態３に係るプリント配線板の断面構成を示す図である。
【００３２】
図３において、１はデジタル回路用のＧＮＤ面、２はアナログ回路用のＧＮＤ面、３はデジタル回路用の電源面、４は低速のデジタル信号線又はアナログ信号線の層、５は高速のデジタル信号線の層、６及び７は部品実装・配線面、９はアナログ回路、１０及び１１はデジタル回路である。
【００３３】
また、同図において、１３はデジタル回路用のＧＮＤ面、１４は高速のデジタル信号線の層である。
【００３４】
さらに、同図において、１５はデジタル回路、１６は信号線である。
【００３５】
図３に示すように、この実施の形態３によれば、デジタル回路１１とアナログ回路９とを接続する信号線１６が、配線板の両面間を交差する場合、例えば、信号線１６によって接続されるデジタル回路１１とＤＡ変換回路が基板の対向面にある場合である。
【００３６】
この場合も、本信号線１６の下には必ずデジタルＧＮＤ１と１３があるため、信号線１６は、アナログ信号処理区域用のＧＮＤ面２とデジタル信号処理区域用のＧＮＤ面１、１３の継ぎ目上に配線されることがない。この不備による放射ノイズの増加を抑制することができる。
【００３７】
この実施の形態３に係るプリント配線板は、デジタル信号とアナログ信号とを同一の基板で処理する多層基板において、デジタル信号を処理するデジタル信号処理区域とアナログ信号を処理するアナログ信号処理区域とが分離されており、基板の内層一層分の全面にデジタルＧＮＤ１が配置され、アナログ信号処理区域の内層にはアナログＧＮＤ２が配置され、これらのＧＮＤは隣接した異なる層にあり、アナログＧＮＤ２のある層を隔てた次の層にもデジタルＧＮＤ層１３を持ち、デジタル回路１１からアナログ回路９へ信号を伝送するための両回路間を接続する信号線１６を備え、これら信号線が、デジタルＧＮＤ層１から見て基板外側の層から、もう一方の層に配線されている。
【００３８】
【発明の効果】
この発明に係るプリント配線板は、以上説明したとおり、デジタル信号とアナログ信号とを同一の基板で処理し、前記デジタル信号を処理するデジタル信号処理区域と前記アナログ信号を処理するアナログ信号処理区域とが分離された多層基板において、基板の内層一層分の全面に配置されたデジタル回路用ＧＮＤ層と、前記デジタル回路用ＧＮＤ層の一方の面に隣接し、アナログ信号処理区域の内層に配置されたアナログ回路用ＧＮＤ層と、前記デジタル回路用ＧＮＤ層の一方の面に隣接し、前記アナログ回路用ＧＮＤ層と同じ側にあり、デジタル信号処理区域の内層に配置されたデジタル回路用電源層と、前記アナログ回路用ＧＮＤ層及び前記デジタル回路用電源層の前記デジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の内層一層分に配置されたアナログ信号線の層と、前記デジタル回路用ＧＮＤ層の前記アナログ回路用ＧＮＤ層とは反対の面に隣接し、基板の内層一層分に配置された高速のデジタル信号線の層と、前記アナログ信号線の層の前記アナログ回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第１の部品実装・配線面と、前記高速のデジタル信号線の層の前記デジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第２の部品実装・配線面と、前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置された第１のアナログ回路と、前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置された第２のアナログ回路と、前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記デジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第１のデジタル回路と、前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記デジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第２のデジタル回路と、前記デジタル回路用ＧＮＤ層から見て基板外側の層にあり、前記第２の部品実装・配線面上の前記第２のデジタル回路から同一面上の前記第２のアナログ回路へ信号を伝送する信号線とを備えたので、平行平板モードによる共振の発生、放射ノイズ、信号線間の電磁結合の発生を抑制することができ、基板の両面のデジタル信号処理区域とアナログ信号処理区域が重なる構成を採ることができ、実装上の制約をなくすことができるという効果を奏する。
【００３９】
また、この発明に係るプリント配線板は、以上説明したとおり、前記デジタル回路用ＧＮＤ層とで前記アナログ回路用ＧＮＤ層の一部及び前記デジタル回路用電源層を挟み込むように配置された第２のデジタル回路用ＧＮＤ層をさらに備えたので、平行平板モードによる共振の発生、放射ノイズ、信号線間の電磁結合の発生を抑制することができ、基板の両面のデジタル信号処理区域とアナログ信号処理区域が重なる構成を採ることができ、実装上の制約をなくすことができるという効果を奏する。
【００４０】
さらに、この発明に係るプリント配線板は、以上説明したとおり、デジタル信号とアナログ信号とを同一の基板で処理し、前記デジタル信号を処理するデジタル信号処理区域と前記アナログ信号を処理するアナログ信号処理区域とが分離された多層基板において、基板の内層一層分の全面に配置された第１のデジタル回路用ＧＮＤ層と、前記第１のデジタル回路用ＧＮＤ層の一方の面に隣接し、アナログ信号処理区域の内層に配置されたアナログ回路用ＧＮＤ層と、前記第１のデジタル回路用ＧＮＤ層の一方の面に隣接し、前記アナログ回路用ＧＮＤ層と同じ側にあり、デジタル信号処理区域の内層に配置されたデジタル回路用電源層と、前記第１のデジタル回路用ＧＮＤ層とで前記アナログ回路用ＧＮＤ層の一部及び前記デジタル回路用電源層を挟み込むように配置された第２のデジタル回路用ＧＮＤ層と、前記第２のデジタル回路用ＧＮＤ層の前記アナログ回路用ＧＮＤ層及び前記デジタル回路用電源層とは反対の面に隣接し、基板の内層一層分に配置されたアナログ信号線の層と、前記第１のデジタル回路用ＧＮＤ層の前記アナログ回路用ＧＮＤ層とは反対の面に隣接し、基板の内層一層分に配置された高速のデジタル信号線の層と、前記アナログ信号線の層の前記第２のデジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第１の部品実装・配線面と、前記高速のデジタル信号線の層の前記第１のデジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第２の部品実装・配線面と、前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置されたアナログ回路と、前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置された第３のデジタル回路と、前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記第１及び第２のデジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第１のデジタル回路と、前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記第１及び第２のデジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第２のデジタル回路と、前記第１のデジタル回路用ＧＮＤ層から見て基板外側の一方の層から他方の層に配線され、一方の前記第２の部品実装・配線面上の前記第２のデジタル回路から他方の前記第１の部品実装・配線面上のアナログ回路へ信号を伝送する信号線とを備えたので、平行平板モードによる共振の発生、放射ノイズ、信号線間の電磁結合の発生を抑制することができ、基板の両面のデジタル信号処理区域とアナログ信号処理区域が重なる構成を採ることができ、実装上の制約をなくすことができるという効果を奏する。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に係るプリント配線板の断面構成を示す図である。
【図２】 この発明の実施の形態２に係るプリント配線板の断面構成を示す図である。
【図３】 この発明の実施の形態３に係るプリント配線板の断面構成を示す図である。
【図４】 従来のプリント配線板の断面構成を示す図である。
【図５】 従来の他のプリント配線板の断面構成を示す図である。
【符号の説明】
１ デジタル回路用のＧＮＤ面、２ アナログ回路用のＧＮＤ面、３ デジタル回路用の電源面、４ 低速のデジタル信号線又はアナログ信号線の層、５ 高速のデジタル信号線の層、６、７ 部品実装・配線面、８、９ アナログ回路、１０、１１ デジタル回路、１２ 信号線、１３ デジタル回路用のＧＮＤ面、１４ 高速のデジタル信号線の層、１５ デジタル回路、１６ 信号線。
【発明の属する技術分野】
この発明は、基板から発生する電磁ノイズを抑制するプリント配線板に関するものである。
【０００２】
【従来の技術】
従来のプリント配線板について図面を参照しながら説明する。図４及び図５は、例えば特開平１０−１９０１６７号公報に示された従来のプリント配線板の構成を示す図である。
【０００３】
図４及び図５において、２２は電源層、２３はＧＮＤ層、２４はＧＮＤ層、２５はアナログ信号処理区域、２６はアナログ信号処理区域、２７はデジタル信号処理区域、２８はデジタル信号処理区域、２９は表面層、３０は裏面層、３２は配線層、３３は配線層である。
【０００４】
図４では、表面層２９において、デジタル信号処理区域２７とアナログ信号処理区域２５とを混在させないように配置し、裏面層３０に於いてもデジタル信号処理区域２７の下位置にアナログ信号処理区域２６が位置しないように、また、アナログ信号処理区域２５の下位置にデジタル信号処理区域２８が位置しないように配置する。さらに、内層に於いて、アナログ信号処理区域２５、２６と上下位置関係が対応する領域を全てＧＮＤ層２３、２４で接地する。またさらに、デジタル信号処理区域２７に隣接するエリアを面状の電源層２２としている。
【０００５】
図５では、図４に示した構造のプリント配線板を６層以上で構成する場合を示している。この場合、プリント配線板内部の電源層２２、ＧＮＤ層２３とＧＮＤ層２４との間にさらに配線層３２、３３が配置される。
【０００６】
以上により、デジタル信号処理区域とアナログ信号処理区域とを分離した基板において、基板の両表面のデジタル信号処理区域とアナログ信号処理区域が重ならないようにし、アナログ信号処理区域に関して、少なくとも部品実装面（表面および裏面）に隣接する内層部をＧＮＤ面としている。
【０００７】
これにより、内層の電源面からアナログ信号処理区域へのノイズ混入を防止している。また、デジタル信号処理区域からアナログ信号処理区域へのノイズ混入を防止している。
【０００８】
【発明が解決しようとする課題】
上述したような従来のプリント配線板では、内層の電源面やデジタル信号処理区域からアナログ信号処理区域へのノイズ混入を防止している。しかし、６層以上で構成した場合、ＧＮＤ層と電源層の間の層に信号線を配線することで、ＧＮＤ層と電源層による平行平板モードによる共振が発生し、放射ノイズが増加し、また、これらの信号線間に電磁結合が発生するという問題点があった。
【０００９】
また、基板の両表面のデジタル信号処理区域とアナログ信号処理区域が重ならないようにし、基板両面において、デジタル信号処理区域どうしとアナログ信号処理区域どうしがそれぞれ重なるようにしてあるので、基板の両表面のデジタル信号処理区域とアナログ信号処理区域が重なる構成を採れず実装上の制約となるという問題点があった。
【００１０】
この発明は、前述した問題点を解決するためになされたもので、デジタル信号処理区域とアナログ信号処理区域を備え、さらにこれらの両処理区域間にある回路同士を接続する信号線を備えたプリント配線板に於いて、ＧＮＤ層と電源層の間の層に信号線を配線することで、ＧＮＤ層と電源層による平行平板モードによる共振が発生することにより、放射ノイズの増加、これらの信号線間の電磁結合の発生を抑制することができるプリント配線板を得ることを目的とする。
【００１１】
また、この発明は、前述した問題点を解決するためになされたもので、基板の両表面のデジタル信号処理区域とアナログ信号処理区域が重なる構成を採ることができ、従来例に見られる実装上の制約をなくすことができるプリント配線板を得ることを目的とする。
【００１２】
【課題を解決するための手段】
この発明に係るプリント配線板は、デジタル信号とアナログ信号とを同一の基板で処理し、前記デジタル信号を処理するデジタル信号処理区域と前記アナログ信号を処理するアナログ信号処理区域とが分離された多層基板において、基板の内層一層分の全面に配置されたデジタル回路用ＧＮＤ層と、前記デジタル回路用ＧＮＤ層の一方の面に隣接し、アナログ信号処理区域の内層に配置されたアナログ回路用ＧＮＤ層と、前記デジタル回路用ＧＮＤ層の一方の面に隣接し、前記アナログ回路用ＧＮＤ層と同じ側にあり、デジタル信号処理区域の内層に配置されたデジタル回路用電源層と、前記アナログ回路用ＧＮＤ層及び前記デジタル回路用電源層の前記デジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の内層一層分に配置されたアナログ信号線の層と、前記デジタル回路用ＧＮＤ層の前記アナログ回路用ＧＮＤ層とは反対の面に隣接し、基板の内層一層分に配置された高速のデジタル信号線の層と、前記アナログ信号線の層の前記アナログ回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第１の部品実装・配線面と、前記高速のデジタル信号線の層の前記デジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第２の部品実装・配線面と、前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置された第１のアナログ回路と、前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置された第２のアナログ回路と、前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記デジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第１のデジタル回路と、前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記デジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第２のデジタル回路と、前記デジタル回路用ＧＮＤ層から見て基板外側の層にあり、前記第２の部品実装・配線面上の前記第２のデジタル回路から同一面上の前記第２のアナログ回路へ信号を伝送する信号線とを備えたものである。
【００１３】
また、この発明に係るプリント配線板は、前記デジタル回路用ＧＮＤ層とで前記アナログ回路用ＧＮＤ層の一部及び前記デジタル回路用電源層を挟み込むように配置された第２のデジタル回路用ＧＮＤ層をさらに備えたものである。
【００１４】
さらに、この発明に係るプリント配線板は、デジタル信号とアナログ信号とを同一の基板で処理し、前記デジタル信号を処理するデジタル信号処理区域と前記アナログ信号を処理するアナログ信号処理区域とが分離された多層基板において、基板の内層一層分の全面に配置された第１のデジタル回路用ＧＮＤ層と、前記第１のデジタル回路用ＧＮＤ層の一方の面に隣接し、アナログ信号処理区域の内層に配置されたアナログ回路用ＧＮＤ層と、前記第１のデジタル回路用ＧＮＤ層の一方の面に隣接し、前記アナログ回路用ＧＮＤ層と同じ側にあり、デジタル信号処理区域の内層に配置されたデジタル回路用電源層と、前記第１のデジタル回路用ＧＮＤ層とで前記アナログ回路用ＧＮＤ層の一部及び前記デジタル回路用電源層を挟み込むように配置された第２のデジタル回路用ＧＮＤ層と、前記第２のデジタル回路用ＧＮＤ層の前記アナログ回路用ＧＮＤ層及び前記デジタル回路用電源層とは反対の面に隣接し、基板の内層一層分に配置されたアナログ信号線の層と、前記第１のデジタル回路用ＧＮＤ層の前記アナログ回路用ＧＮＤ層とは反対の面に隣接し、基板の内層一層分に配置された高速のデジタル信号線の層と、前記アナログ信号線の層の前記第２のデジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第１の部品実装・配線面と、前記高速のデジタル信号線の層の前記第１のデジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第２の部品実装・配線面と、前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置されたアナログ回路と、前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置された第３のデジタル回路と、前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記第１及び第２のデジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第１のデジタル回路と、前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記第１及び第２のデジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第２のデジタル回路と、前記第１のデジタル回路用ＧＮＤ層から見て基板外側の一方の層から他方の層に配線され、一方の前記第２の部品実装・配線面上の前記第２のデジタル回路から他方の前記第１の部品実装・配線面上のアナログ回路へ信号を伝送する信号線とを備えたものである。
【００１５】
【発明の実施の形態】
実施の形態１．
この発明の実施の形態１に係るプリント配線板について図面を参照しながら説明する。図１は、この発明の実施の形態１に係るプリント配線板の断面構成を示す図である。なお、各図中、同一符号は同一又は相当部分を示す。
【００１６】
図１において、１はデジタル回路用のＧＮＤ面、２はアナログ回路用のＧＮＤ面、３はデジタル回路用の電源面、４は低速のデジタル信号線又はアナログ信号線の層、５は高速のデジタル信号線の層、６及び７は部品実装・配線面、８及び９はアナログ回路、１０及び１１はデジタル回路、１２は信号線である。
【００１７】
同図において、基板の内層にデジタル回路用のＧＮＤ面１と、アナログ回路用のＧＮＤ面２と、デジタル回路用の電源面３がある。また、基板の外側両面は部品実装・配線面６、７である。
【００１８】
デジタル回路１１とアナログ回路９間の信号線１２（デジタル回路１１からＤＡ変換回路への信号線）は、デジタル回路用のＧＮＤ面１の側に置く。これらのデジタル回路１１とアナログ回路９もこの面に置く。また、高速のデジタル信号線の層５は、このデジタル回路部のエリアに置く。
【００１９】
もう一方の面６において、アナログＧＮＤ面２の領域にアナログ回路８を置く。デジタルＧＮＤ面１の上はデジタル回路１０とする。
【００２０】
これにより、高速のデジタル信号線の層５と、デジタル回路１１とアナログ回路９間の信号線１２は、デジタルＧＮＤ面１の上に配線される。これらの信号線は、アナログ信号処理区域用とデジタル信号処理区域用のＧＮＤ面の継ぎ目上に配線されることがない。これによる放射ノイズの増加を抑制することができる。
【００２１】
さらに、デジタルＧＮＤ面１とデジタル電源層３の間に、またデジタルＧＮＤ面１とアナログＧＮＤ層２の間にデジタル信号線がないので、これによる共振がなく、放射ノイズの増加を抑制することができる。
【００２２】
また、アナログ回路８は、アナログＧＮＤ２上にあれば良く、必ずしもアナログ回路同士８、９が重なっている必要はない。これにより、実装上の制約を少なくしている。
【００２３】
この実施の形態１に係るプリント配線板は、デジタル信号とアナログ信号とを同一の基板で処理する多層基板において、デジタル信号を処理するデジタル信号処理区域とアナログ信号を処理するアナログ信号処理区域とが分離されており、基板の内層一層分の全面にデジタルＧＮＤ１（グランド）が配置され、アナログ信号処理区域の内層にはアナログＧＮＤ２が配置され、これらのＧＮＤは隣接した異なる層にあり、デジタル回路１１からアナログ回路９へ信号を伝送するための両回路間を接続する信号線１２を備え、これら信号線が、デジタルＧＮＤ層１から見て基板外側の層にある。
【００２４】
実施の形態２．
この発明の実施の形態２に係るプリント配線板について図面を参照しながら説明する。図２は、この発明の実施の形態２に係るプリント配線板の断面構成を示す図である。
【００２５】
図２において、１はデジタル回路用のＧＮＤ面、２はアナログ回路用のＧＮＤ面、３はデジタル回路用の電源面、４は低速のデジタル信号線又はアナログ信号線の層、５は高速のデジタル信号線の層、６及び７は部品実装・配線面、８及び９はアナログ回路、１０及び１１はデジタル回路、１２は信号線である。
【００２６】
また、同図において、１３はデジタル回路用のＧＮＤ面、１４は高速のデジタル信号線の層である。
【００２７】
この実施の形態２に係るプリント配線板は、図１に示した配線において、基板の内層にあるデジタル回路用のＧＮＤ面１と１３で、アナログ回路用のＧＮＤ面２とデジタル回路用の電源面３の層を挟み込む構造としている。
【００２８】
これにより、上記の実施の形態１に示した配線板に対して、デジタル回路１０を高速のデジタル回路とすることができ、高速のデジタル回路を配線板の両面に置くことができる。さらに、デジタル電源層３からの放射ノイズを電磁遮蔽することができる。
【００２９】
図２において、基板の両面に位置するデジタル回路同士、アナログ回路同士を重ねる必要はなく、実装上の自由度を高めている。デジタル回路用のＧＮＤ面１３のしめる割合を変えることで、部品実装・配線面６の側をデジタル回路の領域にすることができる。
【００３０】
この実施の形態２に係るプリント配線板は、デジタルＧＮＤ層１から、アナログＧＮＤ２のある層を隔てた次の層にもデジタルＧＮＤ層１３を持つ。
【００３１】
実施の形態３．
この発明の実施の形態３に係るプリント配線板について図面を参照しながら説明する。図３は、この発明の実施の形態３に係るプリント配線板の断面構成を示す図である。
【００３２】
図３において、１はデジタル回路用のＧＮＤ面、２はアナログ回路用のＧＮＤ面、３はデジタル回路用の電源面、４は低速のデジタル信号線又はアナログ信号線の層、５は高速のデジタル信号線の層、６及び７は部品実装・配線面、９はアナログ回路、１０及び１１はデジタル回路である。
【００３３】
また、同図において、１３はデジタル回路用のＧＮＤ面、１４は高速のデジタル信号線の層である。
【００３４】
さらに、同図において、１５はデジタル回路、１６は信号線である。
【００３５】
図３に示すように、この実施の形態３によれば、デジタル回路１１とアナログ回路９とを接続する信号線１６が、配線板の両面間を交差する場合、例えば、信号線１６によって接続されるデジタル回路１１とＤＡ変換回路が基板の対向面にある場合である。
【００３６】
この場合も、本信号線１６の下には必ずデジタルＧＮＤ１と１３があるため、信号線１６は、アナログ信号処理区域用のＧＮＤ面２とデジタル信号処理区域用のＧＮＤ面１、１３の継ぎ目上に配線されることがない。この不備による放射ノイズの増加を抑制することができる。
【００３７】
この実施の形態３に係るプリント配線板は、デジタル信号とアナログ信号とを同一の基板で処理する多層基板において、デジタル信号を処理するデジタル信号処理区域とアナログ信号を処理するアナログ信号処理区域とが分離されており、基板の内層一層分の全面にデジタルＧＮＤ１が配置され、アナログ信号処理区域の内層にはアナログＧＮＤ２が配置され、これらのＧＮＤは隣接した異なる層にあり、アナログＧＮＤ２のある層を隔てた次の層にもデジタルＧＮＤ層１３を持ち、デジタル回路１１からアナログ回路９へ信号を伝送するための両回路間を接続する信号線１６を備え、これら信号線が、デジタルＧＮＤ層１から見て基板外側の層から、もう一方の層に配線されている。
【００３８】
【発明の効果】
この発明に係るプリント配線板は、以上説明したとおり、デジタル信号とアナログ信号とを同一の基板で処理し、前記デジタル信号を処理するデジタル信号処理区域と前記アナログ信号を処理するアナログ信号処理区域とが分離された多層基板において、基板の内層一層分の全面に配置されたデジタル回路用ＧＮＤ層と、前記デジタル回路用ＧＮＤ層の一方の面に隣接し、アナログ信号処理区域の内層に配置されたアナログ回路用ＧＮＤ層と、前記デジタル回路用ＧＮＤ層の一方の面に隣接し、前記アナログ回路用ＧＮＤ層と同じ側にあり、デジタル信号処理区域の内層に配置されたデジタル回路用電源層と、前記アナログ回路用ＧＮＤ層及び前記デジタル回路用電源層の前記デジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の内層一層分に配置されたアナログ信号線の層と、前記デジタル回路用ＧＮＤ層の前記アナログ回路用ＧＮＤ層とは反対の面に隣接し、基板の内層一層分に配置された高速のデジタル信号線の層と、前記アナログ信号線の層の前記アナログ回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第１の部品実装・配線面と、前記高速のデジタル信号線の層の前記デジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第２の部品実装・配線面と、前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置された第１のアナログ回路と、前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置された第２のアナログ回路と、前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記デジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第１のデジタル回路と、前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記デジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第２のデジタル回路と、前記デジタル回路用ＧＮＤ層から見て基板外側の層にあり、前記第２の部品実装・配線面上の前記第２のデジタル回路から同一面上の前記第２のアナログ回路へ信号を伝送する信号線とを備えたので、平行平板モードによる共振の発生、放射ノイズ、信号線間の電磁結合の発生を抑制することができ、基板の両面のデジタル信号処理区域とアナログ信号処理区域が重なる構成を採ることができ、実装上の制約をなくすことができるという効果を奏する。
【００３９】
また、この発明に係るプリント配線板は、以上説明したとおり、前記デジタル回路用ＧＮＤ層とで前記アナログ回路用ＧＮＤ層の一部及び前記デジタル回路用電源層を挟み込むように配置された第２のデジタル回路用ＧＮＤ層をさらに備えたので、平行平板モードによる共振の発生、放射ノイズ、信号線間の電磁結合の発生を抑制することができ、基板の両面のデジタル信号処理区域とアナログ信号処理区域が重なる構成を採ることができ、実装上の制約をなくすことができるという効果を奏する。
【００４０】
さらに、この発明に係るプリント配線板は、以上説明したとおり、デジタル信号とアナログ信号とを同一の基板で処理し、前記デジタル信号を処理するデジタル信号処理区域と前記アナログ信号を処理するアナログ信号処理区域とが分離された多層基板において、基板の内層一層分の全面に配置された第１のデジタル回路用ＧＮＤ層と、前記第１のデジタル回路用ＧＮＤ層の一方の面に隣接し、アナログ信号処理区域の内層に配置されたアナログ回路用ＧＮＤ層と、前記第１のデジタル回路用ＧＮＤ層の一方の面に隣接し、前記アナログ回路用ＧＮＤ層と同じ側にあり、デジタル信号処理区域の内層に配置されたデジタル回路用電源層と、前記第１のデジタル回路用ＧＮＤ層とで前記アナログ回路用ＧＮＤ層の一部及び前記デジタル回路用電源層を挟み込むように配置された第２のデジタル回路用ＧＮＤ層と、前記第２のデジタル回路用ＧＮＤ層の前記アナログ回路用ＧＮＤ層及び前記デジタル回路用電源層とは反対の面に隣接し、基板の内層一層分に配置されたアナログ信号線の層と、前記第１のデジタル回路用ＧＮＤ層の前記アナログ回路用ＧＮＤ層とは反対の面に隣接し、基板の内層一層分に配置された高速のデジタル信号線の層と、前記アナログ信号線の層の前記第２のデジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第１の部品実装・配線面と、前記高速のデジタル信号線の層の前記第１のデジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第２の部品実装・配線面と、前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置されたアナログ回路と、前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置された第３のデジタル回路と、前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記第１及び第２のデジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第１のデジタル回路と、前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記第１及び第２のデジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第２のデジタル回路と、前記第１のデジタル回路用ＧＮＤ層から見て基板外側の一方の層から他方の層に配線され、一方の前記第２の部品実装・配線面上の前記第２のデジタル回路から他方の前記第１の部品実装・配線面上のアナログ回路へ信号を伝送する信号線とを備えたので、平行平板モードによる共振の発生、放射ノイズ、信号線間の電磁結合の発生を抑制することができ、基板の両面のデジタル信号処理区域とアナログ信号処理区域が重なる構成を採ることができ、実装上の制約をなくすことができるという効果を奏する。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に係るプリント配線板の断面構成を示す図である。
【図２】 この発明の実施の形態２に係るプリント配線板の断面構成を示す図である。
【図３】 この発明の実施の形態３に係るプリント配線板の断面構成を示す図である。
【図４】 従来のプリント配線板の断面構成を示す図である。
【図５】 従来の他のプリント配線板の断面構成を示す図である。
【符号の説明】
１ デジタル回路用のＧＮＤ面、２ アナログ回路用のＧＮＤ面、３ デジタル回路用の電源面、４ 低速のデジタル信号線又はアナログ信号線の層、５ 高速のデジタル信号線の層、６、７ 部品実装・配線面、８、９ アナログ回路、１０、１１ デジタル回路、１２ 信号線、１３ デジタル回路用のＧＮＤ面、１４ 高速のデジタル信号線の層、１５ デジタル回路、１６ 信号線。
Claims (3)
- デジタル信号とアナログ信号とを同一の基板で処理し、前記デジタル信号を処理するデジタル信号処理区域と前記アナログ信号を処理するアナログ信号処理区域とが分離された多層基板において、
基板の内層一層分の全面に配置されたデジタル回路用ＧＮＤ層と、
前記デジタル回路用ＧＮＤ層の一方の面に隣接し、アナログ信号処理区域の内層に配置されたアナログ回路用ＧＮＤ層と、
前記デジタル回路用ＧＮＤ層の一方の面に隣接し、前記アナログ回路用ＧＮＤ層と同じ側にあり、デジタル信号処理区域の内層に配置されたデジタル回路用電源層と、
前記アナログ回路用ＧＮＤ層及び前記デジタル回路用電源層の前記デジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の内層一層分に配置されたアナログ信号線の層と、
前記デジタル回路用ＧＮＤ層の前記アナログ回路用ＧＮＤ層とは反対の面に隣接し、基板の内層一層分に配置された高速のデジタル信号線の層と、
前記アナログ信号線の層の前記アナログ回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第１の部品実装・配線面と、
前記高速のデジタル信号線の層の前記デジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第２の部品実装・配線面と、
前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置された第１のアナログ回路と、
前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置された第２のアナログ回路と、
前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記デジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第１のデジタル回路と、
前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記デジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第２のデジタル回路と、
前記デジタル回路用ＧＮＤ層から見て基板外側の層にあり、前記第２の部品実装・配線面上の前記第２のデジタル回路から同一面上の前記第２のアナログ回路へ信号を伝送する信号線と
を備えたことを特徴とするプリント配線板。 - 前記デジタル回路用ＧＮＤ層とで前記アナログ回路用ＧＮＤ層の一部及び前記デジタル回路用電源層を挟み込むように配置された第２のデジタル回路用ＧＮＤ層
をさらに備えたことを特徴とする請求項１記載のプリント配線板。 - デジタル信号とアナログ信号とを同一の基板で処理し、前記デジタル信号を処理するデジタル信号処理区域と前記アナログ信号を処理するアナログ信号処理区域とが分離された多層基板において、
基板の内層一層分の全面に配置された第１のデジタル回路用ＧＮＤ層と、
前記第１のデジタル回路用ＧＮＤ層の一方の面に隣接し、アナログ信号処理区域の内層に配置されたアナログ回路用ＧＮＤ層と、
前記第１のデジタル回路用ＧＮＤ層の一方の面に隣接し、前記アナログ回路用ＧＮＤ層と同じ側にあり、デジタル信号処理区域の内層に配置されたデジタル回路用電源層と、
前記第１のデジタル回路用ＧＮＤ層とで前記アナログ回路用ＧＮＤ層の一部及び前記デジタル回路用電源層を挟み込むように配置された第２のデジタル回路用ＧＮＤ層と、
前記第２のデジタル回路用ＧＮＤ層の前記アナログ回路用ＧＮＤ層及び前記デジタル回路用電源層とは反対の面に隣接し、基板の内層一層分に配置されたアナログ信号線の層と、
前記第１のデジタル回路用ＧＮＤ層の前記アナログ回路用ＧＮＤ層とは反対の面に隣接し、基板の内層一層分に配置された高速のデジタル信号線の層と、
前記アナログ信号線の層の前記第２のデジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第１の部品実装・配線面と、
前記高速のデジタル信号線の層の前記第１のデジタル回路用ＧＮＤ層とは反対の面に隣接し、基板の外側一層分に配置された第２の部品実装・配線面と、
前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置されたアナログ回路と、
前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記アナログ回路用ＧＮＤ層の上に配置された第３のデジタル回路と、
前記第１の部品実装・配線面の前記アナログ信号線の層とは反対の面に隣接し、前記第１及び第２のデジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第１のデジタル回路と、
前記第２の部品実装・配線面の前記高速のデジタル信号線の層とは反対の面に隣接し、前記第１及び第２のデジタル回路用ＧＮＤ層の上、かつデジタル信号処理区域に配置された第２のデジタル回路と、
前記第１のデジタル回路用ＧＮＤ層から見て基板外側の一方の層から他方の層に配線され、一方の前記第２の部品実装・配線面上の前記第２のデジタル回路から他方の前記第１の部品実装・配線面上のアナログ回路へ信号を伝送する信号線と
を備えたことを特徴とするプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16392699A JP3895501B2 (ja) | 1999-06-10 | 1999-06-10 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16392699A JP3895501B2 (ja) | 1999-06-10 | 1999-06-10 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000353895A JP2000353895A (ja) | 2000-12-19 |
| JP3895501B2 true JP3895501B2 (ja) | 2007-03-22 |
Family
ID=15783459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16392699A Expired - Lifetime JP3895501B2 (ja) | 1999-06-10 | 1999-06-10 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3895501B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030049919A (ko) * | 2001-12-17 | 2003-06-25 | 엘지전자 주식회사 | 전자파발생 방지회로 |
| US8035980B2 (en) * | 2004-09-15 | 2011-10-11 | Yu-Chiang Cheng | Circuit structure and circuit substance for modifying characteristic impedance using different reference planes |
| JP3949695B2 (ja) | 2005-09-26 | 2007-07-25 | シャープ株式会社 | 受信装置 |
| WO2009119077A1 (ja) * | 2008-03-24 | 2009-10-01 | パナソニック株式会社 | 電子回路基板、およびこれを用いた電力線通信装置 |
| JP2010135374A (ja) * | 2008-12-02 | 2010-06-17 | Sanyo Electric Co Ltd | 多層プリント配線基板 |
| JP5126286B2 (ja) * | 2010-05-20 | 2013-01-23 | 株式会社村田製作所 | 積層型高周波モジュール |
-
1999
- 1999-06-10 JP JP16392699A patent/JP3895501B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000353895A (ja) | 2000-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7199308B2 (en) | Multi-layered printed wiring board | |
| JP3669219B2 (ja) | 多層プリント配線板 | |
| JP2000183541A5 (ja) | ||
| JP3895501B2 (ja) | プリント配線板 | |
| JP4049885B2 (ja) | プリント配線基板 | |
| US5714718A (en) | Laminate wiring board | |
| KR20210067998A (ko) | 모듈 | |
| JP3773643B2 (ja) | 電気回路装置 | |
| JP4260243B2 (ja) | 積層構造のプリント配線板 | |
| JPH0936616A (ja) | マイクロ波回路装置 | |
| JPH0227836B2 (ja) | ||
| JP2001189539A (ja) | プリント基板及びその電気部品実装方法 | |
| JP2003163267A (ja) | 半導体装置 | |
| JPH0864987A (ja) | プリント基板のシールド装置 | |
| JPH04142795A (ja) | 多層配線基板 | |
| JPH08125381A (ja) | 高周波回路装置 | |
| JP3752290B2 (ja) | 高周波パッケージ | |
| JPS63300542A (ja) | 半導体集積回路装置 | |
| JPH0548273A (ja) | 多層プリント配線板 | |
| JPS6354745A (ja) | 半導体集積回路 | |
| JPS6320157Y2 (ja) | ||
| JPH08115998A (ja) | 多層式プリント基板 | |
| JP2002185151A (ja) | 多層プリント配線板 | |
| JPH04336494A (ja) | 積層プリント回路基板 | |
| JPH07240584A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060324 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060622 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060627 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20061020 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3895501 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |