JPH04336494A - 積層プリント回路基板 - Google Patents
積層プリント回路基板Info
- Publication number
- JPH04336494A JPH04336494A JP13848891A JP13848891A JPH04336494A JP H04336494 A JPH04336494 A JP H04336494A JP 13848891 A JP13848891 A JP 13848891A JP 13848891 A JP13848891 A JP 13848891A JP H04336494 A JPH04336494 A JP H04336494A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- laminated
- circuit board
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims abstract 8
- 238000010030 laminating Methods 0.000 claims abstract 2
- 239000002344 surface layer Substances 0.000 claims abstract 2
- 238000012216 screening Methods 0.000 abstract 2
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は積層プリント回路基板
(Printed Circuit Board、以下
、PCBとする)に関し、特にそのクロストークの低減
を図ったものに関するものである。
(Printed Circuit Board、以下
、PCBとする)に関し、特にそのクロストークの低減
を図ったものに関するものである。
【0002】
【従来の技術】図2は従来の6層PCBの断面構成図で
ある。図中、1,6は外層の配線パターンで、2は該外
層の配線パターン1と内層の配線パターン3とを遮蔽す
るために接地電位とされたGND遮蔽層であり、また5
は上記外層の配線パターン6と内層の配線パターン4と
を遮蔽するために電源電位(VCC)とされた電源遮蔽
層である。また上記各配線層間には絶縁物質が介在して
いる。
ある。図中、1,6は外層の配線パターンで、2は該外
層の配線パターン1と内層の配線パターン3とを遮蔽す
るために接地電位とされたGND遮蔽層であり、また5
は上記外層の配線パターン6と内層の配線パターン4と
を遮蔽するために電源電位(VCC)とされた電源遮蔽
層である。また上記各配線層間には絶縁物質が介在して
いる。
【0003】次に作用について説明する。内装の配線パ
ターン3及び4へ信号が入力してくると、配線パターン
3と外装の配線パターン1とはGND遮蔽層2で遮蔽さ
れて、また内層の配線パターン4と外層の配線パターン
6とは電源遮蔽層5で遮蔽されて、これら層間には結合
容量や結合インダクタンスが生じることがないようにな
っている。
ターン3及び4へ信号が入力してくると、配線パターン
3と外装の配線パターン1とはGND遮蔽層2で遮蔽さ
れて、また内層の配線パターン4と外層の配線パターン
6とは電源遮蔽層5で遮蔽されて、これら層間には結合
容量や結合インダクタンスが生じることがないようにな
っている。
【0004】しかしながら内装の配線パターン3及び4
間には、遮蔽層2,5が存在せず層間距離が短いために
結合容量,結合インダクタンスが大きく、大きなクロス
トークが発生する。
間には、遮蔽層2,5が存在せず層間距離が短いために
結合容量,結合インダクタンスが大きく、大きなクロス
トークが発生する。
【0005】
【発明が解決しようとする課題】従来の積層プリント回
路基板は以上のように構成されており、例えば6層PC
Bでは、第3層及び第4層間には遮蔽層がなく層間距離
が短いために、結合容量,結合インダクタンスが大きく
なってしまい、大きなクロストークを発生して信号ノイ
ズとなるという問題点があった。
路基板は以上のように構成されており、例えば6層PC
Bでは、第3層及び第4層間には遮蔽層がなく層間距離
が短いために、結合容量,結合インダクタンスが大きく
なってしまい、大きなクロストークを発生して信号ノイ
ズとなるという問題点があった。
【0006】この発明は上記のような問題点を解消する
ためになされたもので、積層された基板間全てにおいて
クロストークを低減することができる積層プリント回路
基板を得ることを目的とする。
ためになされたもので、積層された基板間全てにおいて
クロストークを低減することができる積層プリント回路
基板を得ることを目的とする。
【0007】
【課題を解決するための手段】この発明に係る積層PC
Bは、積層されたプリント回路基板の1層おきの基板を
、該基板に隣接する基板間を電気的に遮蔽する遮蔽層と
して用いたものである。
Bは、積層されたプリント回路基板の1層おきの基板を
、該基板に隣接する基板間を電気的に遮蔽する遮蔽層と
して用いたものである。
【0008】
【作用】この発明においては、各配線層間全てにVCC
あるいはGNDの遮蔽層を設けたから、全ての配線層間
の結合容量,結合インダクタンスを小さくすることがで
きる。
あるいはGNDの遮蔽層を設けたから、全ての配線層間
の結合容量,結合インダクタンスを小さくすることがで
きる。
【0009】
【実施例】図1はこの発明の一実施例による積層PCB
の断面構成図を示す。図1において図2と同一符号は同
一または相当部分を示し、7は内層配線3,4間に設け
られたVCCあるいはGNDの遮蔽層である。
の断面構成図を示す。図1において図2と同一符号は同
一または相当部分を示し、7は内層配線3,4間に設け
られたVCCあるいはGNDの遮蔽層である。
【0010】次に作用効果について説明する。本実施例
においては、内層配線3,4間にVCCあるいはGND
の遮蔽層7を設けることにより、外層配線1と内層配線
3間,内層配線3と内層配線4間,内層配線4と外層配
線6間の全ての層間に遮蔽層2,7,5がそれぞれ介在
し、各層間距離は等しくなり、かつ従来遮蔽層が設けら
れていなかった配線層3,4間に発生していた結合容量
,結合インダクタンスが抑えられ、従って上記全ての配
線層間においてクロストークによる信号間ノイズが低減
されることとなる。
においては、内層配線3,4間にVCCあるいはGND
の遮蔽層7を設けることにより、外層配線1と内層配線
3間,内層配線3と内層配線4間,内層配線4と外層配
線6間の全ての層間に遮蔽層2,7,5がそれぞれ介在
し、各層間距離は等しくなり、かつ従来遮蔽層が設けら
れていなかった配線層3,4間に発生していた結合容量
,結合インダクタンスが抑えられ、従って上記全ての配
線層間においてクロストークによる信号間ノイズが低減
されることとなる。
【0011】なお上記実施例では6層PCBについて説
明したが、積層される基板数はこれに限られるものでな
いことは言うまでもない。
明したが、積層される基板数はこれに限られるものでな
いことは言うまでもない。
【0012】
【発明の効果】以上のようにこの発明に係る積層プリン
ト回路基板によれば、積層されたプリント回路基板の1
層おきの基板を、該基板に隣接する基板間を電気的に遮
蔽する遮蔽層として用いるようにしたので、全ての配線
層間に遮蔽層として働く基板が存在し、隣接する基板間
のクロストークが低減され、その結果ノイズによる誤動
作を抑えることができるという効果がある。
ト回路基板によれば、積層されたプリント回路基板の1
層おきの基板を、該基板に隣接する基板間を電気的に遮
蔽する遮蔽層として用いるようにしたので、全ての配線
層間に遮蔽層として働く基板が存在し、隣接する基板間
のクロストークが低減され、その結果ノイズによる誤動
作を抑えることができるという効果がある。
【図1】この発明の一実施例による積層PCBの断面構
成図。
成図。
【図2】従来の積層PCBの断面構成図。
1 外層配線
2 GND遮蔽層
3 内層配線
4 内層配線
5 VCC遮蔽層
6 外層配線
7 GND(VCC)遮蔽層
Claims (1)
- 【請求項1】 共通基板の少なくとも表面または表面
層に印刷された配線パターンを有するプリント回路基板
を複数積層してなる積層プリント回路基板において、上
記積層されたプリント回路基板の1層おきの基板は、該
基板に隣接する基板間を電気的に遮蔽する遮蔽層として
作用するものであることを特徴とする積層プリント回路
基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13848891A JPH04336494A (ja) | 1991-05-13 | 1991-05-13 | 積層プリント回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13848891A JPH04336494A (ja) | 1991-05-13 | 1991-05-13 | 積層プリント回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04336494A true JPH04336494A (ja) | 1992-11-24 |
Family
ID=15223274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13848891A Pending JPH04336494A (ja) | 1991-05-13 | 1991-05-13 | 積層プリント回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04336494A (ja) |
-
1991
- 1991-05-13 JP JP13848891A patent/JPH04336494A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5010641A (en) | Method of making multilayer printed circuit board | |
JP3265669B2 (ja) | プリント基板 | |
WO2021249345A1 (zh) | 柔性线路板及显示装置 | |
KR960028736A (ko) | 프린트 기판 | |
US4973799A (en) | Printed circuit board for use with an image forming apparatus | |
US5220135A (en) | Printed wiring board having shielding layer | |
JP2000200949A (ja) | プリント回路板の多層モジュ―ル構造 | |
JP3328399B2 (ja) | 積層コンデンサアレイ | |
US5416667A (en) | Printed wiring board having an electromagnetic wave shielding layer | |
JPH11220263A (ja) | プリント配線板 | |
JP2000269612A (ja) | 両面フレキシブルプリント配線板 | |
JPH1168313A (ja) | プリント配線基板 | |
JPH04336494A (ja) | 積層プリント回路基板 | |
JP2000183533A (ja) | 低emi多層回路基板及び電気・電子機器 | |
JPH0342896A (ja) | 多層プリント基板 | |
JP2846803B2 (ja) | 多層配線基板 | |
US20030123238A1 (en) | Enhanced PCB and stacked substrate structure | |
JPH04261097A (ja) | 多層プリント基板 | |
JP2000164999A (ja) | 印刷回路基板 | |
JP2007158243A (ja) | 多層プリント回路基板 | |
CN212573076U (zh) | 一种印制电路板 | |
JP2681425B2 (ja) | 半導体集積回路装置 | |
JPS6332998A (ja) | 多層印刷配線基板 | |
JPS61161797A (ja) | 多層プリント板 | |
JP2000286512A (ja) | プリント基板 |