JPS6320157Y2 - - Google Patents

Info

Publication number
JPS6320157Y2
JPS6320157Y2 JP1981078623U JP7862381U JPS6320157Y2 JP S6320157 Y2 JPS6320157 Y2 JP S6320157Y2 JP 1981078623 U JP1981078623 U JP 1981078623U JP 7862381 U JP7862381 U JP 7862381U JP S6320157 Y2 JPS6320157 Y2 JP S6320157Y2
Authority
JP
Japan
Prior art keywords
conductor
shielding
printed
board
lead wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981078623U
Other languages
English (en)
Other versions
JPS57191094U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1981078623U priority Critical patent/JPS6320157Y2/ja
Publication of JPS57191094U publication Critical patent/JPS57191094U/ja
Application granted granted Critical
Publication of JPS6320157Y2 publication Critical patent/JPS6320157Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Multi-Conductor Connections (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【考案の詳細な説明】 本考案はプリント板への電子部品実装、特にシ
ールド用導体箱を用いて外部回路との雑音遮蔽を
おこなうシールド部品の実装構造に関す。
従来、プリント板における部品実装に当り特に
雑音をきらう例えば低レベル信号処理回路、ある
いは光入力変換のセンサ回路等の部品実装面では
関係の電子部品をシールドするが、かかるさい一
般的には第1図並びに第2図の手段がよく使用さ
れている。
即ち、第1図はシールド層を設けた適宜数積層
のプリント板1に実装された要シールド電子部品
2,3,及び4のそれぞれを導体箱5で被いして
シールド効果を得る最も一般的な手法である。し
かし要シールド部品のリード線をプリント板のリ
ード線孔を通して接続する場合には、図示6の部
品リード線とプリント板回路7側とのデイツプ半
田付け部が外面に露出しこの分だけシールド効果
が弱まる。このためプリント板の配線回路7側の
面にも図示点線位置に導体箱8を設け前記の箱5
と併用して行なうこともある。更に又、第2図に
あるシールド電子部品を分離しいわゆるモージユ
ル化構成とすることも行なわれる。図の9は前記
導体箱に比し完全シールドを意図する箱である。
しかしながら前記導体箱9によるシールド法は
箱収納のプリント板10とこれに実装の電子部品
2,3及び4等の組立を、主基板1と別個に行な
わねばならず、及び又接続11を要する等シール
ド効果はよいが製造コストが高い。他方、第1図
における導体箱5と8との併用は配線回路側7の
導体パターンを短絡させないための配慮が必要
で、さらに導体箱を二つ必要とするのでコストア
ツプとなる。
本考案の目的は前記の問題点を解決するためな
されたもで、その具体化に当り複数積層のプリン
ト板の少くとも一層をシグナルグランドに割り当
てると共に前記プリント板に実装した要シールド
部品を被う導体箱とを見える前記部品の実装にお
いて、導体箱内要シールド電子部品のリード線の
うち、抵レベル信号伝送部分は絶縁型中継端子を
介して接続された回路構成としたことである。
以下、本考案シールド部品の実装構造を示す一
実施例について第3図並びに第4図に従がい説明
する。各図共に前記従来の構成説明に引用したと
同一番号は同等構成機能部をなす。しかし通称、
多層プリント枚と呼ばれる複数積層のプリント板
1の導体層数は、二層以上であればよく従つて表
裏導体回路形成用の両面プリント板であればよ
く、しかもその片面全部をシグナルグランドに充
当しうるものであれば何も実施例に限定されるも
のではない。
第3図は実装構造の側断面図を示すもので、電
子部品2,3,4のそれぞれは雑音に弱い要シー
ルド部品、これらは導体箱5に収められる。そし
て、前記部品実装図(図のプリント板1の上方
面、図示20参照)で特に高いシールド効果を必
要とする要シールド部品のリード線、例えばフオ
トダイオードの出力リード線は絶縁型中継端子1
2を介して例えばセンスアンプの入力リード線と
接続される。
第4図は該端子12が部品実装面20でシール
ド部品のリード接続を司さどる本考案要部を明示
する断面図である。
中継端子12は導体13あるいは13′,及び
導体14等特に上方側と下方側端子間が電気的に
絶縁されていればその形状及び絶縁ブロツク15
埋込みの端子数等は例図に限定されない。上方側
端子の13等は導体箱内前記部品の回路接続用、
他方の下方側端子14は積層プリント板の接地用
導体層20(シグナルグランド層)と接続するか
または中継端子体の機械的な固定用として機能さ
せる。
この様な絶縁型中継端子12を用いて部品実装
をすれば、部品リード線16,17が前記プリン
ト配線回路7側へ導出されず、第1図の従来例で
問題となる他の配線パターンからの誘導結合が軽
微に抑えられる。また、前記導体箱5の下方開口
面は前記プリント板1で割り当てられたシグナル
グランド層、例えば最上層の導体層20と導体箱
5とを接続することにより十分な効果が得られ
る。
そして、第3図の部品リード線18,19等は
部品2,3等の出力端子や電源端子で、伝達信号
が高・中レベルで雑音シールドを要しないため従
来と同様に配線回路7を用いて相互配線がなさ
れ、一括半田デイツプ接続で製造することができ
る。
以上説明した本考案になるシールド部品の実装
構造によれば、従来構成図の第2図同等のシール
ド効果が極めて簡易な中継端子の採用により実現
され、又特別なシールド化したモジユール回路構
成をとる必要もない。このため、従来一般の製造
工程を若干拡張するのみで部品実装がされ、かつ
又絶縁型中継端子と言えども安価に入手されるた
め製造コストが低廉なシールド部品の実装構造で
ある。
【図面の簡単な説明】
第1図と第2図は従来のシールド部品の実装構
造を示す側面図、第3図と第4図は本考案の一実
施例を示す側断面図である。 図中、1と10はプリント板、2と3と4は要
シールド電子部品、5と8と9は何れも導体箱、
12は絶縁型中継端子、13と13′と14は1
2の導体(端子)、20はプリント板1のシグナ
ルグランドである。

Claims (1)

  1. 【実用新案登録請求の範囲】 シグナルグランド層と、最下面に配線層と、リ
    ード線孔とを有するプリント板と、 前記プリント板上に搭載され、そのリード線の
    相互接続および外部接続とにより所望の回路機能
    を得る要シールド電子部品と、 前記電子部品を覆つて前記プリント板上に搭載
    される導体箱と、 前記リード線のうち、特に厳密なシールドを要
    する相互接続を構成するリード線同志を前記プリ
    ント板に搭載された絶縁型中継端子を介して前記
    プリント板の上側で接続し、その他のリード線は
    前記リード線孔を介して前記配線層により相互接
    続または外部接続してなることを特徴とするシー
    ルド部品の実装構造。
JP1981078623U 1981-05-29 1981-05-29 Expired JPS6320157Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1981078623U JPS6320157Y2 (ja) 1981-05-29 1981-05-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1981078623U JPS6320157Y2 (ja) 1981-05-29 1981-05-29

Publications (2)

Publication Number Publication Date
JPS57191094U JPS57191094U (ja) 1982-12-03
JPS6320157Y2 true JPS6320157Y2 (ja) 1988-06-03

Family

ID=29874246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1981078623U Expired JPS6320157Y2 (ja) 1981-05-29 1981-05-29

Country Status (1)

Country Link
JP (1) JPS6320157Y2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6121880Y2 (ja) * 1979-01-30 1986-07-01
JPS55175268U (ja) * 1979-05-31 1980-12-16

Also Published As

Publication number Publication date
JPS57191094U (ja) 1982-12-03

Similar Documents

Publication Publication Date Title
US5712767A (en) Circuit elements mounting
JPH0447998B2 (ja)
US4931908A (en) Housing for an electronic circuit
JPS6320157Y2 (ja)
EP0204004B1 (en) Wiring structure of a terminal circuit
JPH07263621A (ja) 半導体装置
JP3082579B2 (ja) シールドケース
JP2793824B2 (ja) 電子回路基板
US5880938A (en) Circuit board with screening arrangement against electromagnetic interference
JPH1197820A (ja) 電磁シールド用導体パターンが形成された回路基板
JP2785502B2 (ja) プリント基板
JP2886613B2 (ja) 表面実装用多層プリント配線板
JPH0462801A (ja) チップ型電子部品
JPH0351953Y2 (ja)
US20030234403A1 (en) Optical package structure
JPH0553269U (ja) 高周波シールド構造を有する多層配線基板
JPS6214717Y2 (ja)
JPS5855767Y2 (ja) バックパネルへのプリント板実装構造
JPS6334316Y2 (ja)
JPH05259376A (ja) 半導体装置
JPH0429585Y2 (ja)
JPS6077499A (ja) 高周波装置の配線構造
JPS5855812Y2 (ja) 配線板装着用筐体
JPS58182811A (ja) コンデンサ取付構造
JPH03155653A (ja) 半導体集積回路配線構造