JPH07240584A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPH07240584A JPH07240584A JP5272994A JP5272994A JPH07240584A JP H07240584 A JPH07240584 A JP H07240584A JP 5272994 A JP5272994 A JP 5272994A JP 5272994 A JP5272994 A JP 5272994A JP H07240584 A JPH07240584 A JP H07240584A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power supply
- ground
- guard
- supply layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 各電子機器に用いられる多層配線基板におい
て、大きなノイズ発生の原因となるクロックラインやバ
スライン等に近接配置されてノイズ信号を電源層やグラ
ンド層に逃がす役割を果たすガードパターンの効果を高
めることができる構成を備えた多層配線基板を提供す
る。 【構成】 第１層内に形成された発生ノイズが大きい配
線パターン１と、配線パターンと同じ層内において該配
線パターンを両側から包囲するように近接配置された少
なくとも２本のガードパターン２と、絶縁層５を介して
該第１層の下側に位置する第２層内に形成された電源層
等を有する多層配線基板において、ガードパターンは電
源層等のみに対向しており、各ガードパターンによって
包囲される領域に対向する電源層等の輪郭を形成する非
連続状の非導電ラインと、被包囲電源領域３ａ各ガード
パターンと接続するスルーホールとを備え、非導通ライ
ンによって包囲された電源層等は、該非導通ラインの外
側の電源層等とは一か所以上で電気的に接続されてい
る。
て、大きなノイズ発生の原因となるクロックラインやバ
スライン等に近接配置されてノイズ信号を電源層やグラ
ンド層に逃がす役割を果たすガードパターンの効果を高
めることができる構成を備えた多層配線基板を提供す
る。 【構成】 第１層内に形成された発生ノイズが大きい配
線パターン１と、配線パターンと同じ層内において該配
線パターンを両側から包囲するように近接配置された少
なくとも２本のガードパターン２と、絶縁層５を介して
該第１層の下側に位置する第２層内に形成された電源層
等を有する多層配線基板において、ガードパターンは電
源層等のみに対向しており、各ガードパターンによって
包囲される領域に対向する電源層等の輪郭を形成する非
連続状の非導電ラインと、被包囲電源領域３ａ各ガード
パターンと接続するスルーホールとを備え、非導通ライ
ンによって包囲された電源層等は、該非導通ラインの外
側の電源層等とは一か所以上で電気的に接続されてい
る。
Description
【０００１】
【産業上の利用分野】本発明は各電子機器に用いられる
多層配線基板において、大きなノイズ発生の原因となる
クロックラインやバスライン等に近接配置されてノイズ
信号を電源層やグランド層に逃がす役割を果たすガード
パターンの効果を高めることができる構成を備えた多層
配線基板に関するものである。
多層配線基板において、大きなノイズ発生の原因となる
クロックラインやバスライン等に近接配置されてノイズ
信号を電源層やグランド層に逃がす役割を果たすガード
パターンの効果を高めることができる構成を備えた多層
配線基板に関するものである。
【０００２】
【従来の技術】ＯＡ機器、通信機器、その他の各種電子
機器の多くは、デジタル回路を利用することによって各
種性能を高めている。また性能を更に高める為には、デ
ジタル回路の処理スピードの向上が求められ、処理スピ
ードの向上に伴って電子機器から放射される電磁波が増
強され、該電磁波は周囲の無線機器の動作を妨害した
り、他の電子機器の異常動作を招く原因となっている。
また、当該電子機器内においても、使用しているデジタ
ル回路を構成する配線回路基板上の配線パターン内でク
ロストークに起因したノイズが発生し、このノイズによ
ってデジタル回路の誤動作を招き、これが電子機器の異
常な動作の原因となっている。
機器の多くは、デジタル回路を利用することによって各
種性能を高めている。また性能を更に高める為には、デ
ジタル回路の処理スピードの向上が求められ、処理スピ
ードの向上に伴って電子機器から放射される電磁波が増
強され、該電磁波は周囲の無線機器の動作を妨害した
り、他の電子機器の異常動作を招く原因となっている。
また、当該電子機器内においても、使用しているデジタ
ル回路を構成する配線回路基板上の配線パターン内でク
ロストークに起因したノイズが発生し、このノイズによ
ってデジタル回路の誤動作を招き、これが電子機器の異
常な動作の原因となっている。
【０００３】このようなところから、電子機器から放射
される電磁波や配線回路基板上でのクロストークを抑制
するために、電子機器内に搭載される多層配線基板にお
いて、クロックラインやバスライン等、配線基板上で他
のパターンにクロストークを引き起こし易い配線パター
ンや、電磁波の放射の大きい配線パターンの周囲に、電
源層又はグランド層に接続されたガードパターンを配置
するという構成が採用されている（特開平４−２３４９
０号公報）。
される電磁波や配線回路基板上でのクロストークを抑制
するために、電子機器内に搭載される多層配線基板にお
いて、クロックラインやバスライン等、配線基板上で他
のパターンにクロストークを引き起こし易い配線パター
ンや、電磁波の放射の大きい配線パターンの周囲に、電
源層又はグランド層に接続されたガードパターンを配置
するという構成が採用されている（特開平４−２３４９
０号公報）。
【０００４】しかし、最近の電子機器の処理スピードの
向上と共に、配線基板上に実装されて動作している電子
部品は、動作に際してスパイク状の波形のノイズを電源
層及びグランド層に流す為、これらの電源層、グランド
層には多くのノイズが存在することとなり、これらのノ
イズが電源層等に接続されたガードパターンに流れ込む
こととなる。その結果、ガードパターンに電源層等から
の他のノイズが乗ることとなり、ガードパターンの効果
を低減させるばかりでなく、ノイズを増大させる事態も
生じるに至っている。
向上と共に、配線基板上に実装されて動作している電子
部品は、動作に際してスパイク状の波形のノイズを電源
層及びグランド層に流す為、これらの電源層、グランド
層には多くのノイズが存在することとなり、これらのノ
イズが電源層等に接続されたガードパターンに流れ込む
こととなる。その結果、ガードパターンに電源層等から
の他のノイズが乗ることとなり、ガードパターンの効果
を低減させるばかりでなく、ノイズを増大させる事態も
生じるに至っている。
【０００５】
【発明の目的】本発明は上記に鑑みてなされたものであ
り、各電子機器に用いられる多層配線基板において、大
きなノイズ発生の原因となるクロックラインやバスライ
ン等に近接配置されてノイズ信号を電源層やグランド層
に逃がす役割を果たすガードパターンの効果を高めるこ
とができる構成を備えた多層配線基板を提供することを
目的としている。具体的には、さほど構成を複雑化する
ことなく、しかも電源層、グランド層に存在するスパイ
ク状の波形のノイズをガードパターンに載せることを効
果的に防止して、その結果、ノイズの大きい配線パター
ンのノイズを効果的に除去することができる多層配線基
板を提供することを目的としている。
り、各電子機器に用いられる多層配線基板において、大
きなノイズ発生の原因となるクロックラインやバスライ
ン等に近接配置されてノイズ信号を電源層やグランド層
に逃がす役割を果たすガードパターンの効果を高めるこ
とができる構成を備えた多層配線基板を提供することを
目的としている。具体的には、さほど構成を複雑化する
ことなく、しかも電源層、グランド層に存在するスパイ
ク状の波形のノイズをガードパターンに載せることを効
果的に防止して、その結果、ノイズの大きい配線パター
ンのノイズを効果的に除去することができる多層配線基
板を提供することを目的としている。
【０００６】
【発明の構成】上記目的を達成するため、本発明は、第
１層内に形成された発生ノイズが大きい配線パターン
と、該配線パターンと同じ層内において該配線パターン
を両側から包囲するように近接配置された少なくとも２
本のガードパターンと、絶縁層を介して該第１層の下側
に位置する第２層内に形成された電源層又はグランド層
を有する多層配線基板において、上記ガードパターンは
上記第２層内に形成された上記電源層又はグランド層の
みに対向しており、上記各ガードパターン及び各ガード
パターンによって包囲される領域に対向する第２層内の
電源層又はグランド層の輪郭を形成する非連続状の非導
電ラインと、該非導電ラインによって包囲された第２層
内の電源層又はグランド層を上記各ガードパターンと接
続するスルーホールとを備え、上記非導通ラインによっ
て包囲された電源層又はグランド層は、該非導通ライン
の外側の電源層又はグランド層とは一か所以上で電気的
に接続されていること、第１層内に形成された発生ノイ
ズが大きい配線パターンと、該配線パターンと同じ層内
において該配線パターンを両側から包囲するように近接
配置された少なくとも２本のガードパターンと、絶縁層
を介して該第１層の下側に位置する第２層内に形成され
た電源層又はグランド層と、絶縁層を介して該第１層の
上側に位置する第４層内に形成された電源層又はグラン
ド層と、を有する多層配線基板において、上記ガードパ
ターンは上記第２層及び第４層内に夫々形成された上記
電源層又はグランド層のみに対向しており、上記各ガー
ドパターン及び各ガードパターンによって包囲される領
域に対向する第２層及び第４層内の電源層又はグランド
層の輪郭を形成する非連続状の非導電ラインと、該非導
電ラインによって包囲された第２層及び第４層内の電源
層又はグランド層を上記各ガードパターンと接続するス
ルーホールとを備え、上記非導通ラインによって包囲さ
れた電源層又はグランド層は、該非導通ラインの外側の
電源層又はグランド層とは一か所以上で電気的に接続さ
れていること、第１層内に形成された発生ノイズが大き
い配線パターンと、該配線パターンと同じ層内において
該配線パターンを両側から包囲するように近接配置され
た少なくとも２本のガードパターンと、絶縁層を介して
該第１層の下側に位置する第２層内に形成された電源層
又はグランド層と、絶縁層を介して該第１層の上側に位
置する第５層内に形成された電源層又はグランド層と、
を有する多層配線基板において、上記ガードパターンは
上記第２層及び第５層内に夫々形成された上記電源層又
はグランド層のみに対向しており、上記各ガードパター
ン及び各ガードパターンによって包囲される領域に対向
する第２層及び第５層内の電源層又はグランド層の輪郭
を形成する非連続状の非導電ラインと、該非導電ライン
によって包囲された第２層内の電源層又はグランド層を
上記各ガードパターンと接続するスルーホールとを備
え、上記非導通ラインによって包囲された電源層又はグ
ランド層は、該非導通ラインの外側の電源層又はグラン
ド層とは一か所以上で電気的に接続されていることを特
徴とする。
１層内に形成された発生ノイズが大きい配線パターン
と、該配線パターンと同じ層内において該配線パターン
を両側から包囲するように近接配置された少なくとも２
本のガードパターンと、絶縁層を介して該第１層の下側
に位置する第２層内に形成された電源層又はグランド層
を有する多層配線基板において、上記ガードパターンは
上記第２層内に形成された上記電源層又はグランド層の
みに対向しており、上記各ガードパターン及び各ガード
パターンによって包囲される領域に対向する第２層内の
電源層又はグランド層の輪郭を形成する非連続状の非導
電ラインと、該非導電ラインによって包囲された第２層
内の電源層又はグランド層を上記各ガードパターンと接
続するスルーホールとを備え、上記非導通ラインによっ
て包囲された電源層又はグランド層は、該非導通ライン
の外側の電源層又はグランド層とは一か所以上で電気的
に接続されていること、第１層内に形成された発生ノイ
ズが大きい配線パターンと、該配線パターンと同じ層内
において該配線パターンを両側から包囲するように近接
配置された少なくとも２本のガードパターンと、絶縁層
を介して該第１層の下側に位置する第２層内に形成され
た電源層又はグランド層と、絶縁層を介して該第１層の
上側に位置する第４層内に形成された電源層又はグラン
ド層と、を有する多層配線基板において、上記ガードパ
ターンは上記第２層及び第４層内に夫々形成された上記
電源層又はグランド層のみに対向しており、上記各ガー
ドパターン及び各ガードパターンによって包囲される領
域に対向する第２層及び第４層内の電源層又はグランド
層の輪郭を形成する非連続状の非導電ラインと、該非導
電ラインによって包囲された第２層及び第４層内の電源
層又はグランド層を上記各ガードパターンと接続するス
ルーホールとを備え、上記非導通ラインによって包囲さ
れた電源層又はグランド層は、該非導通ラインの外側の
電源層又はグランド層とは一か所以上で電気的に接続さ
れていること、第１層内に形成された発生ノイズが大き
い配線パターンと、該配線パターンと同じ層内において
該配線パターンを両側から包囲するように近接配置され
た少なくとも２本のガードパターンと、絶縁層を介して
該第１層の下側に位置する第２層内に形成された電源層
又はグランド層と、絶縁層を介して該第１層の上側に位
置する第５層内に形成された電源層又はグランド層と、
を有する多層配線基板において、上記ガードパターンは
上記第２層及び第５層内に夫々形成された上記電源層又
はグランド層のみに対向しており、上記各ガードパター
ン及び各ガードパターンによって包囲される領域に対向
する第２層及び第５層内の電源層又はグランド層の輪郭
を形成する非連続状の非導電ラインと、該非導電ライン
によって包囲された第２層内の電源層又はグランド層を
上記各ガードパターンと接続するスルーホールとを備
え、上記非導通ラインによって包囲された電源層又はグ
ランド層は、該非導通ラインの外側の電源層又はグラン
ド層とは一か所以上で電気的に接続されていることを特
徴とする。
【０００７】以下、添付図面に示した実施例により本発
明を詳細に説明する。図１は本発明の第１実施例の多層
配線基板の構成を示す縦断面図、図２は図１の第１層の
構成を示す平面図（Ａ−Ａ断面図）、図３は図１の第２
層の構成を示す平面図（Ｂ−Ｂ断面図）である。また図
１は図２及び図３におけるＣ−Ｃ断面図及びＤ−Ｄ断面
図である。この多層配線基板は、大きなノイズを発生す
る配線パターン１と、ガードパターン２、２とを有した
第１層Ｓ１と、第１層Ｓ１の下側に位置し電源層３（又
はグランド層）を有した第２層Ｓ２と、第２層の下側に
位置しグランド層４（又は電源層）を有した第３層Ｓ３
と、各層Ｓ１、Ｓ２、Ｓ３の間及び第１層及び第３層の
下側に夫々位置する絶縁層５とを有する。更に、電源層
３には非導電ライン６が形成されると共に、非導電ライ
ン６によって包囲された電源層（被包囲領域）３ａはス
ルーホール７を介して第１層上のガードパターン２、２
と接続されている。
明を詳細に説明する。図１は本発明の第１実施例の多層
配線基板の構成を示す縦断面図、図２は図１の第１層の
構成を示す平面図（Ａ−Ａ断面図）、図３は図１の第２
層の構成を示す平面図（Ｂ−Ｂ断面図）である。また図
１は図２及び図３におけるＣ−Ｃ断面図及びＤ−Ｄ断面
図である。この多層配線基板は、大きなノイズを発生す
る配線パターン１と、ガードパターン２、２とを有した
第１層Ｓ１と、第１層Ｓ１の下側に位置し電源層３（又
はグランド層）を有した第２層Ｓ２と、第２層の下側に
位置しグランド層４（又は電源層）を有した第３層Ｓ３
と、各層Ｓ１、Ｓ２、Ｓ３の間及び第１層及び第３層の
下側に夫々位置する絶縁層５とを有する。更に、電源層
３には非導電ライン６が形成されると共に、非導電ライ
ン６によって包囲された電源層（被包囲領域）３ａはス
ルーホール７を介して第１層上のガードパターン２、２
と接続されている。
【０００８】大きなノイズを発生する配線パターン１と
ガードパターン２、２との位置関係は図２に示す如くで
あり、少なくとも２本のガードパターン２、２は配線パ
ターンの両側に位置して配線パターン１を包囲するよう
に配置されている。非導通ライン６は図３に示すように
ガードパターン２、２の直下に位置しており、ガードパ
ターンと対向するように長手方向に延在する長尺部６ａ
と、両長尺部６ａの両端部を屈曲させた短尺部６ｂを有
し、対向し合う各短尺部６ｂ同士の間には電源層３（切
欠き）が介在している。各非導通ライン６によって包囲
された電源層の領域３ａには上記スルーホール７の一端
が配置されている。符号８は配線パターン１の端部のス
ルーホールである。
ガードパターン２、２との位置関係は図２に示す如くで
あり、少なくとも２本のガードパターン２、２は配線パ
ターンの両側に位置して配線パターン１を包囲するよう
に配置されている。非導通ライン６は図３に示すように
ガードパターン２、２の直下に位置しており、ガードパ
ターンと対向するように長手方向に延在する長尺部６ａ
と、両長尺部６ａの両端部を屈曲させた短尺部６ｂを有
し、対向し合う各短尺部６ｂ同士の間には電源層３（切
欠き）が介在している。各非導通ライン６によって包囲
された電源層の領域３ａには上記スルーホール７の一端
が配置されている。符号８は配線パターン１の端部のス
ルーホールである。
【０００９】非導通ライン６の形状として図示したもの
は一例に過ぎず、また、非導通ライン６を分断する切欠
き（電源層又はグランド層３）の数、位置、幅も図示の
ものに限定される訳ではない。このように上記第１実施
例においては、ノイズの大きい配線パターン１の周囲に
これを包囲するように配置されたガードパターン２、２
が接続される電源層（又はグランド層）３（第１層の下
方に位置する）に、非連続形状の非導通ライン６を形成
することにより、ガードパターンと対向する電源層３の
領域３ａを、非導通ライン６の外側の領域６ｂから仕切
ったので、電源層３内に分布しているスパイク状のノイ
ズがガードパターンに乗ることがほとんどなくなる。こ
の結果、ノイズの大きい配線パターン１上のノイズを効
果的に除去することが可能となる。なお、上記実施例で
は、電源層３及び非導通ライン６を有した第２層を第１
層の下方に配置した例を示したが、該第２層を第１層の
上側に配置してもよい。
は一例に過ぎず、また、非導通ライン６を分断する切欠
き（電源層又はグランド層３）の数、位置、幅も図示の
ものに限定される訳ではない。このように上記第１実施
例においては、ノイズの大きい配線パターン１の周囲に
これを包囲するように配置されたガードパターン２、２
が接続される電源層（又はグランド層）３（第１層の下
方に位置する）に、非連続形状の非導通ライン６を形成
することにより、ガードパターンと対向する電源層３の
領域３ａを、非導通ライン６の外側の領域６ｂから仕切
ったので、電源層３内に分布しているスパイク状のノイ
ズがガードパターンに乗ることがほとんどなくなる。こ
の結果、ノイズの大きい配線パターン１上のノイズを効
果的に除去することが可能となる。なお、上記実施例で
は、電源層３及び非導通ライン６を有した第２層を第１
層の下方に配置した例を示したが、該第２層を第１層の
上側に配置してもよい。
【００１０】次に、図４は本発明の第２の実施例の多層
配線基板の縦断面図であり、上記図２は図４のＥ−Ｅ断
面図、図３は図４のＦ−Ｆ断面図及び最上面の平面図で
ある。図４は図２のＣ−Ｃ断面図、図３のＤ−Ｄ断面図
である。この第２実施例の多層配線基板は、大きなノイ
ズを発生する配線パターン１と、ガードパターン２、２
とを有した第１層Ｓ１と、第１層Ｓ１の下側に位置し電
源層３（又はグランド層）を有した第２層Ｓ２と、第２
層の下側に位置しグランド層４（又は電源層）を有した
第３層Ｓ３と、第１層Ｓ１の上側に位置し第２層とほぼ
同じ構成の電源層３（又はグランド層）を備えた第４層
Ｓ４と、各層Ｓ１、Ｓ２、Ｓ３、Ｓ４の間及び第３層の
下側に夫々位置する絶縁層５とを有する。更に、第２層
Ｓ２及び第４層Ｓ４の各電源層３、３には夫々非導電ラ
イン６が形成されると共に、各非導電ライン６によって
包囲された各電源層３ａはスルーホール７を介して第１
層上のガードパターン２、２と接続されている。大きな
ノイズを発生する配線パターン１とガードパターン２、
２との位置関係は図２に示す如くであり、少なくとも２
本のガードパターン２、２は配線パターンの両側に位置
して配線パターン１を包囲するように配置されている。
配線基板の縦断面図であり、上記図２は図４のＥ−Ｅ断
面図、図３は図４のＦ−Ｆ断面図及び最上面の平面図で
ある。図４は図２のＣ−Ｃ断面図、図３のＤ−Ｄ断面図
である。この第２実施例の多層配線基板は、大きなノイ
ズを発生する配線パターン１と、ガードパターン２、２
とを有した第１層Ｓ１と、第１層Ｓ１の下側に位置し電
源層３（又はグランド層）を有した第２層Ｓ２と、第２
層の下側に位置しグランド層４（又は電源層）を有した
第３層Ｓ３と、第１層Ｓ１の上側に位置し第２層とほぼ
同じ構成の電源層３（又はグランド層）を備えた第４層
Ｓ４と、各層Ｓ１、Ｓ２、Ｓ３、Ｓ４の間及び第３層の
下側に夫々位置する絶縁層５とを有する。更に、第２層
Ｓ２及び第４層Ｓ４の各電源層３、３には夫々非導電ラ
イン６が形成されると共に、各非導電ライン６によって
包囲された各電源層３ａはスルーホール７を介して第１
層上のガードパターン２、２と接続されている。大きな
ノイズを発生する配線パターン１とガードパターン２、
２との位置関係は図２に示す如くであり、少なくとも２
本のガードパターン２、２は配線パターンの両側に位置
して配線パターン１を包囲するように配置されている。
【００１１】第２層Ｓ２及び第４層Ｓ４内の各非導通ラ
イン６は夫々図３に示すようにガードパターン２、２の
直下、及び直上に位置しており、ガードパターンと対向
するように長手方向に延在する長尺部６ａと、両長尺部
６ａの両端部を屈曲させた短尺部６ｂを有し、対向し合
う各短尺部６ｂ同士の間には電源層３（切欠き）が介在
している。各非導通ライン６によって包囲された各電源
層の領域３ａには上記スルーホール７の一端が配置され
ている。符号８は配線パターン１の端部のスルーホール
である。非導通ライン６の形状として図示したものは一
例に過ぎず、また、非導通ライン６を分断する切欠き
（電源層又はグランド層３）の数、位置、幅も図示のも
のに限定される訳ではない。
イン６は夫々図３に示すようにガードパターン２、２の
直下、及び直上に位置しており、ガードパターンと対向
するように長手方向に延在する長尺部６ａと、両長尺部
６ａの両端部を屈曲させた短尺部６ｂを有し、対向し合
う各短尺部６ｂ同士の間には電源層３（切欠き）が介在
している。各非導通ライン６によって包囲された各電源
層の領域３ａには上記スルーホール７の一端が配置され
ている。符号８は配線パターン１の端部のスルーホール
である。非導通ライン６の形状として図示したものは一
例に過ぎず、また、非導通ライン６を分断する切欠き
（電源層又はグランド層３）の数、位置、幅も図示のも
のに限定される訳ではない。
【００１２】このように上記第２実施例においては、ノ
イズの大きい配線パターン１の周囲にこれを包囲するよ
うに配置されたガードパターン２、２が接続される電源
層又はグランド層３（ガードパターンのある第１層の上
下双方に位置する）に、非連続形状の非導通ライン６を
形成することにより、ガードパターンと対向する電源層
３の領域３ａを、非導通ライン６の外側の領域６ｂから
仕切り、更に第２層及び第４層内の各領域３ａをスルー
ホールを介してガイドパターンと接続したので、電源層
３内に分布しているスパイク状のノイズがガードパター
ンに乗ることがほとんどなくなる。この結果、ノイズの
大きい配線パターン１上のノイズを効果的に除去するこ
とが可能となる。
イズの大きい配線パターン１の周囲にこれを包囲するよ
うに配置されたガードパターン２、２が接続される電源
層又はグランド層３（ガードパターンのある第１層の上
下双方に位置する）に、非連続形状の非導通ライン６を
形成することにより、ガードパターンと対向する電源層
３の領域３ａを、非導通ライン６の外側の領域６ｂから
仕切り、更に第２層及び第４層内の各領域３ａをスルー
ホールを介してガイドパターンと接続したので、電源層
３内に分布しているスパイク状のノイズがガードパター
ンに乗ることがほとんどなくなる。この結果、ノイズの
大きい配線パターン１上のノイズを効果的に除去するこ
とが可能となる。
【００１３】次に、図５は本発明の第３の実施例の多層
配線基板の構成を示す縦断面図であり、上記図２は図５
のＧ−Ｇ断面図、図３は図５のＨ−Ｈ断面図、図６は図
５の最上面の平面図である。図５は図２のＣ−Ｃ断面
図、図３のＤ−Ｄ断面図、図６のＩ−Ｉ断面図である。
この第３実施例の多層配線基板は、大きなノイズを発生
する配線パターン１と、ガードパターン２、２とを有し
た第１層Ｓ１と、第１層Ｓ１の下側に位置し電源層３
（又はグランド層）を有した第２層Ｓ２と、第２層の下
側に位置しグランド層４（又は電源層）を有した第３層
Ｓ３と、第１層Ｓ１の上側に位置し第２層とほぼ同じ構
成のグランド層３（又は電源層）を備えた第５層Ｓ５
と、各層Ｓ１、Ｓ２、Ｓ３、Ｓ５の間及び第３層の下側
に夫々位置する絶縁層５とを有する。更に、第２層Ｓ２
及び第５層Ｓ５の電源層３及びグランド層３には夫々非
導電ライン６が形成されると共に、第２層上の非導電ラ
イン６によって包囲された電源層３ａはスルーホール７
を介して第１層上のガードパターン２、２と接続されて
いる。第５層Ｓ５上の電源層３ａは第１層上のガードパ
ターン２、２と接続されていない。
配線基板の構成を示す縦断面図であり、上記図２は図５
のＧ−Ｇ断面図、図３は図５のＨ−Ｈ断面図、図６は図
５の最上面の平面図である。図５は図２のＣ−Ｃ断面
図、図３のＤ−Ｄ断面図、図６のＩ−Ｉ断面図である。
この第３実施例の多層配線基板は、大きなノイズを発生
する配線パターン１と、ガードパターン２、２とを有し
た第１層Ｓ１と、第１層Ｓ１の下側に位置し電源層３
（又はグランド層）を有した第２層Ｓ２と、第２層の下
側に位置しグランド層４（又は電源層）を有した第３層
Ｓ３と、第１層Ｓ１の上側に位置し第２層とほぼ同じ構
成のグランド層３（又は電源層）を備えた第５層Ｓ５
と、各層Ｓ１、Ｓ２、Ｓ３、Ｓ５の間及び第３層の下側
に夫々位置する絶縁層５とを有する。更に、第２層Ｓ２
及び第５層Ｓ５の電源層３及びグランド層３には夫々非
導電ライン６が形成されると共に、第２層上の非導電ラ
イン６によって包囲された電源層３ａはスルーホール７
を介して第１層上のガードパターン２、２と接続されて
いる。第５層Ｓ５上の電源層３ａは第１層上のガードパ
ターン２、２と接続されていない。
【００１４】大きなノイズを発生する配線パターン１と
ガードパターン２、２との位置関係は図２に示す如くで
あり、少なくとも２本のガードパターン２、２は配線パ
ターンの両側に位置して配線パターン１を包囲するよう
に配置されている。第２層Ｓ２及び第５層Ｓ５内の各非
導通ライン６は夫々図３及び図６に示すようにガードパ
ターン２、２の直下、及び直上に位置しており、ガード
パターンと対向するように長手方向に延在する長尺部６
ａと、両長尺部６ａの両端部を屈曲させた短尺部６ｂを
有し、対向し合う各短尺部６ｂ同士の間には電源層３
（切欠き）が介在している。第２層Ｓ２内の非導通ライ
ン６によって包囲された電源層の領域３ａには上記スル
ーホール７の一端が配置されている。符号８は配線パタ
ーン１の端部のスルーホールである。非導通ライン６の
形状として図示したものは一例に過ぎず、また、非導通
ライン６を分断する切欠き（電源層又はグランド層３）
の数、位置、幅も図示のものに限定される訳ではない。
ガードパターン２、２との位置関係は図２に示す如くで
あり、少なくとも２本のガードパターン２、２は配線パ
ターンの両側に位置して配線パターン１を包囲するよう
に配置されている。第２層Ｓ２及び第５層Ｓ５内の各非
導通ライン６は夫々図３及び図６に示すようにガードパ
ターン２、２の直下、及び直上に位置しており、ガード
パターンと対向するように長手方向に延在する長尺部６
ａと、両長尺部６ａの両端部を屈曲させた短尺部６ｂを
有し、対向し合う各短尺部６ｂ同士の間には電源層３
（切欠き）が介在している。第２層Ｓ２内の非導通ライ
ン６によって包囲された電源層の領域３ａには上記スル
ーホール７の一端が配置されている。符号８は配線パタ
ーン１の端部のスルーホールである。非導通ライン６の
形状として図示したものは一例に過ぎず、また、非導通
ライン６を分断する切欠き（電源層又はグランド層３）
の数、位置、幅も図示のものに限定される訳ではない。
【００１５】このように上記第３実施例においては、ノ
イズの大きい配線パターン１の周囲にこれを包囲するよ
うに配置されたガードパターン２、２が接続される電源
層又はグランド層３（ガードパターンのある第１層の上
下双方に位置する）に、非連続形状の非導通ライン６を
形成することにより、ガードパターンと対向する電源層
３の領域３ａを、非導通ライン６の外側の領域６ｂから
仕切り、更に第２層内の領域３ａをスルーホールを介し
てガイドパターンと接続したので、電源層３内に分布し
ているスパイク状のノイズがガードパターン２や配線パ
ターン１に乗ることがほとんどなくなる。この結果、ノ
イズの大きい配線パターン１上のノイズを効果的に除去
することが可能となる。
イズの大きい配線パターン１の周囲にこれを包囲するよ
うに配置されたガードパターン２、２が接続される電源
層又はグランド層３（ガードパターンのある第１層の上
下双方に位置する）に、非連続形状の非導通ライン６を
形成することにより、ガードパターンと対向する電源層
３の領域３ａを、非導通ライン６の外側の領域６ｂから
仕切り、更に第２層内の領域３ａをスルーホールを介し
てガイドパターンと接続したので、電源層３内に分布し
ているスパイク状のノイズがガードパターン２や配線パ
ターン１に乗ることがほとんどなくなる。この結果、ノ
イズの大きい配線パターン１上のノイズを効果的に除去
することが可能となる。
【００１６】
【発明の効果】以上のように本発明によれば、ノイズの
大きい配線パターン１の周囲にこれを包囲するように配
置されたガードパターン２、２が接続される電源層又は
グランド層３（ガードパターンのある第１層の上下何れ
か一方又は上下双方に位置する）に、非連続形状の非導
通ライン６を形成することにより、ガードパターンと対
向する電源層３の領域３ａを、非導通ライン６の外側の
領域６ｂから仕切り、更に該領域３ａをスルーホールを
介してガイドパターンと接続したので、電源層３内に分
布しているスパイク状のノイズがガードパターン２や配
線パターン１に乗ることがほとんどなくなる。この結
果、ノイズの大きい配線パターン１上のノイズを効果的
に除去することが可能となる。
大きい配線パターン１の周囲にこれを包囲するように配
置されたガードパターン２、２が接続される電源層又は
グランド層３（ガードパターンのある第１層の上下何れ
か一方又は上下双方に位置する）に、非連続形状の非導
通ライン６を形成することにより、ガードパターンと対
向する電源層３の領域３ａを、非導通ライン６の外側の
領域６ｂから仕切り、更に該領域３ａをスルーホールを
介してガイドパターンと接続したので、電源層３内に分
布しているスパイク状のノイズがガードパターン２や配
線パターン１に乗ることがほとんどなくなる。この結
果、ノイズの大きい配線パターン１上のノイズを効果的
に除去することが可能となる。
【図１】本発明の第１実施例の多層配線基板の構成を示
す縦断面図。
す縦断面図。
【図２】図１の第１層の構成を示す平面図（Ａ−Ａ断面
図）。
図）。
【図３】図１の第２層の構成を示す平面図（Ｂ−Ｂ断面
図）。
図）。
【図４】本発明の第２実施例の多層配線基板の構成を示
す縦断面図。
す縦断面図。
【図５】本発明の第３の実施例の多層配線基板の構成を
示す縦断面図。
示す縦断面図。
【図６】図５の最上面の平面図。
１ 配線パターン１、２ ガードパターン、３、４ 電
源層（又はグランド層）、３ａ 電源層（被包囲領
域）、５ 絶縁層、６ 非導通ライン、７ スルーホー
ル。
源層（又はグランド層）、３ａ 電源層（被包囲領
域）、５ 絶縁層、６ 非導通ライン、７ スルーホー
ル。
Claims (3)
- 【請求項１】 第１層内に形成された発生ノイズが大き
い配線パターンと、該配線パターンと同じ層内において
該配線パターンを両側から包囲するように近接配置され
た少なくとも２本のガードパターンと、絶縁層を介して
該第１層の下側に位置する第２層内に形成された電源層
又はグランド層を有する多層配線基板において、 上記ガードパターンは上記第２層内に形成された上記電
源層又はグランド層のみに対向する位置にあり、上記各
ガードパターン及び各ガードパターンによって包囲され
る領域に対向する第２層内の電源層又はグランド層の輪
郭を形成する非連続状の非導電ラインと、該非導電ライ
ンによって包囲された第２層内の電源層又はグランド層
を上記各ガードパターンと接続するスルーホールとを備
え、 上記非導通ラインによって包囲された電源層又はグラン
ド層は、該非導通ラインの外側の電源層又はグランド層
とは一か所以上で電気的に接続されていることを特徴と
する多層配線基板。 - 【請求項２】 第１層内に形成された発生ノイズが大き
い配線パターンと、該配線パターンと同じ層内において
該配線パターンを両側から包囲するように近接配置され
た少なくとも２本のガードパターンと、絶縁層を介して
該第１層の下側に位置する第２層内に形成された電源層
又はグランド層と、絶縁層を介して該第１層の上側に位
置する第４層内に形成された電源層又はグランド層と、
を有する多層配線基板において、 上記ガードパターンは上記第２層及び第４層内に夫々形
成された上記電源層又はグランド層のみに対向してお
り、上記各ガードパターン及び各ガードパターンによっ
て包囲される領域に対向する第２層及び第４層内の電源
層又はグランド層の輪郭を形成する非連続状の非導電ラ
インと、該非導電ラインによって包囲された第２層及び
第４層内の電源層又はグランド層を上記各ガードパター
ンと接続するスルーホールとを備え、 上記非導通ラインによって包囲された電源層又はグラン
ド層は、該非導通ラインの外側の電源層又はグランド層
とは一か所以上で電気的に接続されていることを特徴と
する多層配線基板。 - 【請求項３】 第１層内に形成された発生ノイズが大き
い配線パターンと、該配線パターンと同じ層内において
該配線パターンを両側から包囲するように近接配置され
た少なくとも２本のガードパターンと、絶縁層を介して
該第１層の下側に位置する第２層内に形成された電源層
又はグランド層と、絶縁層を介して該第１層の上側に位
置する第５層内に形成された電源層又はグランド層と、
を有する多層配線基板において、 上記ガードパターンは上記第２層及び第５層内に夫々形
成された上記電源層又はグランド層のみに対向してお
り、上記各ガードパターン及び各ガードパターンによっ
て包囲される領域に対向する第２層及び第５層内の電源
層又はグランド層の輪郭を形成する非連続状の非導電ラ
インと、該非導電ラインによって包囲された第２層内の
電源層又はグランド層を上記各ガードパターンと接続す
るスルーホールとを備え、 上記非導通ラインによって包囲された電源層又はグラン
ド層は、該非導通ラインの外側の電源層又はグランド層
とは一か所以上で電気的に接続されていることを特徴と
する多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5272994A JPH07240584A (ja) | 1994-02-25 | 1994-02-25 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5272994A JPH07240584A (ja) | 1994-02-25 | 1994-02-25 | 多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07240584A true JPH07240584A (ja) | 1995-09-12 |
Family
ID=12923020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5272994A Pending JPH07240584A (ja) | 1994-02-25 | 1994-02-25 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07240584A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004110120A1 (ja) * | 2003-06-09 | 2004-12-16 | Fujitsu Limited | プリント基板およびプリント基板ユニット |
| JP2007081079A (ja) * | 2005-09-14 | 2007-03-29 | Tdk Corp | 半導体ｉｃ内蔵モジュール |
-
1994
- 1994-02-25 JP JP5272994A patent/JPH07240584A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004110120A1 (ja) * | 2003-06-09 | 2004-12-16 | Fujitsu Limited | プリント基板およびプリント基板ユニット |
| JPWO2004110120A1 (ja) * | 2003-06-09 | 2006-07-20 | 富士通株式会社 | プリント基板およびプリント基板ユニット |
| US7372143B2 (en) | 2003-06-09 | 2008-05-13 | Fujitsu Limited | Printed circuit board including via contributing to superior characteristic impedance |
| JP2007081079A (ja) * | 2005-09-14 | 2007-03-29 | Tdk Corp | 半導体ｉｃ内蔵モジュール |
| US7812444B2 (en) | 2005-09-14 | 2010-10-12 | Tdk Corporation | Semiconductor IC-embedded module with multilayer substrates with multiple chips embedded therein |
| JP4701942B2 (ja) * | 2005-09-14 | 2011-06-15 | Ｔｄｋ株式会社 | 半導体ｉｃ内蔵モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3265669B2 (ja) | プリント基板 | |
| US5030800A (en) | Printed wiring board with an electronic wave shielding layer | |
| KR900007859Y1 (ko) | 시일드구조 | |
| US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
| US5955704A (en) | Optimal PWA high density routing to minimize EMI substrate coupling in a computer system | |
| EP1594353A1 (en) | High frequency multilayer printed wiring board | |
| JP4371766B2 (ja) | プリント配線板 | |
| JPH05191056A (ja) | プリント配線基板 | |
| JPH1187880A (ja) | プリント配線板 | |
| JPH07240584A (ja) | 多層配線基板 | |
| JP3634473B2 (ja) | プリント配線板 | |
| JP4626339B2 (ja) | プリント基板、デジタルアナログ混成回路およびシールドパターン | |
| JPH0227836B2 (ja) | ||
| JP2846803B2 (ja) | 多層配線基板 | |
| JPH07114317B2 (ja) | 電子機器のシールド構造 | |
| JP2004200477A (ja) | 電子回路基板および電子回路装置 | |
| JP2007158243A (ja) | 多層プリント回路基板 | |
| JPH0864987A (ja) | プリント基板のシールド装置 | |
| JP2878188B2 (ja) | 高周波回路用多層基板 | |
| KR880003047Y1 (ko) | 다층 프린트 배선판 | |
| JPH1041677A (ja) | 電磁干渉シールド型印刷配線板及びその製造方法 | |
| JP2009130226A (ja) | 多層配線基板とこれを用いた電子回路モジュール | |
| JP2580232B2 (ja) | 多層プリント基板 | |
| JP2000138425A (ja) | 接続配線構造 | |
| JPH11261237A (ja) | 多層プリント基板 |