JP2007081079A - 半導体ｉｃ内蔵モジュール - Google Patents

半導体ｉｃ内蔵モジュール Download PDF

Info

Publication number
JP2007081079A
JP2007081079A JP2005266345A JP2005266345A JP2007081079A JP 2007081079 A JP2007081079 A JP 2007081079A JP 2005266345 A JP2005266345 A JP 2005266345A JP 2005266345 A JP2005266345 A JP 2005266345A JP 2007081079 A JP2007081079 A JP 2007081079A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
built
bus line
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005266345A
Other languages
English (en)
Other versions
JP4701942B2 (ja
Inventor
Masashi Katsumata
正史 勝俣
Kenichi Kawabata
賢一 川畑
Toshiichi Endo
敏一 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005266345A priority Critical patent/JP4701942B2/ja
Priority to KR1020060089277A priority patent/KR101227750B1/ko
Priority to CNB2006101538661A priority patent/CN100561734C/zh
Priority to TW095133995A priority patent/TW200746384A/zh
Priority to US11/521,156 priority patent/US7812444B2/en
Publication of JP2007081079A publication Critical patent/JP2007081079A/ja
Application granted granted Critical
Publication of JP4701942B2 publication Critical patent/JP4701942B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09245—Crossing layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 バスラインが発生するノイズの影響を低減し、半導体ＩＣ間を接続するバスラインを最短距離で配線することにより小型低背化及びノイズのさらなる低減を図る。
【解決手段】 半導体ＩＣ内蔵モジュール１００は、第１及び第２の絶縁層１０１ａ，１０１ｂを有する多層基板１０１と、多層基板１０１内に埋め込まれたコントローラＩＣ１０２及びメモリＩＣ１０３とを備えており、多層基板１０１の内層には配線層１０４が設けられている。配線層１０４の一部はバスライン１０４Ｘを構成しており、コントローラＩＣ１０２とメモリＩＣ１０３との間はバスライン１０４Ｘで接続されている。コントローラＩＣ１０２やメモリＩＣ１０３は第２の絶縁層１０１ｂに埋め込まれている。第１及び第２の絶縁層１０１ａ，１０１ｂの表層にはそれぞれ第１及び第２のグランド層１０５ａ、１０５ｂが設けられている。
【選択図】 図１

Description

本発明は、半導体ＩＣ内蔵モジュールに関し、特に、半導体ＩＣが埋め込まれた基板の両面にグランド層を有する半導体ＩＣ内蔵モジュールに関するものである。
従来の半導体ＩＣ内蔵モジュールとしては、例えば、半導体ＩＣチップを多層基板の縦方向に積み重ねて配置した構造のものが知られている（特許文献１参照）。これは、多層基板の両側にベアチップよりも厚い絶縁樹脂層を形成し、その中にベアチップを埋設したものである。これらの絶縁樹脂層の両側には配線層が設けられており、表層側の配線層はグランド層として用いられ、内層側の配線層は電源ラインとして用いられる。半導体ＩＣ間の接続は、多層基板の表層及び内層に形成された配線層及びビアホールを介して接続される。
上述した従来の半導体ＩＣ内蔵モジュールによれば、多層基板の表面に形成されている絶縁樹脂層の内部に半導体ＩＣチップが埋設されるとともに、このような半導体ＩＣがその両側に設けられた電源ラインおよびグランド層と接続されるため、電源ラインおよびグランド層に対する配線距離を短くすることが可能になり、電気的特性に優れた回路装置を提供することができる。
その他にも、本発明に関連する従来技術としては種々のものがある（特許文献２、３参照）。
特開２００１−１０２５１７号公報 特開２０００−１８３５４０号公報 特開２０００−３１２０７号公報
しかしながら、上述した従来の半導体ＩＣ内蔵モジュールは、ビルドアップ構造を有するので、基板全体の厚みが非常に厚くなってしまうという問題がある。また、半導体ＩＣ間の接続にビアホールを用いるため、半導体ＩＣ間の接続のために多くのスペースを必要とし、配線距離も長くなってしまうという問題がある。配線距離が長くなった場合にはインピーダンスのミスマッチングが起きやすく、ノイズを大きくする要因となる。特に、コントローラＩＣとメモリＩＣとを接続するバスラインは、例えば１００ＭＨｚ程度の高速クロックで動作することから、配線距離が長くなればなるほどその高調波が不要輻射となって無線系のアナログ回路に対して悪影響を与えるという問題がある。
したがって、本発明の目的は、バスラインが発生するノイズの影響を低減することができるとともに、半導体ＩＣ間を接続するバスラインを最短距離で配線することができ、これにより小型低背化及びノイズのさらなる低減を図ることが可能な半導体ＩＣ内蔵モジュールを提供することにある。
本発明の上記目的は、複数の絶縁層が積層された多層基板と、互いに横並びに配置されるように前記多層基板内に埋め込まれた第１及び第２の半導体ＩＣチップと、前記第１及び第２の半導体チップ間を接続するバスラインと、前記バスラインの上方及び下方を覆う第１及び第２の導電層とを備えていることを特徴とする半導体ＩＣ内蔵モジュールによって達成される。
本発明において、前記多層基板は、第１及び第２の絶縁層を含み、前記バスラインは前記第１及び第２の絶縁層の層間に設けられていることが好ましい。また、前記第１及び第２の半導体ＩＣチップはともに前記第１又は第２の絶縁層いずれか一方に埋め込まれていることが好ましい。さらに、前記第１の導電層は、前記第１の絶縁層の前記第２の絶縁層とは反対側の表面に設けられており、前記第２の導電層は、前記第２の絶縁層の前記第１の絶縁層とは反対側の表面に設けられていることが好ましい。これによれば、小型低背化されたシンプルな構造の半導体ＩＣ内蔵モジュールを提供することができる。
本発明においては、前記第１及び第２の導電層がともにグランド層であってもよく、前記第１及び第２の導電層のいずれか一方が電源層であり、他方がグランド層であり、前記電源層とグランド層との間にバイパスコンデンサが設けられていてもよい。導電層が電源層である場合には、電源層とグランド層との間にバイパスコンデンサを挿入することにより、交流的には電源層をグランド層とみなすことができる。よって、いずれの場合も、導電層のシールド効果によりノイズを低減することができる。
本発明においては、前記バスラインに接続される受動素子のチップ部品が前記第１又は第２の導電層上に搭載されていることが好ましい。これによれば、バスライン上のノイズを除去するノイズフィルタ回路を構成することができ、バスラインが発生するノイズの影響をよりいっそう低減することができる。
本発明においては、前記第１及び第２の半導体ＩＣチップのいずれか一方がコントローラＩＣであり、他方がメモリＩＣであることが好ましい。コントローラＩＣとメモリＩＣとを接続するバスラインは高速クロックで動作し、配線距離が長くなればなるほどその高調波が不要輻射となって他の回路に対して与える影響が特に大きいからである。
本発明においては、前記第１又は第２の絶縁層の少なくとも一方が強磁性材料を含んで構成されていることが好ましい。これによれば、強磁性材料を含む絶縁層と接するバスラインは、ダンピング抵抗及びビーズの直列回路と等価となるため、スプリアスの影響をさらに抑えることができ、バスラインが発生するノイズをよりいっそう低減することができる。
本発明においては、前記第１及び第２の半導体ＩＣチップと前記バスラインとが導電性突起物を介して実質的に直接接続されていることが好ましい。これによれば、バスラインのインピーダンス制御が容易となり、近接する別系統のバスライン同士が平行にならないように配線したりシールド手段を配置したりすることでアナログ−デジタル間の干渉を最小限に抑えることが可能となる。
本発明においては、前記バスラインを構成するすべての信号ラインが前記第１の配線層に設けられていることが好ましいが、前記バスラインを構成する信号ラインの一部であって、少なくとも他の信号ラインと交差する部分が、前記第１の配線層とは異なる第２の配線層に設けられていてもよい。このようなビアホール電極が存在したとしても、ビアホール電極３０２間はそれほど近接していないことから、バスラインを構成する信号ラインの多くをビアホール電極で構成する場合に比べると、ビアホール電極３０２によるノイズの影響は非常に小さいものと考えられる。
本発明においては、少なくとも前記バスラインの周囲に、前記第１及び第２の導電層間を接続するビアホール電極が複数配列されていることが好ましく、前記バスラインとアナログ領域との間に配列されていることが特に好ましい。これによれば、バスライン１０４Ｘ等から発生して基板の平面方向に伝わるノイズが遮蔽されるとともにグランド接続が強化されるので、バスライン１０４Ｘ等による干渉を最小限に抑えることができる。
本発明においては、前記多層基板内に設けられたアナログ領域と、前記第１の導電層と同一層内に設けられ、前記アナログ領域の上方を覆う第３の導電層と、前記第２の導電層と同一層内に設けられ、前記アナログ領域の下方を覆う第４の導電層とをさらに備え、前記第１及び第２の導電層と前記第３及び第４の導電層とが分離して形成されていることが好ましい。これによれば、バスライン等からのノイズがグランド層を介してアナログ側に伝わることがなく、バスライン等からの干渉をさらに抑えることができる。
本発明によれば、第１及び第２の半導体ＩＣ間を接続するバスラインの上方及び下方をグランド層で覆っているので、バスラインが発生するノイズの影響を低減することができる。また、第１及び第２の半導体ＩＣは、縦方向に積み重ねられているのではなく互いに横並びに配置されているので、層間接続手段であるビアホール電極を用いることなく両者を直接接続することができる。したがって、バスラインを最短距離で配線することができるとともに、バスラインが発生するノイズをさらに低減することができ、しかも半導体ＩＣ内蔵モジュールの小型低背化を図ることができる。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図１は、本発明の第１の実施形態に係る半導体ＩＣ内蔵モジュールの構成を示す略断面図である。また図２は、この半導体ＩＣ内蔵モジュールの構成を示す略平面図である。
図１及び図２に示すように、この半導体ＩＣ内蔵モジュール１００は、多層基板１０１と、多層基板１０１内に埋め込まれたコントローラＩＣ１０２及びメモリＩＣ１０３とを備えている。本実施形態の多層基板１０１は、第１の絶縁層１０１ａ及び第２の絶縁層１０１ｂを有しており、コントローラＩＣ１０２やメモリＩＣ１０３はベアチップの状態で第２の絶縁層１０１ｂに埋め込まれている。第１及び第２の絶縁層１０１ａ，１０１ｂの層間（つまり多層基板１０１の内層）には配線層１０４が設けられており、配線層１０４の一部はコントローラＩＣ１０２とメモリＩＣ１０３との間を接続するバスライン１０４Ｘを構成している。
ベアチップ上のパッド電極とバスライン１０４Ｘとの接続は、ビアホール電極を介して接続されるのではなく、バンプなどの導電性突起物を介して、つまり実質的に直接接続されている。これは、バスラインがビアホール電極で構成されることによりそのインピーダンス制御が困難となり、ノイズが発生しやすくなるという問題を解決するためである。また、例えばコントローラＩＣがアナログ回路とデジタル回路の両方を混載している場合に、コントローラＩＣとバスラインとがビアホール電極を介して接続されていると、それぞれの信号ラインを構成するビアホール電極が互いの近傍にて平行に配線されてしまい、デジタル信号ラインからアナログ信号ラインへの干渉が問題となる。しかし、これらの半導体ＩＣのパッド電極とバスラインとを実質的に直接接続すれば、バスラインのインピーダンス制御も容易であり、近接するバスライン同士が平行にならないように配線したりシールド手段を配置したりすることでアナログ−デジタル間の干渉を最小限に抑えることが可能となる。
第１及び第２の絶縁層１０１ａ，１０１ｂの表層（つまり多層基板１０１の外層）にはそれぞれ第１及び第２のグランド層１０５ａ、１０５ｂが設けられている。つまり、第１のグランド層１０５ａは、第１の絶縁層１０１ａの第２の絶縁層１０１ｂとは反対側の表面に設けられており、第２のグランド層１０５ｂは、第２の絶縁層１０１ｂの第１の絶縁層１０１ａとは反対側の表面に設けられている。そのため、バスライン１０４Ｘの上方及び下方はそれぞれ第１及び第２のグランド層１０５ａ、１０５ｂで覆われている。
バスライン１０４Ｘは例えば５Ｖや３．３Ｖといった高電圧のデジタル信号を１００ＭＨｚといった高速クロックで伝送する信号ラインである。バスライン１０４Ｘから発生する高調波ノイズは、例えば携帯電話であればその受信感度を下げるなど、無線系のアナログ回路に対して悪影響を与え、バスラインが長くなればなるほどその影響は大きくなる。しかし、本実施形態の半導体ＩＣ内蔵モジュール１００によれば、グランド層１０５ａ，１０５ｂが多層基板１０１の両面に形成されており、バスライン１０４Ｘの上方及び下方がそれぞれ第１及び第２のグランド層１０５ａ，１０５ｂで覆われていることから、グランド層１０５ａ，１０５ｂのシールド効果によりバスライン１０４Ｘが発生するノイズの影響を抑制することができる。なお、シールド効果を高めるには、グランド層１０５ａ，１０５ｂがバスライン１０４Ｘの周囲をできるだけ広範囲に覆っていることが好ましい。
また、本実施形態においては、コントローラＩＣ１０２及びメモリＩＣ１０３が互いに横並びに配置されており、これらの半導体ＩＣの端子間がバスライン１０４Ｘで直接接続されている。従来のように、半導体ＩＣチップを縦方向に積み重ねた場合には、半導体ＩＣ間を接続するためにバスラインの一部として層間接続手段であるビアホール電極を必要とするため、バスラインの形成領域として多くのスペースが必要となり、バスラインのインピーダンス制御も難しくなってしまう。また、バスラインの配線距離も長くなるため高調波ノイズの影響も大きくなってしまう。しかし、本実施形態によれば、ビアホール電極をバスラインの一部として用いる必要がないため、図２に示すように、バスライン１０４Ｘを最短距離で配線することができ、バスライン１０４Ｘが発生するノイズの影響を抑制することができる。
なお、バスラインは、図１に示したように、他の配線層を経由することなく一層で構成されていることが好ましいが、例えば、バスライン中のある信号ラインを他の信号ラインと交差させなければ効率良く配線できないような場合には、図３（ａ）及び（ｂ）に示すように、他の信号ラインと交差する部分１０６を含め、当該バスライン１０４Ｘの一部を第２の配線層１０４ｂに形成してもよい。この場合はビアホール電極１０７が必要となるが、バスライン１０４Xを構成する大多数の信号ラインは第１の配線層１０４ａに形成され、且つビアホール電極なしでパッド電極と接続されており、ビアホール電極１０７間もそれほど近接していないことから、ビアホール電極１０７によるノイズの影響は非常に小さいものと考えられる。
上述した第１の実施形態では、多層基板としていわゆる３層基板を用い、多層基板１０１の外層に設けたグランド層１０５ａ，１０５ｂで内層のバスライン１０４Ｘを挟み込んで、バスライン１０４Ｘの上方及び下方をグランド層１０５ａ，１０５ｂで覆う構成としているが、本発明は、さらに多層構造の基板を用いてよく、多層基板の内層にグランド層を設けてもよい。
図４は、本発明の第２の実施形態に係る半導体ＩＣ内蔵モジュールの構成を示す略断面図である。
図４に示すように、この半導体ＩＣ内蔵モジュール２００の特徴は、多層基板１０１が第１の絶縁層１０１ａ、第２の絶縁層１０１ｂ及び第３の絶縁層１０１ｃを有しており、第１のグランド層１０５ａが第１の絶縁層１０１ａの表層（つまり多層基板１０１の外層）に設けられ、第２のグランド層１０５ｂが第２の絶縁層１０１ｂと第３の絶縁層１０１ｃの層間（つまり多層基板１０１の内層）に設けられている点にある。第１及び第２の絶縁層１０１ａ，１０１ｂの層間には第１の配線層１０４ａが設けられており、さらに第３の絶縁層１０１ｃの表層には第２の配線層１０４ｂが設けられている。第１の配線層１０４ａの一部はバスライン１０４Ｘを構成しており、コントローラＩＣ１０２とメモリＩＣ１０３との間はバスライン１０４Ｘで接続されている。コントローラＩＣ１０２やメモリＩＣ１０３はベアチップの状態で第２の絶縁層１０１ｂに埋め込まれており、ベアチップ上のパッド電極はバンプなどの導電性突起物を介してバスライン１０４Ｘに接続されている。
このように、本実施形態の半導体ＩＣ内蔵モジュール２００は、多層基板１０１としていわゆる４層基板を用い、多層基板１０１の外層に設けられたグランド層１０５ａと内層に設けられたグランド層１０５ｂとを用いてバスライン１０４Ｘを挟み込み、バスライン１０４Ｘの上方及び下方をグランド層で覆うこととしたので、第１の実施形態と同様の効果を得ることができる。なお、本実施形態においては、上下のグランド層の一方が多層基板の内層に設けられている場合について説明したが、多層基板を５層以上のさらなる多層構造とし、上下のグランド層をともに多層基板１０１の内層に形成してもかまわない。
図５は、本発明の第３の実施形態に係る半導体ＩＣ内蔵モジュールの構成を示す略断面図である。
図５に示すように、この半導体ＩＣ内蔵モジュール３００の特徴は、多層基板１０１を構成する第１の絶縁層１０１ａが強磁性材料を含んで構成されている点にある。強磁性材料としては、フェライトや強磁性金属を挙げることができる。フェライトとしては、Ｍｎ−Ｍｇ−Ｚｎ系、Ｎｉ−Ｚｎ系、Ｍｎ−Ｚｎ系などが好ましく用いられる。また、強磁性金属としては、カーボニル鉄、鉄−シリコン系合金、鉄−アルミニウム珪素系合金（センダスト（登録商標））、鉄−ニッケル系合金（パーマアロイ（登録商標））、鉄系アモルファス、コバルト系アモルファスなどが好ましく用いられる。このようなフェライトのフィラー、或いは強磁性金属の粉体が混入された樹脂を用いることにより、第１の絶縁層１０１ａを磁性層３０１として構成することができる。その他の構成については第１の実施形態と同様であることから、同一の構成要素には同一の符号を付して説明を省略する。
本実施形態の半導体ＩＣ内蔵モジュール３００によれば、第１の実施形態と同様の効果を得ることができるのみならず、磁性層３０１と接するバスライン１０４Ｘの等価回路は、図６に示すようにダンピング抵抗３０２及びビーズ３０３の直列回路となるため、スプリアスの影響をさらに抑えることができ、バスライン１０４Ｘが発生するノイズをよりいっそう低減することができる。
なお、本実施形態においては、第１の絶縁層１０１ａが磁性層２０１として構成されている場合について説明したが、本発明はこれに限定されるものではなく、第２の絶縁層１０１ｂが磁性層として構成されていてもよく、第１及び第２の絶縁層１０１ａ，１０１ｂがともに磁性層として構成されていてもよい。つまり、多層基板１０１を構成する第１及び第２の絶縁層１０１ａ，１０１ｂの少なくとも一方が磁性層として構成されていればよい。
図７は、本発明の第４の実施形態に係る半導体ＩＣ内蔵モジュールの構成を示す略断面図である。
図７に示すように、この半導体ＩＣ内蔵モジュール４００の特徴は、多層基板１０１の表面にＲ，Ｌ，Ｃなどの受動素子のチップ部品４０１が搭載されており、この受動素子によってバスライン１０４Ｘ上のノイズを除去するノイズフィルタ回路が構成されている点にある。多層基板１０１の表層にはグランド層１０５ａ，１０５ｂが形成されているため、所定の領域の周囲の導体を切り欠いてランドパターン４０２を形成し、このランドパターン４０２とバスライン１０４Ｘとをビアホール電極４０３で接続する。そして、チップ部品４０１の一方の電極４０１ａをグランド層１０５ａに接続し、他方の電極４０１ｂをランドパターン４０２に接続する。その他の構成については第１の実施形態と同様であることから、同一の構成要素には同一の符号を付して説明を省略する。
本実施形態の半導体ＩＣ内蔵モジュール４００によれば、Ｒ，Ｌ，Ｃ又はそれらの複合部品が多層基板１０１上に搭載されているので、第１の実施形態と同様の効果を得ることができるのみならず、バスラインが発生するノイズの影響をよりいっそう低減することができる。
図８は、本発明の第５の実施形態に係る半導体ＩＣ内蔵モジュールの構成を示す略断面図である。
図８に示すように、この半導体ＩＣ内蔵モジュール５００の特徴は、二つのグランド層でバスライン及び半導体ＩＣを挟み込むのではなく、多層基板１０１の両面に形成される導電層の一方を電源層５０１、他方をグランド層１０５ｂとし、電源層５０１とグランド層１０５ｂとでバスライン及び半導体ＩＣを挟み込むようにした点にある。その他の構成については第１の実施形態と同様であることから、同一の構成要素には同一の符号を付して説明を省略する。電源層５０１には直流電源が供給されているので、大容量のバイパスコンデンサ５０２及びビアホール電極５０３を介して電源層５０１とグランド層１０５ｂとを接続すれば、交流的には電源層５０１をグランド層とみなすことができる。したがって、本実施形態の半導体ＩＣ内蔵モジュール５００は、第１の実施形態と同様の効果を得ることができる。
図９（ａ）及び（ｂ）は、本発明の第６の実施形態に係る半導体内蔵ＩＣモジュールの構成を示す図であって、図９（ａ）は略平面図、図９（ｂ）はその略断面図である。
図９（ａ）及び（ｂ）に示すように、この半導体ＩＣ内蔵モジュール６００の特徴は、バスライン及び半導体ＩＣの上下を第１及び第２のグランド層１０５Ａ，１０５Ｂで挟み込むと共に、バスライン１０４Ｘ及び半導体ＩＣ１０２，１０３の周囲、例えば、バスライン１０４Ｘと当該バスライン１０４Ｘからの干渉を受けたくないアナログ回路６０１やアナログ信号ライン６０２が形成された領域（アナログ領域）との間の領域に、上下のグランド層１０５ａ，１０５ｂ間を接続するビアホール電極６０３を多数配列した点にある。その他の構成については第１の実施形態と同様であることから、同一の構成要素には同一の符号を付して説明を省略する。このように構成した場合には、第1の実施形態と同様の効果を得ることができるのみならず、バスライン１０４Ｘ等から発生して基板の平面方向に伝わるノイズがビアホール電極６０３の配列によって遮蔽されるので、バスライン１０４Ｘ等による干渉を最小限に抑えることができる。
図１０は、本発明の第７の実施形態に係る半導体内蔵ＩＣモジュールの構成を示す略断面図である。
図１０に示すように、この半導体ＩＣ内蔵モジュール７００の特徴は、多層基板１０１内においてバスライン１０４ＸやコントローラＩＣ１０２内のデジタル部分等が設けられた領域（デジタル領域）を覆う第１及び第２のグランド層１０５ａ，１０５ｂと、コントローラＩＣ１０２内のアナログ部分やアナログ信号ライン１０４Ｙが設けられた領域（アナログ領域）の上下を覆う第３及び第４のグランド層７０１ａ，７０１ｂとが形成されている点にある。アナログ領域は、コントローラＩＣ１０２のアナログ部分に限定されるものではなく、他のアナログ回路の形成領域も含まれる。第３のグランド層７０１ａは第１のグランド層１０５ａと同一層内において分離して形成されており、第４のグランド層７０２ｂは第１のグランド層１０５ｂと同一層内において分離して形成されている。このように、多層基板１０１内のデジタル領域を覆うグランド層とアナログ領域７０１ａ，７０１ｂを覆うグランド層とが同一層内において分離して形成されている場合には、バスライン等からのノイズがグランド層を介してアナログ側に伝わることがなく、バスライン等からの干渉をさらに抑えることができる。
本発明は、以上の各実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲内で種々の変更を加えることが可能であり、これらも本発明の範囲に包含されるものであることは言うまでもない。
例えば、上記各実施形態においては、多層基板が第１及び第２の絶縁層で構成されている場合について説明したが、本発明はこれに限定されるものではなく、３層以上の絶縁層で構成された多層基板に対しても適用可能である。ただし、バスラインとグランド層との間にアナログ配線層が介在していることは好ましくない。
また、上記各実施形態においては、多層基板内に埋め込まれる半導体ＩＣチップとしてコントローラＩＣ１０２及びメモリＩＣ１０３を例に挙げたが、本発明はこれに限定されるものではなく、入出力インターフェースとしてバスラインを用いるものであれば、どのような用途の半導体ＩＣであってもよい。
また、上記各実施形態においては、コントローラＩＣ１０２及びメモリＩＣ１０３がともに第２の絶縁層１０１ｂに埋め込まれている場合について説明したが、本発明はこれに限定されるものではなく、例えば、コントローラＩＣが第１の絶縁層１０１ａに埋め込まれ、メモリＩＣが第２の絶縁層１０１ｂに埋め込まれていてもかまわない。このような場合でも、コントローラＩＣとメモリＩＣとを接続するバスラインは第１の絶縁層１０１ａと第２の絶縁層１０１ｂの層間の配線層に形成することができ、ビアホール電極を用いる必要はない。
本発明の第１の実施形態に係る半導体ＩＣ内蔵モジュールの構成を示す略断面図である。 本発明の第１の実施形態に係る半導体ＩＣ内蔵モジュールの構成を示す略平面図である。 バスライン１０４Ｘの配線レイアウトの他の例を示す略平面図である。 本発明の第２の実施形態に係る半導体ＩＣ内蔵モジュールの構成を示す略断面図である。 本発明の第３の実施形態に係る半導体ＩＣ内蔵モジュールの構成を示す略断面図である。 バスライン１０４Ｘの等価回路を模式的に示す回路図である。 本発明の第４の実施形態に係る半導体ＩＣ内蔵モジュールの構成を示す略断面図である。 本発明の第５の実施形態に係る半導体ＩＣ内蔵モジュールの構成を示す略断面図である。 本発明の第６の実施形態に係る半導体ＩＣ内蔵モジュールの構成を示す図であって、（ａ）は略平面図、（ｂ）はその略断面図である。 本発明の第７の実施形態に係る半導体ＩＣ内蔵モジュールの構成を示す図であって、（ａ）は略平面図、（ｂ）はその略断面図である。
符号の説明
１００ 半導体ＩＣ内蔵モジュール
１０１ 多層基板
１０１ａ 第１の絶縁層
１０１ｂ 第２の絶縁層
１０１ｃ 第３の絶縁層
１０２ コントローラＩＣ
１０３ メモリＩＣ
１０４ 配線層
１０４ａ 第１の配線層
１０４ｂ 第２の配線層
１０４Ｘ バスライン
１０５ａ グランド層
１０５ｂ グランド層
１０６ バスラインを構成する信号ラインの一部
１０７ ビアホール電極
２００ 半導体ＩＣ内蔵モジュール
３００ 半導体ＩＣ内蔵モジュール
３０１ 磁性層
３０２ ダンピング抵抗
３０３ ビーズ
４００ 半導体ＩＣ内蔵モジュール
４０１ チップ部品
４０１ａ チップ部品の電極
４０１ｂ チップ部品の電極
４０２ ランドパターン
４０３ ビアホール電極
５００ 半導体ＩＣ内蔵モジュール
５０１ 電源層
５０２ バイパスコンデンサ
５０３ ビアホール電極
６００ 半導体ＩＣ内蔵モジュール
６０１ アナログ回路
６０２ アナログ信号ライン
６０３ ビアホール電極
７００ 半導体ＩＣ内蔵モジュール
７０１ａ 第３のグランド層
７０１ｂ 第４のグランド層

Claims (15)

  1. 複数の絶縁層が積層された多層基板と、互いに横並びに配置されるように前記多層基板内に埋め込まれた第１及び第２の半導体ＩＣチップと、前記第１及び第２の半導体チップ間を接続するバスラインと、前記バスラインの上方及び下方を覆う第１及び第２の導電層とを備えていることを特徴とする半導体ＩＣ内蔵モジュール。
  2. 前記多層基板は、第１及び第２の絶縁層と、前記第１及び第２の絶縁層間に設けられた第１の配線層とを含み、前記バスラインは前記第１の配線層に設けられている請求項１に記載の半導体ＩＣ内蔵モジュール。
  3. 前記第１及び第２の半導体ＩＣチップはともに前記第１又は第２の絶縁層いずれか一方に埋め込まれている請求項２に記載の半導体ＩＣ内蔵モジュール。
  4. 前記第１の導電層は、前記第１の絶縁層の前記第２の絶縁層とは反対側の表面に設けられており、前記第２の導電層は、前記第２の絶縁層の前記第１の絶縁層とは反対側の表面に設けられている請求項２又は３に記載の半導体ＩＣ内蔵モジュール。
  5. 前記第１及び第２の導電層がともにグランド層である請求項１乃至４のいずれか１項に記載の１に記載の半導体ＩＣ内蔵モジュール。
  6. 前記第１及び第２の導電層のいずれか一方が電源層であり、他方がグランド層であり、前記電源層とグランド層との間にバイパスコンデンサが設けられている請求項１乃至４のいずれか１項に記載の半導体ＩＣ内蔵モジュール。
  7. 前記バスラインに接続される受動素子のチップ部品が前記第１又は第２の導電層上に搭載されている請求項１乃至６のいずれか１項に記載の半導体ＩＣ内蔵モジュール。
  8. 前記第１及び第２の半導体ＩＣチップのいずれか一方がコントローラＩＣであり、他方がメモリＩＣである請求項１乃至７のいずれか１項に記載の半導体ＩＣ内蔵モジュール。
  9. 前記第１又は第２の絶縁層の少なくとも一方が強磁性材料を含んで構成されている請求項１乃至８のいずれか１項に記載の半導体ＩＣ内蔵モジュール。
  10. 前記第１及び第２の半導体ＩＣチップと前記バスラインとが導電性突起物を介して実質的に直接接続されていることを特徴とする請求項１乃至９のいずれか１項に記載の半導体ＩＣ内蔵モジュール。
  11. 前記バスラインを構成するすべての信号ラインが前記第１の配線層に設けられていることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体ＩＣ内蔵モジュール。
  12. 前記バスラインを構成する信号ラインの一部であって、少なくとも他の信号ラインと交差する部分が、前記第１の配線層とは異なる第２の配線層に設けられていることを特徴とする請求項１乃至１１のいずれか１項に記載の半導体ＩＣ内蔵モジュール。
  13. 少なくとも前記バスラインの周囲に、前記第１及び第２の導電層間を接続するビアホール電極が複数配列されていることを特徴とする請求項１乃至１２のいずれか１項に記載の半導体ＩＣ内蔵モジュール。
  14. 前記ビアホール電極は、前記バスラインとアナログ領域との間に配列されていることを特徴とする請求項１３に記載の半導体ＩＣ内蔵モジュール。
  15. 前記多層基板内に設けられたアナログ領域と、前記第１の導電層と同一層内に設けられ、前記アナログ領域の上方を覆う第３の導電層と、前記第２の導電層と同一層内に設けられ、前記アナログ領域の下方を覆う第４の導電層とをさらに備え、前記第１及び第２の導電層と前記第３及び第４の導電層とが分離して形成されていることを特徴とする請求項１乃至１４に記載の半導体ＩＣ内蔵モジュール。
JP2005266345A 2005-09-14 2005-09-14 半導体ｉｃ内蔵モジュール Active JP4701942B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005266345A JP4701942B2 (ja) 2005-09-14 2005-09-14 半導体ｉｃ内蔵モジュール
KR1020060089277A KR101227750B1 (ko) 2005-09-14 2006-09-14 반도체 ｉｃ 내장 모듈
CNB2006101538661A CN100561734C (zh) 2005-09-14 2006-09-14 半导体ic内设模块
TW095133995A TW200746384A (en) 2005-09-14 2006-09-14 Semiconductor IC-embedded module
US11/521,156 US7812444B2 (en) 2005-09-14 2006-09-14 Semiconductor IC-embedded module with multilayer substrates with multiple chips embedded therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005266345A JP4701942B2 (ja) 2005-09-14 2005-09-14 半導体ｉｃ内蔵モジュール

Publications (2)

Publication Number Publication Date
JP2007081079A true JP2007081079A (ja) 2007-03-29
JP4701942B2 JP4701942B2 (ja) 2011-06-15

Family

ID=37854254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005266345A Active JP4701942B2 (ja) 2005-09-14 2005-09-14 半導体ｉｃ内蔵モジュール

Country Status (5)

Country Link
US (1) US7812444B2 (ja)
JP (1) JP4701942B2 (ja)
KR (1) KR101227750B1 (ja)
CN (1) CN100561734C (ja)
TW (1) TW200746384A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012011210A1 (ja) * 2010-07-22 2012-01-26 パナソニック株式会社 半導体装置及びその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011089415A1 (de) * 2011-12-21 2013-06-27 Siemens Aktiengesellschaft Schaltungsträger mit einem Leitpfad und einer elektrischen Schirmung und Verfahren zu dessen Herstellung
CN103327726A (zh) * 2012-03-19 2013-09-25 鸿富锦精密工业（深圳）有限公司 电子装置及其印刷电路板的布局结构
WO2014202282A1 (de) * 2013-06-20 2014-12-24 Conti Temic Microelectronic Gmbh Leiterplatte
JP6665759B2 (ja) * 2016-11-10 2020-03-13 三菱電機株式会社 高周波回路
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01175297A (ja) * 1987-12-28 1989-07-11 Toshiba Corp 多層印刷配線板装置
JPH04294567A (ja) * 1991-03-25 1992-10-19 Mitsubishi Materials Corp 混成集積回路
JPH07240584A (ja) * 1994-02-25 1995-09-12 Ricoh Co Ltd 多層配線基板
JPH11289047A (ja) * 1998-04-02 1999-10-19 Hitachi Ltd マルチチップモジュールおよびその製造方法
JP2000183536A (ja) * 1998-12-17 2000-06-30 Sony Corp 機能モジュール及びその製造方法
JP2001144451A (ja) * 1999-11-12 2001-05-25 Ibi Tech Co Ltd 積層配線板
JP2003198146A (ja) * 2001-12-26 2003-07-11 Kyocera Corp 多層配線基板およびこれを用いた電子装置
JP2004343021A (ja) * 2003-03-17 2004-12-02 Matsushita Electric Ind Co Ltd 部品内蔵モジュールの製造方法及び製造装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031207A (ja) 1998-07-10 2000-01-28 Japan Radio Co Ltd フリップチップ実装基板およびフリップチップの実装方法
JP2000183540A (ja) 1998-12-17 2000-06-30 Nec Corp プリント配線基板
JP2001102517A (ja) 1999-09-30 2001-04-13 Sony Corp 回路装置
SG100666A1 (en) * 2000-04-04 2003-12-26 Nec Tokin Corp Wiring board comprising granular magnetic film
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
WO2002057921A1 (en) * 2001-01-19 2002-07-25 Hitachi,Ltd Electronic circuit device
JP2002324729A (ja) * 2001-02-22 2002-11-08 Tdk Corp 電子部品とその製造方法
US6937480B2 (en) * 2001-05-14 2005-08-30 Fuji Xerox Co., Ltd. Printed wiring board
TW550997B (en) 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
TWI229433B (en) * 2004-07-02 2005-03-11 Phoenix Prec Technology Corp Direct connection multi-chip semiconductor element structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01175297A (ja) * 1987-12-28 1989-07-11 Toshiba Corp 多層印刷配線板装置
JPH04294567A (ja) * 1991-03-25 1992-10-19 Mitsubishi Materials Corp 混成集積回路
JPH07240584A (ja) * 1994-02-25 1995-09-12 Ricoh Co Ltd 多層配線基板
JPH11289047A (ja) * 1998-04-02 1999-10-19 Hitachi Ltd マルチチップモジュールおよびその製造方法
JP2000183536A (ja) * 1998-12-17 2000-06-30 Sony Corp 機能モジュール及びその製造方法
JP2001144451A (ja) * 1999-11-12 2001-05-25 Ibi Tech Co Ltd 積層配線板
JP2003198146A (ja) * 2001-12-26 2003-07-11 Kyocera Corp 多層配線基板およびこれを用いた電子装置
JP2004343021A (ja) * 2003-03-17 2004-12-02 Matsushita Electric Ind Co Ltd 部品内蔵モジュールの製造方法及び製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012011210A1 (ja) * 2010-07-22 2012-01-26 パナソニック株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20070031257A (ko) 2007-03-19
JP4701942B2 (ja) 2011-06-15
US7812444B2 (en) 2010-10-12
CN100561734C (zh) 2009-11-18
US20070057366A1 (en) 2007-03-15
KR101227750B1 (ko) 2013-01-29
TW200746384A (en) 2007-12-16
CN1933150A (zh) 2007-03-21

Similar Documents

Publication Publication Date Title
US11328858B2 (en) Inductor component and inductor-component incorporating substrate
JP4701942B2 (ja) 半導体ｉｃ内蔵モジュール
US9220165B2 (en) Printed circuit board
JP5041897B2 (ja) シールド機能を有するインダクタ形成型配線基板
JP4202902B2 (ja) 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板
US20090058589A1 (en) Suspension inductor devices
US10694622B2 (en) Printed wiring board and switching regulator
JP2002083925A (ja) 集積回路装置
KR102279978B1 (ko) 모듈
JPWO2020071493A1 (ja) モジュール
JP5172311B2 (ja) 半導体モジュールおよび携帯機器
JP5716391B2 (ja) コイル内蔵基板
US20090178833A1 (en) Sliced electromagnetic cage for inductors
JP2009016732A (ja) 半導体デバイス及びその製造方法
US10512163B2 (en) Electronic component mounting board
JP5207587B2 (ja) 回路装置
JP5105106B2 (ja) 電子部品内蔵モジュール
JPH05327271A (ja) 多層配線基板
JP2005259969A (ja) 半導体装置およびその製造方法
KR100593959B1 (ko) 복합 구조의 인덕터
JPWO2020071491A1 (ja) モジュール
JPS61294850A (ja) 半導体集積回路装置
JP2005228977A (ja) 半導体装置
JPH10322022A (ja) 多層プリント基板
JP2010003799A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110221

R150 Certificate of patent or registration of utility model

Ref document number: 4701942

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150