WO2012011210A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2012011210A1
WO2012011210A1 PCT/JP2011/001735 JP2011001735W WO2012011210A1 WO 2012011210 A1 WO2012011210 A1 WO 2012011210A1 JP 2011001735 W JP2011001735 W JP 2011001735W WO 2012011210 A1 WO2012011210 A1 WO 2012011210A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
semiconductor device
die pad
pad portion
lead frame
Prior art date
Application number
PCT/JP2011/001735
Other languages
English (en)
French (fr)
Inventor
小賀彰
冨田佳宏
南尾匡紀
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN2011800238334A priority Critical patent/CN102893396A/zh
Priority to JP2012525294A priority patent/JPWO2012011210A1/ja
Priority to US13/285,896 priority patent/US20120038033A1/en
Publication of WO2012011210A1 publication Critical patent/WO2012011210A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof.
  • inverter control devices are required to be further reduced in size and weight, and in response to the demand, semiconductor devices such as power modules mounted therein are also required to be reduced in size and weight.
  • the first lead frame on which the power element is mounted and the second lead frame on which a control element for controlling the power element is arranged three-dimensionally.
  • a control element for controlling the power element is arranged three-dimensionally.
  • the conventional semiconductor device has a problem that reliability of operation may be lowered. Since the power element performs high-frequency switching operation with a large current, large electromagnetic noise is likely to be generated. The electromagnetic wave noise affects the control element and causes a malfunction, thereby reducing the reliability of the operation.
  • the distance between the power element and the control element will become smaller, and the malfunction of the control element due to electromagnetic noise will become a more serious problem.
  • the exemplary semiconductor device includes a first lead having a first semiconductor element, a second semiconductor element, and a first die pad portion, and the first semiconductor element is mounted on the first die pad portion.
  • a second lead frame having a frame, a second die pad portion, and a second semiconductor element mounted on the second die pad portion; and a surface of the first die pad portion opposite to the first semiconductor element.
  • the fixed heat sink, the exterior body formed so as to cover the first semiconductor element and the second semiconductor element, the first end portion exposed to the first surface of the exterior body, and the second end And a noise shield that is in contact with the surface of the first lead frame on which the first semiconductor element is mounted.
  • the first end portion is exposed on the first surface of the exterior body, and the second end portion is in contact with the surface on which the first semiconductor element of the first lead frame is mounted. It has. For this reason, it is difficult for electromagnetic noise generated in one semiconductor element to reach the other semiconductor device. Therefore, malfunction of the semiconductor element due to electromagnetic noise is less likely to occur, and reliability can be improved.
  • the noise shield is plural, and may be formed in a fence shape that blocks between the first semiconductor element and the second semiconductor element.
  • the noise shield may be in contact with the first die pad portion.
  • the first die pad portion may have a recess
  • the noise shield may have the second end inserted in the recess.
  • the first lead frame may have a grounding island, and the noise shield may be electrically connected to the grounding island.
  • the grounding island may have a recess
  • the noise shield may have the second end inserted into the recess
  • the exemplary semiconductor device may further include a circuit board fixed on the first die pad portion, and the first semiconductor element may be mounted on the circuit board.
  • the heat radiating plate may have a surface opposite to the surface fixed to the first die pad portion exposed from the second surface opposite to the first surface of the exterior body.
  • the noise shield may include a magnetic material.
  • the noise shield may have a cross-sectional area in the direction parallel to the first surface larger on the first end side than on the second end side.
  • the noise shield may be provided so as to surround the second die pad portion.
  • the exemplary semiconductor device may further include an electromagnetic wave absorbing plate provided on the first surface of the exterior body.
  • the first semiconductor element may be a power semiconductor element
  • the second semiconductor element may be a control element
  • a first lead frame in which a first semiconductor element is mounted on a first die pad portion and a second semiconductor element is mounted on a second die pad portion.
  • noise shields which may be formed in a fence shape that blocks between the first semiconductor element and the second semiconductor element.
  • the exemplary method for manufacturing a semiconductor device may further include a step (e) of fixing the electromagnetic wave absorbing plate to the surface of the exterior body on which the noise shield is formed, after the step (d).
  • the circuit board may be fixed to the first die pad portion after the first semiconductor element is mounted on the circuit board.
  • the first semiconductor element may be a power semiconductor element
  • the second semiconductor element may be a control element
  • FIG. 1 is a plan view showing a semiconductor device according to a first embodiment.
  • 1 is a bottom view showing a semiconductor device according to a first embodiment.
  • 1 is a plan view showing an internal structure of a semiconductor device according to a first embodiment.
  • FIG. 4 is a cross-sectional view taken along line IV-IV in FIG. 3. It is a top view which shows the modification of the internal structure of the semiconductor device which concerns on 1st Embodiment.
  • FIG. 6 is a cross-sectional view taken along line VI-VI in FIG. 5. It is sectional drawing which shows 1 process of the manufacturing method of the semiconductor device which concerns on 1st Embodiment. It is sectional drawing which shows 1 process of the manufacturing method of the semiconductor device which concerns on 1st Embodiment.
  • FIG. 1 shows a planar configuration viewed from the first surface side of the exterior body of the semiconductor device according to the first embodiment.
  • FIG. 2 shows a planar configuration viewed from the second surface side of the exterior body of the semiconductor device according to the present embodiment.
  • FIG. 3 shows a planar configuration inside the semiconductor device according to the present embodiment.
  • FIG. 4 shows a cross-sectional configuration taken along line IV-IV in FIG.
  • the semiconductor device of this embodiment includes a first lead frame 3, a power element 1, a heat sink 2, a control element 4, a second lead frame 5, and an exterior body. 6 and a noise shield 7.
  • the first lead frame 3 is made of a highly conductive material such as copper (Cu), and includes a first die pad portion 9 and a plurality of leads.
  • the power element 1 is fixed to one surface 9 a (hereinafter referred to as “upper surface”) of the first die pad portion 9 of the first lead frame 3 by, for example, a brazing material 8.
  • a bonding pad (not shown) of the power element 1 and a plurality of leads of the first lead frame 3 are electrically connected to each other by a metal member 21.
  • the power element 1 is an IGBT (insulated gate bipolar transistor) or a power MOSFET (metal oxide field effect transistor).
  • the power element 1 is a lateral power MOSFET with a built-in diode
  • the metal member 21 will be described as an aluminum (Al) wire, but gold (Au Or a metal wire such as copper (Cu), an aluminum (Al) ribbon, a copper (Cu) clip, or the like.
  • the aluminum ribbon and the copper clip have an advantage that power loss can be reduced because the cross-sectional area is large and the wiring resistance value is small as compared with the aluminum wire.
  • the heat radiating plate 2 is fixed to the other surface 9 b (hereinafter referred to as “lower surface”) of the first die pad portion 9 in the first lead frame 3 via an insulating sheet 10.
  • the heat radiating plate 2 may be a metal having good thermal conductivity such as copper (Cu) or aluminum (Al).
  • the insulating sheet 10 is made of a thermally conductive insulating material, and effectively transmits heat generated from the power element 1 to the heat radiating plate 2.
  • the insulating sheet 10 may have a three-layer structure in which an insulating layer is sandwiched between adhesive layers.
  • the control element 4 is an element that controls the power element 1 and incorporates a drive circuit and an overcurrent prevention circuit.
  • the control element 4 is fixed to one surface 11a (hereinafter referred to as “upper surface”) of the second die pad portion 11 in the second lead frame 5 by, for example, silver (Ag) paste.
  • a part of a bonding pad (not shown) of the control element 4 is electrically connected to a plurality of leads of the second lead frame 5 by gold (Au) wires 22.
  • Au gold
  • a part of the bonding pad is electrically connected to the bonding pad (not shown) of the power element 1 by the gold wire 22, and the power element 1 can be controlled by the control element 4.
  • the exterior body 6 is made of, for example, a thermosetting resin such as epoxy, and includes the power element 1, a part of the first lead frame 3 including the first die pad portion 9, the control element 4, and the second die pad portion 11. A part of the second lead frame 5 including the cover and the side surface 2c of the heat sink 2 are covered. As a result, the first lead frame 3 and the second lead frame 5 can be integrated, and the power element 1 and the control element 4 can be protected.
  • a thermosetting resin such as epoxy
  • the heat radiating plate 2 is made of a material having good thermal conductivity such as copper (Cu) or aluminum (Al), and one surface 2 b (hereinafter referred to as “lower surface”) of the heat radiating plate 2 is the second of the exterior body 6. It is exposed from the surface 6b (hereinafter referred to as “lower surface”). Thereby, the heat generated from the power element 1 can be efficiently transmitted to the outside. Since the side surface 2c of the heat radiating plate 2 is covered with the exterior body 6, the bonding between the heat radiating plate 2 and the first lead frame 3 can be further strengthened.
  • the end of the first lead frame 3 and the end of the second lead frame 5 protrude from the side surface of the exterior body 6 and are connected to a circuit such as an inverter control device as a mounting terminal of the semiconductor device.
  • the noise shield 7 has a lower end in contact with the first die pad portion 9 of the first lead frame 3 and an upper end exposed from a first surface 6 a (hereinafter referred to as “upper surface”) of the exterior body 6. Embedded in the exterior body 6.
  • the noise shield 7 is formed in a shape in which the upper end portion has a larger horizontal cross-sectional area than the lower end portion. For example, a truncated cone shape whose diameter gradually increases from the lower end toward the upper end.
  • the noise shield 7 may be a resin molded body obtained by mixing magnetic powder such as metal oxide particles or ferrite powder having magnetism such as chromium oxide or nickel oxide in a resin.
  • the noise shield 7 is made of a conductive material such as a resin molded body in which a conductive metal such as nickel (Ni) or carbon powder is mixed in an epoxy resin or the like
  • the first die pad 9 is electrically connected. Is electrically connected to the GND of the inverter control device via the ground (GND) terminal of the power element 1 connected to the power supply.
  • the noise shield 7 is formed in a fence shape that blocks between the power element 1 and the control element 4.
  • the power element 1 when viewed from one surface 1 a (hereinafter referred to as “upper surface”) side of the power element 1, the power element 1 is formed in a row so as to cross between the power element 1 and the control element 4. .
  • the three sides excluding the side where the lead of the second die pad portion 11 on which the control element 4 is mounted are fixed are surrounded. It may be provided as follows.
  • noise shielding body 7 is provided so as to have a fence shape for shielding. Further, a plurality of rows of noise shields 7 may be formed between the power element 1 and the control element 4.
  • the noise shield 7 from the upper surface 6a of the exterior body 6 to the upper surface 9a of the first die pad portion 9 is viewed from the upper surface 1a side of the power element 1, the power element 1 and the control element A plurality of rails are arranged at intervals from each other in the shape of a fence that blocks the gap between them. For this reason, part of the electromagnetic wave noise generated from the power element 1 is absorbed by the noise shield 7. Further, when the noise shield 7 is conductive, electromagnetic noise flows to the first die pad portion 9 side through the noise shield 7. As a result, the amount of electromagnetic noise reaching the control element 4 can be reduced to prevent the control element 4 from malfunctioning and to improve reliability.
  • the noise shield 7 serving as a vertical lattice of the fence has a large vertical sectional area. Since the area (lower end) where the first die pad portion 9 and the noise shield 7 are connected is restricted by the size of the power element 1 mounted on the first die pad portion 9, the noise shield 7 In the case of a cylindrical shape, it is difficult to increase the vertical cross-sectional area of the noise shield 7.
  • the noise shielding body 7 has a truncated cone shape whose diameter increases from the first die pad portion 9 toward the upper surface 6 a of the exterior body 6. For this reason, the vertical cross-sectional area of the noise shield 7 can be made larger than when the cylindrical noise shield 7 is provided. As a result, the amount of electromagnetic noise generated from the power element 1 and reaching the control element 4 can be reduced, so that the malfunction of the control element 4 can be more effectively prevented.
  • the noise shield 7 has a higher thermal conductivity than the exterior body 6, the heat generated from the power element 1 can be efficiently radiated from the upper surface 6 a side of the exterior body 6 of the noise shield 7. As a result, the influence of the heat generated from the power element 1 on the control element 4 can be reduced.
  • the heat radiating plate 2 to which the insulating sheet 10 is temporarily bonded is placed in the cavity of the lower mold 12 with the surface opposite to the insulating sheet 10 facing down.
  • the first lead frame 3 and the second lead frame 5 are connected to a predetermined die of the lower mold 12 so that the lower surface 9b of the first die pad portion 9 of the first lead frame 3 is in contact with the insulating sheet 10. Place in position.
  • the upper die 13 is lowered, and the first lead frame 3 and the second lead frame 5 are clamped by the upper die 13 and the lower die 12.
  • the upper mold 13 has a plurality of mold insertion pins 14 formed so as to be positioned on the first die pad portion 9 of the first lead frame 3.
  • the mold insertion pin 14 is connected to the first die pad portion 9 of the first lead frame 3. Is pressed downward. Thereby, the heat sink 2 attached to the lower surface 9 b of the first die pad portion 9 of the first lead frame 3 is pressed against the lower mold 12.
  • At least one mold insertion pin 14 is provided so as to be positioned between the power element 1 and the control element 4 when viewed from the upper surface 1 a side of the power element 1. ing.
  • at least the mold insertion pin 14 provided between the power element 1 and the control element 4 is from the contact surface with the first die pad portion 9 of the first lead frame 3. It has a truncated cone shape whose diameter gradually increases upward.
  • the shape of the mold insertion pin 14 may be a truncated pyramid shape.
  • a sealing resin such as an epoxy resin is injected between the upper mold 13 and the lower mold 12 by a transfer molding method, and the power element 1, the control element 4, and the heat dissipation.
  • An exterior body 6 that covers the side surface of the plate 2 is formed. Since the heat sink 2 is pressed against the lower mold 12 by the mold insertion pins 14, the sealing resin does not leak to the lower surface 2 b side of the heat sink 2. Therefore, the lower surface 2b side of the heat radiating plate 2 after sealing is not covered with the sealing resin, and heat radiation to the lower surface 2b side of the heat radiating plate 2 is effectively performed.
  • the tip end portion of the mold insertion pin 14 slightly enters the upper surface 9 a of the first die pad portion 9. ing. Therefore, the sealing resin does not flow into the contact surface between the mold insertion pin 14 and the first die pad portion 9.
  • an adhesive layer of the insulating sheet 10 disposed between the first die pad portion 9 of the first lead frame 3 and the heat sink 2 by heat propagated from the lower mold 12 and the upper mold 13 melts and hardens. For this reason, the insulating sheet 10, the lower surface 9b of the first die pad portion 9 of the first lead frame 3, and the heat sink 2 can be firmly bonded.
  • an opening 15 is formed at the position of the mold insertion pin 14 in the exterior body 6.
  • the opening 15 has a truncated cone shape whose diameter increases upward from the first die pad portion 9 of the first lead frame 3.
  • the first die pad portion 9 of the first lead frame 3 is exposed on the bottom surface of the opening 15 without the sealing resin adhering thereto.
  • the sealing body 16 is taken out from the lower mold 12. Thereafter, a magnetic paste containing magnetic particles such as nickel (Ni), an epoxy resin, and a solvent is applied from above the opening 15 to the inside of the opening 15 by a printing method such as screen printing or a dispensing method. Inject. Then, the noise shielding body 7 is formed in the opening 15 by curing the magnetic paste. Since the bottom surface of the opening 15 is pressed by the mold insertion pin 14 during the sealing process, a recess is formed on the upper surface 9 a of the first die pad portion 9.
  • a magnetic paste containing magnetic particles such as nickel (Ni), an epoxy resin, and a solvent is applied from above the opening 15 to the inside of the opening 15 by a printing method such as screen printing or a dispensing method. Inject.
  • the noise shielding body 7 is formed in the opening 15 by curing the magnetic paste. Since the bottom surface of the opening 15 is pressed by the mold insertion pin 14 during the sealing process, a recess is formed on the upper surface 9
  • the tip of the noise shield 7 is slightly intruded into the upper surface 9a of the first die pad portion 9, and the mechanical contact between the lower surface of the noise shield 7 and the upper surface 9a of the first die pad portion 9 is achieved.
  • the combined state is strengthened.
  • the noise shield 7 when the noise shield 7 is conductive, the electrical coupling state is also strengthened, and electromagnetic noise generated from the power element 1 is caused to flow to the first die pad portion 9 via the noise shield 7. The effect of reducing noise is improved.
  • the viscosity of the magnetic paste when the viscosity of the magnetic paste is high, in order to prevent the formation of voids in the opening 15, it may be subjected to vacuum defoaming and heat curing after application, or heat curing in a vacuum oven. May be. Thereby, the homogeneous noise shielding body 7 can be formed.
  • the present invention is not limited to this.
  • a frame may be used. Thereby, it is possible to realize a semiconductor device with improved productivity and increased alignment accuracy.
  • the noise shield 7 is conductive, electromagnetic noise flows to the first die pad portion 9 side via the noise shield 7. As a result, the amount of electromagnetic noise that reaches the control element 4 can be reduced, the malfunction of the control element 4 can be prevented, and the reliability can be improved.
  • FIG. 12 shows a cross-sectional configuration of the semiconductor device according to the second embodiment.
  • the semiconductor device of the second embodiment absorbs electromagnetic waves on the surface (upper surface 6a) opposite to the heat radiating plate 2 of the exterior body 6.
  • a plate 17 is provided.
  • the electromagnetic wave absorbing plate 17 includes, for example, a copper (Cu) plate plated with a magnetic material such as Ni, a conductive metal plate made of a Ni—Fe alloy such as 42 alloy, and a magnetic plate made of a magnetic material such as ferrite. do it.
  • an adhesive 18 such as an epoxy resin is applied to the upper surface 6a of the exterior body 6 and the electromagnetic wave absorbing plate 17 is placed.
  • the adhesive 18 is thermally cured to form a semiconductor device having the electromagnetic wave absorbing plate 17.
  • an insulating sheet may be attached to the upper surface 6a of the exterior body 6 and the electromagnetic wave absorbing plate 17 may be placed, and then thermosetting may be performed.
  • the noise shield 7 is formed by thermally curing a magnetic paste containing metal particles having magnetism such as nickel, an epoxy resin and a solvent. For this reason, the upper surface of the noise shield 7 is recessed from the upper surface 6 a of the exterior body 6 due to the curing shrinkage of the magnetic paste. Therefore, as shown in FIG. 11, the electromagnetic wave absorbing plate 17 is not lifted by the upper surface of the noise shield 7 on the upper surface 6 a of the exterior body 6. As a result, the upper surface 6a of the exterior body 6 and the electromagnetic wave absorbing plate 17 can be maintained in a flat state, and can be reliably formed without reducing the adhesive strength.
  • the electromagnetic wave noise radiated from the power element 1 but also the external electromagnetic wave noise incident from the upper part of the semiconductor device can be blocked by the newly provided electromagnetic wave absorbing plate 17.
  • FIGS. 13 and 14 show a planar configuration and a cross-sectional configuration inside the semiconductor device according to the third embodiment, respectively.
  • the semiconductor device of the third embodiment has the same configuration as that of the semiconductor device of the first embodiment, but the noise shield 7 is above the GND island 19. It is different in that it is formed.
  • the GND island 19 is formed in, for example, a rectangular shape that is electrically separated from the first die pad portion 9 of the first lead frame 3, and is provided on the upper surface of the heat sink 2 via the insulating sheet 10. ing.
  • the power element 1 can be a vertical power MOSFET.
  • a noise shield extending in the vertical direction from the upper surface of the exterior body 6 to the GND island 19 at least at a position between the power element 1 and the control element 4. 7 is provided.
  • the lower end of the noise shield 7 can be mechanically and electrically connected to the GND island 19.
  • a power element whose back surface is a drain electrode can be used.
  • a highly versatile semiconductor device can be realized.
  • a part of the electromagnetic wave noise radiated from the power element 1 flows to the GND island 19 side through the noise shield 7.
  • the amount of electromagnetic noise that reaches the control element 4 can be reduced, the malfunction of the control element 4 can be prevented, and the reliability can be improved.
  • the electromagnetic wave absorbing plate 17 may be provided on the upper surface 6a of the exterior body 6.
  • FIG. 15 shows a cross-sectional configuration of the semiconductor device according to the fourth embodiment.
  • the semiconductor device of the fourth embodiment has substantially the same configuration as the semiconductor device of the first embodiment, but differs in that it has a circuit board 31.
  • the circuit board 31 is mounted on the upper surface 9 a of the first die pad portion 9 included in the first lead frame 3.
  • One or more power elements 1 are mounted on a circuit pattern 32 formed on one surface 31 a (hereinafter referred to as “upper surface”) of the circuit board 31.
  • a noise shield 7 extending in the vertical direction with respect to the upper surface 1 a of the power element 1 is provided from the upper surface 6 a of the exterior body 6 toward the circuit pattern 32.
  • electrical connection between the power element 1 and the control element 4 can be performed via the circuit pattern 32.
  • the power element 1 is composed of a plurality of elements such as an IGBT and a diode, for example, electrical connection between the plurality of elements can be performed via the circuit pattern 32.
  • a semiconductor device having a high degree of design freedom and excellent versatility can be realized.
  • a noise shield 7 is provided.
  • the lower end of the noise shield 7 can be electrically connected to the first lead frame 3 via a GND portion of the circuit pattern 32 or a through via hole (not shown) formed in the circuit board 31.
  • the circuit board 31 since the circuit board 31 is included, the connection between the power element 1 and the control element 4 is easy. Furthermore, even a power element composed of a plurality of elements or the like can be mounted. Therefore, it is possible to easily realize a semiconductor device having a high degree of design freedom and excellent versatility.
  • the semiconductor device of the present embodiment even when the noise shield 7 is conductive, a part of the electromagnetic wave noise generated from the power element 1 is connected to the GND portion side of the circuit board 31 or the second through the noise shield 7.
  • the first lead frame 3 flows toward the first die pad portion 9 side. As a result, the amount of electromagnetic noise that reaches the control element 4 can be reduced, the malfunction of the control element 4 can be prevented, and the reliability can be improved.
  • a power element is mounted on the first lead frame and a control element is mounted on the second lead frame.
  • the present invention is not limited to the combination of the power element and the control element, and the same effect can be obtained as long as the semiconductor device encloses a plurality of semiconductor elements in one exterior body.
  • a plurality of noise shields 7 are formed is shown, one may be used.
  • the present invention can improve the reliability of operation, and is particularly useful as a semiconductor device such as an insulated gate bipolar semiconductor module and an intelligent power module.

Abstract

　半導体装置は、第１の半導体素子１と、第２の半導体素子４と、第１のダイパッド部９を有し、第１のダイパッド部９に第１の半導体素子１を搭載した第１のリードフレーム３と、第２のダイパッド部１１を有し、第２のダイパッド部１１に第２の半導体素子４を搭載した第２のリードフレーム５とを備えている。第１のダイパッド部９の第１の半導体素子１と反対側の面に、放熱板２が固定されている。第１の半導体素子１及び第２の半導体素子４を覆うように外装体６が形成されている。ノイズ遮蔽体７は、第１の端部が外装体６の第１の面に露出し、第２の端部が第１のリードフレーム９の第１の半導体素子１を搭載した面と接している。

Description

半導体装置及びその製造方法
　本発明は、半導体装置及びその製造方法に関する。
　例えばインバーター制御機器においては、さらなる小型化、軽量化が求められており、その要望に応え、その内部に実装されるパワーモジュール等の半導体装置にも小型化及び軽量化が求められている。
　パワーモジュールの小型化及び軽量化を進めるために、パワー素子を搭載した第１のリードフレームと、パワー素子を制御する制御素子を搭載した第２のリードフレームとを３次元的に配置することが検討されている（例えば、特許文献１を参照。）。３次元的に配置されたパワー素子と制御素子とを樹脂製の外装体内に封入することにより、半導体装置の小型化及び軽量化が期待される。
特開２００５－１５０５９５号公報
　しかしながら、前記従来の半導体装置は、動作に対する信頼性が低下するおそれがあるという問題がある。パワー素子は大電流の高周波スイッチング動作を行うため、大きな電磁波ノイズが発生しやすい。電磁波ノイズは制御素子に影響を与え、誤動作を発生させるため、動作に対する信頼性を低下させてしまう。
　今後、半導体装置の小型化がさらに進められると、パワー素子と制御素子との距離がますます小さくなり、電磁波ノイズによる制御素子の誤動作はより深刻な問題となる。
　本発明は、動作に対する信頼性を向上した半導体装置を実現できるようにすることを目的とする。
　具体的に例示の半導体装置は、第１の半導体素子と、第２の半導体素子と、第１のダイパッド部を有し、第１のダイパッド部に第１の半導体素子を搭載した第１のリードフレームと、第２のダイパッド部を有し、第２のダイパッド部に第２の半導体素子を搭載した第２のリードフレームと、第１のダイパッド部の第１の半導体素子と反対側の面に固定された放熱板と、第１の半導体素子及び第２の半導体素子を覆うように形成された外装体と、第１の端部が外装体の第１の面に露出し、第２の端部が第１のリードフレームの第１の半導体素子を搭載した面と接したノイズ遮蔽体とを備えている。
　例示の半導体装置は、第１の端部が外装体の第１の面に露出し、第２の端部が第１のリードフレームの第１の半導体素子を搭載した面と接したノイズ遮蔽体を備えている。このため、一方の半導体素子において発生した電磁波ノイズが他方の半導体装置に到達しにくくなる。従って、電磁波ノイズによる半導体素子の誤動作が生じにくくなり、信頼性を向上させることができる。
　例示の半導体装置において、ノイズ遮蔽体は複数であり、第１の半導体素子と第２の半導体素子との間を遮る柵状に形成されていてもよい。
　例示の半導体装置において、ノイズ遮蔽体は第１のダイパッド部と接していてもよい。
　例示の半導体装置において、第１のダイパッド部は凹部を有し、ノイズ遮蔽体は第２の端部が凹部に挿入されていてもよい。
　例示の半導体装置において、第１のリードフレームは接地用アイランドを有し、ノイズ遮蔽体は接地用アイランドと電気的に接続されていてもよい。
　例示の半導体装置において、接地用アイランドは凹部を有し、ノイズ遮蔽体は第２の端部が凹部に挿入されていてもよい。
　例示の半導体装置は、第１のダイパッド部の上に固定された回路基板をさらに有し、第１の半導体素子は、回路基板に実装されていてもよい。
　例示の半導体装置において、放熱板は第１のダイパッド部と固定された面と反対側の面が、外装体の第１の面と反対側の第２の面から露出していてもよい。
　例示の半導体装置において、ノイズ遮蔽体は磁性材料を含んでいてもよい。
　例示の半導体装置において、ノイズ遮蔽体は第１の面と並行な方向の断面の面積を、第１の端部側において第２の端部側よりも大きくすればよい。
　例示の半導体装置において、ノイズ遮蔽体は第２のダイパッド部を囲むように設けられていてもよい。
　例示の半導体装置は、外装体の第１の面に設けられた電磁波吸収プレートをさらに備えていてもよい。
　例示の半導体装置において、第１の半導体素子はパワー半導体素子であり、第２の半導体素子は制御素子であってもよい。
　例示の半導体装置の製造方法は、第１のダイパッド部の上に第１の半導体素子が搭載された第１のリードフレームと、第２のダイパッド部の上に第２の半導体素子が搭載された第２のリードフレームとを、下金型の所定の位置に載置する工程（ａ）と、工程（ａ）よりも後に、複数の金型挿入ピンを有する上金型を、金型挿入ピンが第１のリードフレームの第１の半導体素子を搭載した面と当接するように配置する工程（ｂ）と、上金型と下金型との間に樹脂を注入し、第１の半導体素子及び第２の半導体素子を覆い、金型挿入ピンに対応した複数の開口部を有する外装体を形成する工程（ｃ）と、開口部内にノイズ遮蔽体を形成する工程（ｄ）とを備え、第１のダイパッド部における第１の半導体素子と反対側の面には、放熱板が絶縁シートを介して固定されており、ノイズ遮蔽体は、第１の半導体素子と第２の半導体素子との間に形成されている。
　例示の半導体装置の製造方法において、ノイズ遮蔽体は複数であり、第１の半導体素子と第２の半導体素子との間を遮る柵状に形成されていてもよい。
　例示の半導体装置の製造方法は、工程（ｄ）よりも後に、外装体におけるノイズ遮蔽体が形成されている面に電磁波吸収プレートを固定する工程（ｅ）をさらに備えていてもよい。
　例示の半導体装置の製造方法において、第１の半導体素子を回路基板に実装した後、回路基板を第１のダイパッド部に固定してもよい。
　例示の半導体装置の製造方法において、第１の半導体素子はパワー半導体素子であり、第２の半導体素子は制御素子であってもよい。
　本発明の半導体装置及び半導体装置の製造方法によれば、動作に対する信頼性を向上した半導体装置を実現できる。
第１の実施形態に係る半導体装置を示す平面図である。 第１の実施形態に係る半導体装置を示す底面図である。 第１の実施形態に係る半導体装置の内部構造を示す平面図である。 図３のIV－IV線における断面図である。 第１の実施形態に係る半導体装置の内部構造の変形例を示す平面図である。 図５のVI－VI線における断面図である。 第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 第２の実施形態に係る半導体装置を示す平面図である。 第３の実施形態に係る半導体装置の内部構造を示す平面図である。 図１３のXIV－XIV線における断面図である。 第４の実施形態に係る半導体装置を示す断面である。 第４の実施形態に係る半導体装置の変形例を示す断面図である。
　以下、本発明の実施形態について図面を参照して説明する。なお、本発明は、本開示に記載された基本的な特徴に基づく限り、以下に記載の内容に限定されるものではない。
　（第１の実施形態）
　図１は、第１の実施形態に係る半導体装置の外装体の第１の面側から見た平面構成を示している。図２は、本実施形態に係る半導体装置の外装体の第２の面側から見た平面構成を示している。図３は、本実施形態に係る半導体装置内部の平面構成を示している。図４は、図３のIV－IV線における断面構成を示している。
　本実施形態の半導体装置は、図１～図４に示すように第１のリードフレーム３と、パワー素子１と、放熱板２と、制御素子４と、第２のリードフレーム５と、外装体６と、ノイズ遮蔽体７とを有している。
　図３及び図４に示すように、第１のリードフレーム３は、銅（Ｃｕ）等の導電性のよい材料からなり、第１のダイパッド部９と、複数のリードとを備えている。パワー素子１は、例えばろう材８により第１のリードフレーム３の第１のダイパッド部９の一方の面９ａ（以下、「上面」と記す）に固定されている。パワー素子１のボンディングパッド（図示せず）と第１のリードフレーム３の複数のリードとは、金属部材２１により相互に電気的に接続されている。なお、パワー素子１は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）又はパワーＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ）等である。以下においては、パワー素子１がダイオードが内蔵された横型パワーＭＯＳＦＥＴである場合について説明する、また、金属部材２１は、アルミニウム（Ａｌ）ワイヤーであるとして説明するが、アルミニウムワイヤーに代えて金（Ａｕ）若しくは銅（Ｃｕ）等の金属ワイヤー、アルミニウム（Ａｌ）リボン又は銅（Ｃｕ）クリップ等を用いてもよい。アルミニウムリボン及び銅クリップは、アルミニウムワイヤーと比べて断面積が大きく配線抵抗値が小さくなるため、パワー損失を低減することができるという利点がある。
　第１のリードフレーム３における第１のダイパッド部９の他方の面９ｂ（以下、「下面」と記す）には絶縁シート１０を介して放熱板２が固着されている。放熱板２は、銅（Ｃｕ）又はアルミニウム（Ａｌ）等の熱伝導性のよい金属とすればよい。
　絶縁シート１０は、熱伝導性の絶縁材料からなり、パワー素子１から発生する熱を効果的に放熱板２へ伝達する。絶縁シート１０は、例えば絶縁層を接着層により挟んだ３層構造とすればよい。
　制御素子４は、パワー素子１を制御する素子で、駆動回路及び過電流防止回路等を内蔵している。制御素子４は、第２のリードフレーム５における第２のダイパッド部１１の一方の面１１ａ（以下、「上面」と記す）に、例えば銀（Ａｇ）ペーストにより固定されている。制御素子４のボンディングパッド（図示せず）の一部は、第２のリードフレーム５の複数のリードと金（Ａｕ）ワイヤー２２により電気的に接続されている。また、ボンディングパッドの一部は、パワー素子１のボンディングパッド（図示せず）と金ワイヤー２２により電気的に接続されており、制御素子４によりパワー素子１を制御することができる。
　外装体６は、例えばエポキシ等の熱硬化型の樹脂からなり、パワー素子１、第１のダイパッド部９を含む第１のリードフレーム３の一部、制御素子４、第２のダイパッド部１１を含む第２のリードフレーム５の一部及び放熱板２の側面２ｃを覆っている。これにより第１のリードフレーム３と第２のリードフレーム５とを一体化すると共に、パワー素子１と制御素子４とを保護することができる。
　放熱板２は、銅（Ｃｕ）又はアルミニウム（Ａｌ）等の熱伝導性のよい材料からなり、放熱板２の一方の面２ｂ（以下、「下面」と記す）を外装体６の第２の面６ｂ（以下、「下面」と記す）から露出している。これにより、パワー素子１から生じる熱を外部に効率的に伝達することができる。放熱板２の側面２ｃは外装体６により覆われているため放熱板２と第１のリードフレーム３との接合をより強固にすることができる。
　第１のリードフレーム３の端部と第２のリードフレーム５の端部とは、外装体６の側面から突出しており、半導体装置の実装端子としてインバーター制御機器等の回路に接続される。
　ノイズ遮蔽体７は、下端が第１のリードフレーム３の第１のダイパッド部９に当接し、上端が外装体６の第１の面６ａ（以下、「上面」と記す）から露出するように、外装体６に埋め込まれている。ノイズ遮蔽体７は、下端部よりも上端部の方が水平方向の断面積が大きい形状に形成されている。例えば、下端から上端に向かって径が次第に大きくなる円錐台形状である。ノイズ遮蔽体７は、酸化クロム又は酸化ニッケル等の磁性を備えた金属酸化物粒子又はフェライト粉末等の磁性体粉末を樹脂中に混合した樹脂成形体とすればよい。
　ノイズ遮蔽体７が、エポキシ樹脂等にニッケル（Ｎｉ）等の導電性金属又はカーボン粉末等を混合した樹脂成形体等の導電性を有する材料からなる場合には、第１のダイパッド部９に電気的に接続したパワー素子１の接地（ＧＮＤ）端子を介してインバーター制御機器のＧＮＤと電気的に接続される。
　図３においてはノイズ遮蔽体７は、パワー素子１と制御素子４との間を遮る柵状に形成されている。図３においては、パワー素子１の一の面１ａ（以下、「上面」と記す）側から見た場合に、パワー素子１と制御素子４との間を横切るように１列に形成されている。しかし、第１のダイパッド部９の大きさによっては図５及び図６に示すように、制御素子４が搭載された第２のダイパッド部１１のリードが固定されている側を除く３方を囲むように設けてもよい。第２のダイパッド部１１の３方を囲むように複数のノイズ遮蔽体７を設けた場合にも、パワー素子１の上面１ａ側から見た場合に、少なくともパワー素子１と制御素子４との間を遮る柵状となるようにノイズ遮蔽体７を設ける。また、パワー素子１と制御素子４との間にノイズ遮蔽体７が複数列形成されていてもよい。
　第１の実施形態においては、外装体６の上面６ａから第１のダイパッド部９の上面９ａに至るノイズ遮蔽体７が、パワー素子１の上面１ａ側から見た場合にパワー素子１と制御素子４との間を遮る柵状に、互いに間隔をおいて複数配置されている。このため、パワー素子１から発生する電磁波ノイズの一部はノイズ遮蔽体７に吸収される。また、ノイズ遮蔽体７が導電性の場合には、電磁波ノイズは、ノイズ遮蔽体７を介して第１のダイパッド部９側へ流れる。その結果、制御素子４に到達する電磁波ノイズ量を減少させて制御素子４の誤動作の発生を防止し、信頼性を高めることができる。
　制御素子４に到達する電磁波ノイズ量を減少させるためには、柵の縦格子となるノイズ遮蔽体７の垂直方向の断面積が大きい方が好ましい。第１のダイパッド部９とノイズ遮蔽体７とが接続されている部分（下端）の面積は第１のダイパッド部９に搭載するパワー素子１の大きさによって制約を受けるため、ノイズ遮蔽体７が円柱状である場合には、ノイズ遮蔽体７の垂直方向の断面積を大きくすることが困難である。しかし、本実施形態においては、ノイズ遮蔽体７を、第１のダイパッド部９から外装体６の上面６ａに向かって径が広くなる円錐台形状としている。このため、円柱形状のノイズ遮蔽体７を設けた場合よりも、ノイズ遮蔽体７の鉛直方向の断面積を大きくすることができる。これによりパワー素子１から発生し、制御素子４に到達する電磁波ノイズの量を減少させることができるので制御素子４の誤動作の発生をより効果的に防止することができる。
　さらに、ノイズ遮蔽体７は外装体６より熱伝導率が高いため、パワー素子１から発生する熱をノイズ遮蔽体７の外装体６の上面６ａ側からも効率よく放熱することができる。これによりパワー素子１から発生する熱が制御素子４に与える影響も小さくすることができる。
　以下に、図７～図１１を用いて本実施形態の半導体装置の製造方法について説明する。まず、図７に示すように、絶縁シート１０を仮接着した放熱板２を、絶縁シート１０と反対側の面を下側にして下金型１２のキャビティー内に載置する。次に、第１のリードフレーム３及び第２のリードフレーム５を、第１のリードフレーム３の第１のダイパッド部９の下面９ｂが絶縁シート１０と接するようにして下金型１２の所定の位置に載置する。
　次に、図８に示すように、上金型１３を下降させ、第１のリードフレーム３及び第２のリードフレーム５を、上金型１３と下金型１２とによりクランプする。上金型１３は、第１のリードフレーム３の第１のダイパッド部９上に位置するように形成された複数の金型挿入ピン１４を有している。第１のリードフレーム３及び第２のリードフレーム５を上金型１３と下金型１２とによりクランプした際に、金型挿入ピン１４が、第１のリードフレーム３の第１のダイパッド部９を下方に押圧する。これにより、第１のリードフレーム３の第１のダイパッド部９の下面９ｂに貼り付けた放熱板２が下金型１２に押圧される。
　複数の金型挿入ピン１４のうち、少なくとも一つの金型挿入ピン１４は、パワー素子１の上面１ａ側から見た場合に、パワー素子１と制御素子４との間に位置するように設けられている。複数の金型挿入ピン１４のうち、少なくともパワー素子１と制御素子４との間に設けられた金型挿入ピン１４は、第１のリードフレーム３の第１のダイパッド部９との接触面から上方に向かって次第に径が大きくなる円錐台形状を有している。なお、金型挿入ピン１４の形状は、角錐台形状としてもよい。
　次に、図９に示すように、トランスファーモールド法により、エポキシ樹脂等の封止樹脂を、上金型１３と下金型１２との間に注入して、パワー素子１、制御素子４及び放熱板２の側面を覆う外装体６を形成する。放熱板２は、金型挿入ピン１４により下金型１２に押圧されているので、封止樹脂が放熱板２の下面２ｂ側に漏れ出すことはない。従って、封止後の放熱板２の下面２ｂ側は、封止樹脂に覆われず、放熱板２の下面２ｂ側への放熱が効果的に行われる。
　また、第１のダイパッド部９の上面９ａが金型挿入ピン１４によって押圧されているので、金型挿入ピン１４の先端部は第１のダイパッド部９の上面９ａにわずかに突入した状態となっている。そのため、金型挿入ピン１４と第１のダイパッド部９との接触面には、封止樹脂が流入することはない。
　封止工程において、下金型１２及び上金型１３から伝播する熱により、第１のリードフレーム３の第１のダイパッド部９と放熱板２との間に配置した絶縁シート１０の接着層（図示せず）が溶融、硬化しする。このため、絶縁シート１０と第１のリードフレーム３の第１のダイパッド部９の下面９ｂ及び放熱板２とを強固に接着することができる。
　次に、図１０に示すように上金型１３を上昇させると、外装体６における金型挿入ピン１４の位置に開口部１５が形成される。開口部１５は、第１のリードフレーム３の第１のダイパッド部９から上方に向かって径が大きくなる、円錐台形状となる。開口部１５の底面は、封止樹脂が付着することなく、第１のリードフレーム３の第１のダイパッド部９が露出している。
　次に、図１１に示すように、下金型１２から封止体１６を取り出す。この後、開口部１５の上方から、ニッケル（Ｎｉ）等の磁性を備えた金属粒子、エポキシ樹脂及び溶剤等を含む磁性体ペーストを、例えばスクリーン印刷などの印刷法又はディスペンス法によって開口部１５内に注入する。その後、磁性体ペーストを硬化することにより、開口部１５内にノイズ遮蔽体７が形成される。開口部１５の底面は、封止工程中に金型挿入ピン１４で押圧されているため、第１のダイパッド部９の上面９ａには凹部が形成される。このため、ノイズ遮蔽体７の先端部は、第１のダイパッド部９の上面９ａにわずかに突入した状態となり、ノイズ遮蔽体７の下面と第１のダイパッド部９の上面９ａとの機械的な結合状態が強化される。
　また、ノイズ遮蔽体７が導電性の場合には、電気的な結合状態も強化され、パワー素子１から発生する電磁波ノイズを、ノイズ遮蔽体７を介して第１のダイパッド部９へ流し、電磁波ノイズを低減する効果が向上する。
　なお、磁性体ペーストの粘度が高い場合には、開口部１５内のボイドの発生を防ぐために、塗布後、真空脱泡し、熱硬化を行ってもよいし、真空オーブン中で熱硬化を行ってもよい。これにより、均質なノイズ遮蔽体７を形成できる。
　また、第１の実施形態として、２枚の個別のリードフレームを用いた例を説明したが、これに限らず、例えば第１のリードフレーム３と第２のリードフレーム５とを一体化したリードフレームを用いてもよい。これにより、生産性の向上と、位置合わせ精度を高めた半導体装置を実現できる。
　以上のように、第１の実施形態においては、少なくともパワー素子１と制御素子４との間に、外装体６の上面６ａから第１のリードフレーム３の第１のダイパッド部９の上面９ａに延在するノイズ遮蔽体７を設けた。これにより、パワー素子１から発生する電磁波ノイズの一部がノイズ遮蔽体７に吸収される。また、ノイズ遮蔽体７が導電性の場合には、電磁波ノイズがノイズ遮蔽体７を介して第１のダイパッド部９側へ流れる。その結果、制御素子４に到達する電磁波ノイズ量を減少させ、制御素子４の誤動作の発生を防止し、信頼性を高めることができる。
　（第２の実施形態）
　図１２は、第２の実施形態に係る半導体装置の断面構成を示している。図１２に示すように、第２の実施形態の半導体装置は、第１の実施形態の半導体装置の構成に加えて、外装体６の放熱板２と反対側の面（上面６ａ）に電磁波吸収プレート１７が設けられている。なお、電磁波吸収プレート１７は、例えばＮｉ等の磁性材料によりメッキされた銅（Ｃｕ）プレート又は４２アロイ等のＮｉ－Ｆｅ合金からなる導電性金属プレート及びフェライト等の磁性材料からなる磁性体プレートとすればよい。
　以下に、本実施形態の半導体装置の製造方法を説明する。第１の実施形態と同様の方法によりノイズ遮蔽体７を有する半導体装置を形成した後、外装体６の上面６ａに、エポキシ樹脂等の接着剤１８を塗布し、電磁波吸収プレート１７を載置する。その状態で、接着剤１８を熱硬化することにより、電磁波吸収プレート１７を有する半導体装置が形成される。なお、接着剤１８の代わりに絶縁シートを外装体６の上面６ａに貼り付け、電磁波吸収プレート１７を載置した後、熱硬化を行ってもよい。
　ノイズ遮蔽体７は、ニッケル等の磁性を備えた金属粒子、エポキシ樹脂及び溶剤等を含む磁性体ペーストを熱硬化して形成している。このため、磁性体ペーストの硬化収縮により、ノイズ遮蔽体７の上面は外装体６の上面６ａから窪んだ状態となる。従って、図１１に示すように、外装体６の上面６ａにおいて電磁波吸収プレート１７がノイズ遮蔽体７の上面により持ち上げられることがない。その結果、外装体６の上面６ａと、電磁波吸収プレート１７との平面状態を保って、接着強度を低下させずに確実に形成できる。
　第２の実施形態によれば、新たに設けた電磁波吸収プレート１７により、パワー素子１から放射される電磁波ノイズだけではなく、半導体装置の上部から入射する外部からの電磁波ノイズを遮断できる。これにより、さらに動作の信頼性を高めた半導体装置を実現できる。
　（第３の実施形態）
　図１３及び図１４はそれぞれ、第３の実施形態に係る半導体装置内部の平面構成及び断面構成を示している。図１３及び図１４に示すように、第３の実施形態の半導体装置は、第１の実施形態の半導体装置と同様の構成を有しているが、ノイズ遮蔽体７がＧＮＤ用アイランド１９の上に形成されているという点で異なる。ＧＮＤ用アイランド１９は、第１のリードフレーム３の第１のダイパッド部９とは電気的に分離した、例えば矩形形状に形成されており、絶縁シート１０を介して放熱板２の上面に設けられている。
　縦型パワーＭＯＳＦＥＴは、チップ裏面をドレイン電極として用いるため、パワー素子１から第１のダイパッド部９を介して半導体装置のドレイン端子へ大電流が流れる。このため、導電性のノイズ遮蔽体７を半導体装置に組み込む場合、直接ノイズ遮蔽体７を第１のダイパッド部９に接合することができない。しかし、本実施形態の構成とすることにより、パワー素子１を縦型パワーＭＯＳＦＥＴとすることが可能となる。
　パワー素子１の上面１ａ側から見た場合に、少なくともパワー素子１と制御素子４との間の位置に、外装体６の上面からＧＮＤ用アイランド１９に対して鉛直方向に延在するノイズ遮蔽体７を設ける。ノイズ遮蔽体７の下端をＧＮＤ用アイランド１９と機械的及び電気的に接続できる。
　本実施形態の半導体装置によれば、チップ裏面がドレイン電極であるパワー素子を用いることができる。これにより、汎用性が高い半導体装置を実現できる。
　また、本実施形態の半導体装置によれば、パワー素子１から放射される電磁波ノイズの一部がノイズ遮蔽体７を介してＧＮＤ用アイランド１９側へ流れる。その結果、制御素子４に到達する電磁波ノイズ量を減少させて、制御素子４の誤動作の発生を防止し、信頼性を高めることができる。
　なお、本実施形態においても外装体６の上面６ａの上に電磁波吸収プレート１７を設けてもよい。
　（第４の実施形態）
　図１５は、第４の実施形態に係る半導体装置の断面構成を示している。図１５に示すように第４の実施形態の半導体装置は、第１の実施形態の半導体装置とほぼ同様の構成を有しているが、回路基板３１を有している点で異なっている。回路基板３１は、第１のリードフレーム３に含まれる第１のダイパッド部９の上面９ａに搭載されている。回路基板３１の一方の面３１ａ（以下、「上面」と記す）に形成された回路パターン３２の上に、１つ以上のパワー素子１が搭載されている。外装体６の上面６ａから回路パターン３２に向かって、パワー素子１の上面１ａに対して鉛直方向に延在するノイズ遮蔽体７が設けられている。
　このような構成とすることにより、パワー素子１と制御素子４との間の電気的接続を回路パターン３２を介して行うことができる。また、パワー素子１が、例えばＩＧＢＴとダイオードといった複数の素子から構成されている場合に、複数の素子間の電気的接続を回路パターン３２を介して行うことができる。その結果、設計の自由度が高く、汎用性に優れた半導体装置を実現できる。
　パワー素子１の上面１ａに対して平行方向における少なくともパワー素子１と制御素子４との間に、外装体６の上面６ａから回路基板３１の回路パターン３２の上面に対して鉛直方向に延在するノイズ遮蔽体７を設ける。これにより、ノイズ遮蔽体７の下端を、回路パターン３２のＧＮＤ部又は回路基板３１に形成した貫通ビアホール（図示せず）を介して第１のリードフレーム３と電気的に接続できる。
　第４の実施形態によれば、回路基板３１を有しているため、パワー素子１と制御素子４との接続が容易である。さらに、複数の素子等により構成されているパワー素子であっても実装することができる。従って、設計の自由度が高く、汎用性に優れた半導体装置を容易に実現できる。
　本実施形態の半導体装置によれば、ノイズ遮蔽体７が導電性の場合でも、パワー素子１から発生する電磁波ノイズの一部がノイズ遮蔽体７を介して回路基板３１のＧＮＤ部側、又は第１のリードフレーム３の第１のダイパッド部９側へ流れる。その結果、制御素子４に到達する電磁波ノイズ量を減少させて、制御素子４の誤動作の発生を防止し、信頼性を高めることができる。
　なお、図１６に示すように、本実施形態においても外装体６の上面６ａの上に電磁波吸収プレート１７を設けてもよい。
　各実施形態において、第１のリードフレームにパワー素子が搭載され、第２のリードフレームに制御素子が搭載されている例を示した。しかし、パワー素子と制御素子との組み合わせに限らず、複数の半導体素子を１つの外装体の中に封入する半導体装置であれば同様の効果が得られる。ノイズ遮蔽体７が複数形成されている例を示したが、１つであってもよい。
　本発明は、動作に対する信頼性を向上でき、特に絶縁ゲートバイポーラ半導体モジュール及びインテリジェントパワーモジュール等の半導体装置として有用である。
１　　　　パワー素子
１ａ　　　上面
２　　　　放熱板
２ｂ　　　下面
２ｃ　　　側面
３　　　　第１のリードフレーム
４　　　　制御素子
５　　　　第２のリードフレーム
６　　　　外装体
６ａ　　　第１の面
６ｂ　　　第２の面
７　　　　ノイズ遮蔽体
８　　　　ろう材
９　　　　第１のダイパッド部
９ａ　　　上面
９ｂ　　　下面
１０　　　絶縁シート
１１　　　第２のダイパッド部
１１ａ　　上面
１２　　　下金型
１３　　　上金型
１４　　　金型挿入ピン
１５　　　開口部
１６　　　封止体
１７　　　電磁波吸収プレート
１８　　　接着剤
１９　　　ＧＮＤ用アイランド
２１　　　金属部材
２２　　　金ワイヤー
３１　　　回路基板
３１ａ　　上面
３２　　　回路パターン

Claims (18)

  1. 　第１の半導体素子と、
    　第２の半導体素子と、
    　第１のダイパッド部を有し、前記第１のダイパッド部に前記第１の半導体素子を搭載した第１のリードフレームと、
    　第２のダイパッド部を有し、前記第２のダイパッド部に前記第２の半導体素子を搭載した第２のリードフレームと、
    　前記第１のダイパッド部の前記第１の半導体素子と反対側の面に固定された放熱板と、
    　前記第１の半導体素子及び前記第２の半導体素子を覆うように形成された外装体と、
    　第１の端部が前記外装体の第１の面に露出し、第２の端部が前記第１のリードフレームの前記第１の半導体素子を搭載した面と接したノイズ遮蔽体とを備えている半導体装置。
  2. 　前記ノイズ遮蔽体は、複数であり、前記第１の半導体素子と前記第２の半導体素子との間を遮る柵状に形成されている請求項１に記載の半導体装置。
  3. 　前記ノイズ遮蔽体は、前記第１のダイパッド部と接している請求項１に記載の半導体装置。
  4. 　前記第１のダイパッド部は、凹部を有し、
    　前記ノイズ遮蔽体は、前記第２の端部が前記凹部に挿入されている請求項３に記載の半導体装置。
  5. 　前記第１のリードフレームは、接地用アイランドを有し、
    　前記ノイズ遮蔽体は、前記接地用アイランドと電気的に接続されている請求項１に記載の半導体装置。
  6. 　前記接地用アイランドは、凹部を有し、
    　前記ノイズ遮蔽体は、前記第２の端部が前記凹部に挿入されている請求項５に記載の半導体装置。
  7. 　前記第１のダイパッド部の上に固定された回路基板をさらに有し、
    　前記第１の半導体素子は、前記回路基板に実装されている請求項１に記載の半導体装置。
  8. 　前記放熱板は、前記第１のダイパッド部と固定された面と反対側の面が、前記外装体の前記第１の面と反対側の第２の面から露出している請求項１に記載の半導体装置。
  9. 　前記ノイズ遮蔽体は、磁性材料を含む請求項１に記載の半導体装置。
  10. 　前記ノイズ遮蔽体は、前記第１の面と並行な方向の断面の面積が、前記第１の端部側において前記第２の端部側よりも大きい請求項１に記載の半導体装置。
  11. 　前記ノイズ遮蔽体は、複数であり、前記第２のダイパッド部を囲むように設けられている請求項１に記載の半導体装置。
  12. 　前記外装体の第１の面に設けられた電磁波吸収プレートをさらに備えている請求項１に記載の半導体装置。
  13. 　前記第１の半導体素子は、パワー半導体素子であり、
    　前記第２の半導体素子は、制御素子である請求項１に記載の半導体装置。
  14. 　第１のダイパッド部の上に第１の半導体素子が搭載された第１のリードフレームと、第２のダイパッド部の上に第２の半導体素子が搭載された第２のリードフレームとを、下金型の所定の位置に載置する工程（ａ）と、
    　前記工程（ａ）よりも後に、金型挿入ピンを有する上金型を、前記金型挿入ピンが前記第１のリードフレームの前記第１の半導体素子を搭載した面と当接するように配置する工程（ｂ）と、
    　前記上金型と前記下金型との間に樹脂を注入し、前記第１の半導体素子及び前記第２の半導体素子を覆い、前記金型挿入ピンに対応した開口部を有する外装体を形成する工程（ｃ）と、
    　前記開口部内にノイズ遮蔽体を形成する工程（ｄ）とを備え、
    　前記第１のダイパッド部における前記第１の半導体素子と反対側の面には、放熱板が絶縁シートを介して固定されており、
    　前記ノイズ遮蔽体は、前記第１の半導体素子と前記第２の半導体素子との間に形成されている半導体装置の製造方法。
  15. 　前記ノイズ遮蔽体は、複数であり、前記第１の半導体素子と前記第２の半導体素子との間を遮る柵状に形成されている請求項１４に記載の半導体装置の製造方法。
  16. 　前記工程（ｄ）よりも後に、前記外装体における前記ノイズ遮蔽体が形成されている面に電磁波吸収プレートを固定する工程（ｅ）をさらに備えている請求項１４に記載の半導体装置の製造方法。
  17. 　前記第１の半導体素子を回路基板に実装した後、前記回路基板を前記第１のダイパッド部に固定する請求項１４に記載の半導体装置の製造方法。
  18. 　前記第１の半導体素子は、パワー半導体素子であり、
    　前記第２の半導体素子は、制御素子である請求項１４に記載の半導体装置の製造方法。
PCT/JP2011/001735 2010-07-22 2011-03-24 半導体装置及びその製造方法 WO2012011210A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011800238334A CN102893396A (zh) 2010-07-22 2011-03-24 半导体装置及其制造方法
JP2012525294A JPWO2012011210A1 (ja) 2010-07-22 2011-03-24 半導体装置及びその製造方法
US13/285,896 US20120038033A1 (en) 2010-07-22 2011-10-31 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-164558 2010-07-22
JP2010164558 2010-07-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/285,896 Continuation US20120038033A1 (en) 2010-07-22 2011-10-31 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2012011210A1 true WO2012011210A1 (ja) 2012-01-26

Family

ID=45496649

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/001735 WO2012011210A1 (ja) 2010-07-22 2011-03-24 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US20120038033A1 (ja)
JP (1) JPWO2012011210A1 (ja)
CN (1) CN102893396A (ja)
WO (1) WO2012011210A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162516A (ja) * 2014-02-26 2015-09-07 株式会社ジェイデバイス 半導体装置
JP2017143312A (ja) * 2013-02-08 2017-08-17 クアルコム，インコーポレイテッド 磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）のためのスモールフォームファクタ磁気シールド
WO2017145331A1 (ja) * 2016-02-25 2017-08-31 三菱電機株式会社 半導体パッケージ、及びモジュール
JP2018019111A (ja) * 2017-11-02 2018-02-01 Ｔｏｗａ株式会社 電子部品パッケージの製造方法
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
KR20210022271A (ko) * 2019-08-20 2021-03-03 제엠제코(주) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
JPWO2021001924A1 (ja) * 2019-07-02 2021-11-11 三菱電機株式会社 パワーモジュールおよびその製造方法
WO2021245915A1 (ja) * 2020-06-05 2021-12-09 三菱電機株式会社 パワー半導体装置及びその製造方法並びに電力変換装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129875A (ja) * 2009-11-20 2011-06-30 Panasonic Corp 半導体装置及びそのリードフレーム
US9379049B2 (en) 2012-07-04 2016-06-28 Panasonic Intellectual Property Management Co., Ltd. Semiconductor apparatus
JP5863599B2 (ja) * 2012-08-21 2016-02-16 三菱電機株式会社 パワーモジュール
US8981539B2 (en) * 2013-06-10 2015-03-17 Alpha & Omega Semiconductor, Inc. Packaged power semiconductor with interconnection of dies and metal clips on lead frame
JP2015065339A (ja) * 2013-09-25 2015-04-09 三菱電機株式会社 半導体装置
CN104681509A (zh) * 2013-12-03 2015-06-03 上海北京大学微电子研究院 一种改进型的双基岛封装结构
JP5939246B2 (ja) * 2013-12-26 2016-06-22 株式会社デンソー 電子制御装置
JP6046063B2 (ja) * 2014-01-22 2016-12-14 古河電気工業株式会社 基板
US10381293B2 (en) * 2016-01-21 2019-08-13 Texas Instruments Incorporated Integrated circuit package having an IC die between top and bottom leadframes
US11107746B2 (en) * 2016-02-09 2021-08-31 Mitsubishi Electric Corporation Power semiconductor apparatus and manufacturing method therefor
US10373895B2 (en) * 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
JP6804421B2 (ja) * 2017-10-06 2020-12-23 三菱電機株式会社 半導体装置
CN110718542B (zh) * 2018-07-11 2021-05-04 朋程科技股份有限公司 功率元件封装结构
JP7109347B2 (ja) * 2018-12-03 2022-07-29 三菱電機株式会社 半導体装置および電力変換装置
CN111834350B (zh) * 2019-04-18 2023-04-25 无锡华润安盛科技有限公司 Ipm的封装方法以及ipm封装中的键合方法
US11626351B2 (en) * 2021-01-26 2023-04-11 Infineon Technologies Ag Semiconductor package with barrier to contain thermal interface material

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009097A (ja) * 2000-06-22 2002-01-11 Oki Electric Ind Co Ltd 半導体装置とその製造方法
JP2005347428A (ja) * 2004-06-02 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置
JP2007081079A (ja) * 2005-09-14 2007-03-29 Tdk Corp 半導体ｉｃ内蔵モジュール
WO2007114224A1 (ja) * 2006-03-29 2007-10-11 Kyocera Corporation 回路モジュール及び無線通信機器、並びに回路モジュールの製造方法
JP2008101227A (ja) * 2007-12-27 2008-05-01 Mitsubishi Electric Corp 熱伝導性樹脂シートおよびこれを用いたパワーモジュール
JP2008192978A (ja) * 2007-02-07 2008-08-21 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442228A (en) * 1992-04-06 1995-08-15 Motorola, Inc. Monolithic shielded integrated circuit
US6677672B2 (en) * 2002-04-26 2004-01-13 Semiconductor Components Industries Llc Structure and method of forming a multiple leadframe semiconductor device
US6713317B2 (en) * 2002-08-12 2004-03-30 Semiconductor Components Industries, L.L.C. Semiconductor device and laminated leadframe package
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
US20090000815A1 (en) * 2007-06-27 2009-01-01 Rf Micro Devices, Inc. Conformal shielding employing segment buildup
US7518067B2 (en) * 2006-09-27 2009-04-14 Advanced Micro Devices, Inc. Metal cage structure and method for EMI shielding
US8093691B1 (en) * 2009-07-14 2012-01-10 Amkor Technology, Inc. System and method for RF shielding of a semiconductor package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009097A (ja) * 2000-06-22 2002-01-11 Oki Electric Ind Co Ltd 半導体装置とその製造方法
JP2005347428A (ja) * 2004-06-02 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置
JP2007081079A (ja) * 2005-09-14 2007-03-29 Tdk Corp 半導体ｉｃ内蔵モジュール
WO2007114224A1 (ja) * 2006-03-29 2007-10-11 Kyocera Corporation 回路モジュール及び無線通信機器、並びに回路モジュールの製造方法
JP2008192978A (ja) * 2007-02-07 2008-08-21 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2008101227A (ja) * 2007-12-27 2008-05-01 Mitsubishi Electric Corp 熱伝導性樹脂シートおよびこれを用いたパワーモジュール

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017143312A (ja) * 2013-02-08 2017-08-17 クアルコム，インコーポレイテッド 磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）のためのスモールフォームファクタ磁気シールド
JP2015162516A (ja) * 2014-02-26 2015-09-07 株式会社ジェイデバイス 半導体装置
US10236231B2 (en) 2014-02-26 2019-03-19 J-Devices Corporation Semiconductor device
WO2017145331A1 (ja) * 2016-02-25 2017-08-31 三菱電機株式会社 半導体パッケージ、及びモジュール
JP2018019111A (ja) * 2017-11-02 2018-02-01 Ｔｏｗａ株式会社 電子部品パッケージの製造方法
JPWO2021001924A1 (ja) * 2019-07-02 2021-11-11 三菱電機株式会社 パワーモジュールおよびその製造方法
JP7204919B2 (ja) 2019-07-02 2023-01-16 三菱電機株式会社 パワーモジュールおよびその製造方法
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
US11791170B2 (en) 2019-08-06 2023-10-17 Texas Instruments Incorporated Universal semiconductor package molds
KR20210022271A (ko) * 2019-08-20 2021-03-03 제엠제코(주) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
KR102231769B1 (ko) * 2019-08-20 2021-04-01 제엠제코(주) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
US11127663B2 (en) 2019-08-20 2021-09-21 Jmj Korea Co., Ltd. Semiconductor package having exposed heat sink for high thermal conductivity
WO2021245915A1 (ja) * 2020-06-05 2021-12-09 三菱電機株式会社 パワー半導体装置及びその製造方法並びに電力変換装置
JPWO2021245915A1 (ja) * 2020-06-05 2021-12-09
JP7286016B2 (ja) 2020-06-05 2023-06-02 三菱電機株式会社 パワー半導体装置及びその製造方法並びに電力変換装置

Also Published As

Publication number Publication date
US20120038033A1 (en) 2012-02-16
CN102893396A (zh) 2013-01-23
JPWO2012011210A1 (ja) 2013-09-09

Similar Documents

Publication Publication Date Title
WO2012011210A1 (ja) 半導体装置及びその製造方法
JP5873998B2 (ja) 半導体装置及びその製造方法
US8987877B2 (en) Semiconductor device
US5703399A (en) Semiconductor power module
US8471373B2 (en) Resin-sealed semiconductor device and method for fabricating the same
US8614505B2 (en) Semiconductor device with heat spreader
CN104620372B (zh) 半导体装置
US20080119065A1 (en) Circuit device
JPWO2007026944A1 (ja) 回路装置およびその製造方法
JP6400509B2 (ja) 電子部品の製造方法
CN110914975A (zh) 功率半导体模块
JP5341339B2 (ja) 回路装置
CN114334893A (zh) 具有带有焊盘偏移特征的芯片载体的半导体封装
US10304751B2 (en) Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe
US20230215788A1 (en) Power module and manufacturing method thereof, converter, and electronic device
US11658151B2 (en) Semiconductor device
CN103354228A (zh) 半导体封装件及其制造方法
JP2013187268A (ja) 半導体モジュール
JP7476540B2 (ja) 半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180023833.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11809389

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012525294

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11809389

Country of ref document: EP

Kind code of ref document: A1