JP2878188B2 - 高周波回路用多層基板 - Google Patents
高周波回路用多層基板Info
- Publication number
- JP2878188B2 JP2878188B2 JP8171414A JP17141496A JP2878188B2 JP 2878188 B2 JP2878188 B2 JP 2878188B2 JP 8171414 A JP8171414 A JP 8171414A JP 17141496 A JP17141496 A JP 17141496A JP 2878188 B2 JP2878188 B2 JP 2878188B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit
- multilayer substrate
- frequency circuit
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、マイクロ波帯で
使用される部品が実装される高周波回路用多層基板に関
する。
使用される部品が実装される高周波回路用多層基板に関
する。
【０００２】
【従来の技術】今日、多層基板を用いてマイクロ波回路
を構成し、マイクロ波回路の外形寸法の小型化を図るこ
とは周知となっている。すなわち、例えば４層基板を用
いてマイクロ波回路を構成する場合、第１層にマイクロ
ストリップ回路、第２層に接地面、第３層および第４層
にその他の回路を構成する、というように１つのマイク
ロ波回路を各層に分けて構成することにより、その外形
寸法を小型化することができる。
を構成し、マイクロ波回路の外形寸法の小型化を図るこ
とは周知となっている。すなわち、例えば４層基板を用
いてマイクロ波回路を構成する場合、第１層にマイクロ
ストリップ回路、第２層に接地面、第３層および第４層
にその他の回路を構成する、というように１つのマイク
ロ波回路を各層に分けて構成することにより、その外形
寸法を小型化することができる。
【０００３】また、多層基板における不要輻射（スプリ
アス，局発信号等のリーク）の低減を図るため、例え
ば、特開昭６３−９０８９２号に開示されているよう
に、多層基板の内層パターンを信号ラインに使用し、表
面の層を接地面とすることでシールド効果を得る高周波
用多層基板回路が提案されている。また、実開平５−２
１４７３号に開示されているように、電子部品が実装さ
れる基板上の凹溝周囲に、スルーホールを複数設けて、
上記凹溝からの不要輻射を抑える部品実装用プリント基
板も提案されている。
アス，局発信号等のリーク）の低減を図るため、例え
ば、特開昭６３−９０８９２号に開示されているよう
に、多層基板の内層パターンを信号ラインに使用し、表
面の層を接地面とすることでシールド効果を得る高周波
用多層基板回路が提案されている。また、実開平５−２
１４７３号に開示されているように、電子部品が実装さ
れる基板上の凹溝周囲に、スルーホールを複数設けて、
上記凹溝からの不要輻射を抑える部品実装用プリント基
板も提案されている。
【０００４】
【発明が解決しようとする課題】ところで、マイクロ波
回路においては、回路入力端のリターンロスの改善や、
回路内部からの不要輻射の漏れを阻止するために、通
常、その入力部にアイソレータが直列に接続されてい
る。しかしながら、多層基板の内層を接地面とし、ま
た、表面の層をマイクロストリップ線路として、ストリ
ップライン型アイソレータを取り付けた場合、該アイソ
レータの逆方向アイソレーションが低下することがあ
る。
回路においては、回路入力端のリターンロスの改善や、
回路内部からの不要輻射の漏れを阻止するために、通
常、その入力部にアイソレータが直列に接続されてい
る。しかしながら、多層基板の内層を接地面とし、ま
た、表面の層をマイクロストリップ線路として、ストリ
ップライン型アイソレータを取り付けた場合、該アイソ
レータの逆方向アイソレーションが低下することがあ
る。
【０００５】すなわち、前述したように、４層基板の第
１層にマイクロストリップ回路、第２層に接地面、第３
層および第４層にその他の回路を構成した場合、例え
ば、第３層に形成された回路において、不要輻射が発生
したとすると、この不要輻射がアイソレータを通過せ
ず、第２層−第３層間，第３層−第４層間の絶縁層を通
って信号入力端に漏れ込んでしまうことがある。このよ
うな場合、アイソレータにおける見かけ上の逆方向アイ
ソレーションが低下し、アイソレータを設けたことによ
る効果が半減してまう。
１層にマイクロストリップ回路、第２層に接地面、第３
層および第４層にその他の回路を構成した場合、例え
ば、第３層に形成された回路において、不要輻射が発生
したとすると、この不要輻射がアイソレータを通過せ
ず、第２層−第３層間，第３層−第４層間の絶縁層を通
って信号入力端に漏れ込んでしまうことがある。このよ
うな場合、アイソレータにおける見かけ上の逆方向アイ
ソレーションが低下し、アイソレータを設けたことによ
る効果が半減してまう。
【０００６】この発明は、このような事情に鑑みてなさ
れたものであり、不要輻射のリークを、より低減させる
ことができる高周波回路用多層基板を提供することを目
的としている。
れたものであり、不要輻射のリークを、より低減させる
ことができる高周波回路用多層基板を提供することを目
的としている。
【０００７】
【課題を解決するための手段】請求項１に記載の発明
は、複数の層からなり、表面実装型部品が実装される複
数のパッドが設けられた層と、回路が形成された少なく
とも１つの内層と、全面に亘って接地パターンが形成さ
れた少なくとも１つの層と、外部信号が入力される入力
端とを有する高周波回路用多層基板において、前記複数
のパッドにおける前記表面実装型部品の入力側パッドと
出力側パッドの間、かつ、前記入力端と前記内層の回路
形成部の間に、前記高周波回路用多層基板の全層を貫く
スルーホールを、前記入力端と前記内層の回路形成部を
隔てる方向に、所定の間隔で複数設けたことを特徴とす
る高周波回路用多層基板である。
は、複数の層からなり、表面実装型部品が実装される複
数のパッドが設けられた層と、回路が形成された少なく
とも１つの内層と、全面に亘って接地パターンが形成さ
れた少なくとも１つの層と、外部信号が入力される入力
端とを有する高周波回路用多層基板において、前記複数
のパッドにおける前記表面実装型部品の入力側パッドと
出力側パッドの間、かつ、前記入力端と前記内層の回路
形成部の間に、前記高周波回路用多層基板の全層を貫く
スルーホールを、前記入力端と前記内層の回路形成部を
隔てる方向に、所定の間隔で複数設けたことを特徴とす
る高周波回路用多層基板である。
【０００８】また、請求項２に記載の発明は、請求項１
に記載の高周波回路用多層基板において、前記所定の間
隔は、前記内層に形成された回路において発生する不要
輻射の波長の１／２以下とすることを特徴とする。
に記載の高周波回路用多層基板において、前記所定の間
隔は、前記内層に形成された回路において発生する不要
輻射の波長の１／２以下とすることを特徴とする。
【０００９】また、請求項３に記載の発明は、請求項１
または２に記載の高周波回路用多層基板において、前記
スルーホールを、千鳥状に設けることを特徴とする。
または２に記載の高周波回路用多層基板において、前記
スルーホールを、千鳥状に設けることを特徴とする。
【００１０】
【発明の実施の形態】以下、図面を参照して、この発明
の一実施形態について説明する。図１および図２は、本
実施形態の４層基板１において、ＲＦ信号の入力部周辺
における各層のパターンを示す図であり、図１（ａ）
は、本実施形態における４層基板１の第１層１ａのパタ
ーンを示す上面図、図１（ｂ）は、第２層１ｂのパター
ンを示す透視図である。また、図２（ａ）は、第３層１
ｃのパターンを示す透視図であり、図２（ｂ）は、上面
から第４層１ｄのパターンを見た時の透視図である。図
３は、図１および図２において、Ａ−Ａ部の断面を示す
断面図である。また、図１ないし図３において、斜線で
示す部分は、銅箔等の金属層が形成されていることを示
している。
の一実施形態について説明する。図１および図２は、本
実施形態の４層基板１において、ＲＦ信号の入力部周辺
における各層のパターンを示す図であり、図１（ａ）
は、本実施形態における４層基板１の第１層１ａのパタ
ーンを示す上面図、図１（ｂ）は、第２層１ｂのパター
ンを示す透視図である。また、図２（ａ）は、第３層１
ｃのパターンを示す透視図であり、図２（ｂ）は、上面
から第４層１ｄのパターンを見た時の透視図である。図
３は、図１および図２において、Ａ−Ａ部の断面を示す
断面図である。また、図１ないし図３において、斜線で
示す部分は、銅箔等の金属層が形成されていることを示
している。
【００１１】これらの図において、４層基板１は、ＲＦ
パターン２，３が形成された第１層１ａ、基板全面に亘
って接地パターンとなっている第２層１ｂ、および、電
源ラインやその他回路のパターン（図示略）が形成され
た第３層１ｃ、第４層１ｄからなっている。また、上述
した第１層１ａから第４層１ｄの間には、それぞれ絶縁
層４が形成されている。５は外部からのＲＦ信号が入力
される入力コネクタであり、その中心導体５ａはＲＦパ
ターン２と電気的に接続されている。６は表面実装型ア
イソレータであり、入力コネクタ５から入力されたＲＦ
信号をＲＦパターン２からＲＦパターン３へ通過させる
と共に、ＲＦパターン３からＲＦパターン２へ通過しよ
うとする信号を減衰させる。
パターン２，３が形成された第１層１ａ、基板全面に亘
って接地パターンとなっている第２層１ｂ、および、電
源ラインやその他回路のパターン（図示略）が形成され
た第３層１ｃ、第４層１ｄからなっている。また、上述
した第１層１ａから第４層１ｄの間には、それぞれ絶縁
層４が形成されている。５は外部からのＲＦ信号が入力
される入力コネクタであり、その中心導体５ａはＲＦパ
ターン２と電気的に接続されている。６は表面実装型ア
イソレータであり、入力コネクタ５から入力されたＲＦ
信号をＲＦパターン２からＲＦパターン３へ通過させる
と共に、ＲＦパターン３からＲＦパターン２へ通過しよ
うとする信号を減衰させる。
【００１２】７〜１０はそれぞれ第１層１ａに設けられ
たパッドであり、各パッドには第２層１ｂまで貫通する
複数の接地確保用スルーホール１１，１１，…が設けら
れ、第１層１ａにおいて接地面を確保している。また、
表面実装型アイソレータ６は、これらパッド７〜１０に
ハンダ等によって実装される。１２，１２，…は、それ
ぞれ第１層１ａから第４層１ｄまで貫通して設けられた
リーク防止用スルーホールであり、第３層１ｃで発生す
るＲＦリーク１３が、第２層１ｂ−第３層１ｃ間および
第３層１ｃ−第４層１ｄ間の絶縁層４を通り、入力コネ
クタ５へ漏れ込むのを防止している。ここで、ＲＦリー
ク１３は、上述したその他回路に使用されるミキサ等の
局発信号のリークとする。
たパッドであり、各パッドには第２層１ｂまで貫通する
複数の接地確保用スルーホール１１，１１，…が設けら
れ、第１層１ａにおいて接地面を確保している。また、
表面実装型アイソレータ６は、これらパッド７〜１０に
ハンダ等によって実装される。１２，１２，…は、それ
ぞれ第１層１ａから第４層１ｄまで貫通して設けられた
リーク防止用スルーホールであり、第３層１ｃで発生す
るＲＦリーク１３が、第２層１ｂ−第３層１ｃ間および
第３層１ｃ−第４層１ｄ間の絶縁層４を通り、入力コネ
クタ５へ漏れ込むのを防止している。ここで、ＲＦリー
ク１３は、上述したその他回路に使用されるミキサ等の
局発信号のリークとする。
【００１３】これらリーク防止用スルーホール１２，１
２，…は、ＲＦリーク１３が入力コネクタ５へと伝播す
る方向に対して、ほぼ直交する直線上に複数設けられて
いる。ここで、リーク防止用スルーホール１２，１２，
…の間隔はＲＦリーク１３の１／２波長以下にすること
により、そのＲＦリーク１３に対するシールド効果が得
られるが、多層基板の寸法および強度等を考慮した上
で、できる限り密に設けることが好ましい。１４，１５
は、４層基板１が取り付けられる金属ケースである。
２，…は、ＲＦリーク１３が入力コネクタ５へと伝播す
る方向に対して、ほぼ直交する直線上に複数設けられて
いる。ここで、リーク防止用スルーホール１２，１２，
…の間隔はＲＦリーク１３の１／２波長以下にすること
により、そのＲＦリーク１３に対するシールド効果が得
られるが、多層基板の寸法および強度等を考慮した上
で、できる限り密に設けることが好ましい。１４，１５
は、４層基板１が取り付けられる金属ケースである。
【００１４】上述した４層基板１においては、ＲＦリー
ク１３を発生する回路が形成された絶縁層４と入力コネ
クタ５との間に、リーク防止用スルーホール１２，１
２，…が設けられており、このリーク防止用スルーホー
ル１２，１２，…は、上記回路が形成された絶縁層４と
入力コネクタ５とを隔てる方向（図１（ａ）において上
下方向）に連設されている。すなわち、ＲＦリーク１３
が入力コネクタ５へと伝播する方向に対し、ほぼ直交す
る方向に複数設けられている。このため、第２層１ｂ−
第３層１ｃ間および第３層１ｃ−第４層１ｄ間の絶縁層
４に漏れ込んだＲＦリーク１３が入力コネクタ５が設け
られた方向に伝播する際、これらリーク防止用スルーホ
ール１２，１２，…によって大幅に減衰されることにな
る。
ク１３を発生する回路が形成された絶縁層４と入力コネ
クタ５との間に、リーク防止用スルーホール１２，１
２，…が設けられており、このリーク防止用スルーホー
ル１２，１２，…は、上記回路が形成された絶縁層４と
入力コネクタ５とを隔てる方向（図１（ａ）において上
下方向）に連設されている。すなわち、ＲＦリーク１３
が入力コネクタ５へと伝播する方向に対し、ほぼ直交す
る方向に複数設けられている。このため、第２層１ｂ−
第３層１ｃ間および第３層１ｃ−第４層１ｄ間の絶縁層
４に漏れ込んだＲＦリーク１３が入力コネクタ５が設け
られた方向に伝播する際、これらリーク防止用スルーホ
ール１２，１２，…によって大幅に減衰されることにな
る。
【００１５】また、リーク防止用スルーホール１２，１
２，…の間隔は、ＲＦリークに対するシールド効果を考
慮した場合、阻止しようとするＲＦリークの波長の１／
２以下にすることが望ましい。本実施形態においては、
表面実装型アイソレータ６が実装されるパッド７，１０
と、パッド８，９との間に設けることで、リーク防止用
スルーホール１２，１２，…の間隔を密にすることがで
き、これによりＲＦリーク１３に対するシールド効果を
向上させている。
２，…の間隔は、ＲＦリークに対するシールド効果を考
慮した場合、阻止しようとするＲＦリークの波長の１／
２以下にすることが望ましい。本実施形態においては、
表面実装型アイソレータ６が実装されるパッド７，１０
と、パッド８，９との間に設けることで、リーク防止用
スルーホール１２，１２，…の間隔を密にすることがで
き、これによりＲＦリーク１３に対するシールド効果を
向上させている。
【００１６】さらに、リーク防止用スルーホール１２，
１２，…の様なスルーホール列を複数設け、各スルーホ
ールを千鳥状に配置することにより、シールド効果を向
上させることができる。この場合、単にリーク防止用ス
ルーホール１２，１２，…の間隔を密にする場合より
も、基板の強度を維持することができるという長所があ
る。図１（ａ）では、リーク防止用スルーホール１２，
１２，…の両側に、さらなるリーク防止用スルーホール
１２’，１２’，…を千鳥状に設けることにより、ＲＦ
リーク１３に対するシールド効果をより一層向上させて
いる。
１２，…の様なスルーホール列を複数設け、各スルーホ
ールを千鳥状に配置することにより、シールド効果を向
上させることができる。この場合、単にリーク防止用ス
ルーホール１２，１２，…の間隔を密にする場合より
も、基板の強度を維持することができるという長所があ
る。図１（ａ）では、リーク防止用スルーホール１２，
１２，…の両側に、さらなるリーク防止用スルーホール
１２’，１２’，…を千鳥状に設けることにより、ＲＦ
リーク１３に対するシールド効果をより一層向上させて
いる。
【００１７】なお、図１（ａ）においては、パッド７，
１０と、パッド８，９の間隔の都合上、さらなるリーク
防止用スルーホール１２’が、リーク防止用スルーホー
ル１２，１２，…の両側に２つずつしか設けられいない
が、パッド７，１０と、パッド８，９の間隔に余裕があ
る場合は、リーク防止用スルーホール１２，１２，…と
同様、図中、基板上部から下部にかけて連なるスルーホ
ール列としてもよい。
１０と、パッド８，９の間隔の都合上、さらなるリーク
防止用スルーホール１２’が、リーク防止用スルーホー
ル１２，１２，…の両側に２つずつしか設けられいない
が、パッド７，１０と、パッド８，９の間隔に余裕があ
る場合は、リーク防止用スルーホール１２，１２，…と
同様、図中、基板上部から下部にかけて連なるスルーホ
ール列としてもよい。
【００１８】また実際に、図１（ａ）に示す配列で、直
径１ｍｍφのリーク防止用スルーホールを２ｍｍの間隔
で１１個設けた場合、リーク防止用スルーホールを設け
なかった時、−５６ｄＢｍだった６ＧＨｚ帯の局発信号
のリークが、−６８ｄＢｍに改善されたことが確認され
ている。
径１ｍｍφのリーク防止用スルーホールを２ｍｍの間隔
で１１個設けた場合、リーク防止用スルーホールを設け
なかった時、−５６ｄＢｍだった６ＧＨｚ帯の局発信号
のリークが、−６８ｄＢｍに改善されたことが確認され
ている。
【００１９】
【発明の効果】以上説明したように、請求項１に記載の
高周波回路用多層基板によれば、表面実装型部品が実装
される複数のパッドのうち、当該表面実装型部品の入力
側パッドと出力側パッドの間であり、かつ、外部から信
号が入力される入力端と内層の回路形成部との間に、高
周波回路用多層基板の全層を貫くスルーホールを、前記
入力端と前記内層の回路形成部を隔てる方向に複数設け
たので、内層に設けられた回路において発生し、入力端
へと伝播する不要輻射を減衰させる、シールド効果を得
ることができる。また、各スルーホールの間隔を密にす
ることが可能となり、シールド効果を向上させることが
できる。
高周波回路用多層基板によれば、表面実装型部品が実装
される複数のパッドのうち、当該表面実装型部品の入力
側パッドと出力側パッドの間であり、かつ、外部から信
号が入力される入力端と内層の回路形成部との間に、高
周波回路用多層基板の全層を貫くスルーホールを、前記
入力端と前記内層の回路形成部を隔てる方向に複数設け
たので、内層に設けられた回路において発生し、入力端
へと伝播する不要輻射を減衰させる、シールド効果を得
ることができる。また、各スルーホールの間隔を密にす
ることが可能となり、シールド効果を向上させることが
できる。
【００２０】また、請求項２に記載の高周波回路用多層
基板によれば、スルーホールを設ける間隔を不要輻射の
波長の１／２以下とするので、シールド効果を向上させ
ることができる。
基板によれば、スルーホールを設ける間隔を不要輻射の
波長の１／２以下とするので、シールド効果を向上させ
ることができる。
【００２１】さらに、請求項３に記載の高周波回路用多
層基板によれば、スルーホールを千鳥状に設けるので、
不要輻射に対するシールド効果を向上させるばかりでな
く、多層基板の強度を維持することができる。
層基板によれば、スルーホールを千鳥状に設けるので、
不要輻射に対するシールド効果を向上させるばかりでな
く、多層基板の強度を維持することができる。
【図１】 この発明の一実施形態による高周波回路用多
層基板の各層のパターンを示す上面図および透視図であ
る。
層基板の各層のパターンを示す上面図および透視図であ
る。
【図２】 同高周波回路用多層基板の各層のパターンを
示す透視図である。
示す透視図である。
【図３】 図１および図２におけるＡ−Ａ部の断面を示
す断面図である。
す断面図である。
１ ４層基板 ２，３ ＲＦパターン ４ 絶縁層 ５ 入力コネクタ ６ 表面実装型アイソレータ ７〜１０ パッド １１ 接地確保用スルーホール １２，１２’ リーク防止用スルーホール １３ ＲＦリーク １４，１５ 金属ケース
Claims (3)
- 【請求項１】 複数の層からなり、表面実装型部品が実
装される複数のパッドが設けられた層と、回路が形成さ
れた少なくとも１つの内層と、全面に亘って接地パター
ンが形成された少なくとも１つの層と、外部信号が入力
される入力端とを有する高周波回路用多層基板におい
て、前記複数のパッドにおける前記表面実装型部品の入力側
パッドと出力側パッドの間、かつ、 前記入力端と前記内
層の回路形成部の間に、前記高周波回路用多層基板の全
層を貫くスルーホールを、前記入力端と前記内層の回路
形成部を隔てる方向へ、所定の間隔で複数設けてなるこ
とを特徴とする高周波回路用多層基板。 - 【請求項２】 前記所定の間隔は、前記内層に形成され
た回路において発生する不要輻射の波長の１／２以下と
することを特徴とする請求項１に記載の高周波回路用多
層基板。 - 【請求項３】 前記スルーホールを、千鳥状に設けるこ
とを特徴とする請求項１または２に記載の高周波回路用
多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8171414A JP2878188B2 (ja) | 1996-07-01 | 1996-07-01 | 高周波回路用多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8171414A JP2878188B2 (ja) | 1996-07-01 | 1996-07-01 | 高周波回路用多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1022635A JPH1022635A (ja) | 1998-01-23 |
| JP2878188B2 true JP2878188B2 (ja) | 1999-04-05 |
Family
ID=15922703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8171414A Expired - Fee Related JP2878188B2 (ja) | 1996-07-01 | 1996-07-01 | 高周波回路用多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2878188B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004247980A (ja) * | 2003-02-14 | 2004-09-02 | Hitachi Ltd | 伝送線路の接続構造及び方法 |
| KR20060008021A (ko) | 2004-07-23 | 2006-01-26 | 삼성전자주식회사 | 인쇄회로기판 및 이를 이용한 평판표시장치 |
-
1996
- 1996-07-01 JP JP8171414A patent/JP2878188B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1022635A (ja) | 1998-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5030800A (en) | Printed wiring board with an electronic wave shielding layer | |
| US5488540A (en) | Printed circuit board for reducing noise | |
| KR900007859Y1 (ko) | 시일드구조 | |
| US6473314B1 (en) | RF power amplifier assembly employing multi-layer RF blocking filter | |
| US6949992B2 (en) | System and method of providing highly isolated radio frequency interconnections | |
| JP2001102817A (ja) | 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器 | |
| US5835979A (en) | Wiring pattern preventing EMI radiation | |
| JP2002117726A (ja) | フレキシブルケーブル | |
| JPWO2019098011A1 (ja) | 樹脂多層基板、電子部品およびその実装構造 | |
| US6178311B1 (en) | Method and apparatus for isolating high frequency signals in a printed circuit board | |
| EP1594353A1 (en) | High frequency multilayer printed wiring board | |
| JP3635873B2 (ja) | ストリップライン給電装置 | |
| JP2878188B2 (ja) | 高周波回路用多層基板 | |
| JPH05191056A (ja) | プリント配線基板 | |
| US20100061072A1 (en) | Multi-layer printed circuit board | |
| US5880938A (en) | Circuit board with screening arrangement against electromagnetic interference | |
| JP2793824B2 (ja) | 電子回路基板 | |
| JPH0637412A (ja) | プリント配線板 | |
| JP2846803B2 (ja) | 多層配線基板 | |
| JPH04261097A (ja) | 多層プリント基板 | |
| JPH07114317B2 (ja) | 電子機器のシールド構造 | |
| JPH0864987A (ja) | プリント基板のシールド装置 | |
| JP2004200477A (ja) | 電子回路基板および電子回路装置 | |
| JP3610088B2 (ja) | 多層プリント配線板 | |
| CN211702518U (zh) | 电路板结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120122 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |