WO2004110120A1 - プリント基板およびプリント基板ユニット - Google Patents

プリント基板およびプリント基板ユニット Download PDF

Info

Publication number
WO2004110120A1
WO2004110120A1 PCT/JP2003/007262 JP0307262W WO2004110120A1 WO 2004110120 A1 WO2004110120 A1 WO 2004110120A1 JP 0307262 W JP0307262 W JP 0307262W WO 2004110120 A1 WO2004110120 A1 WO 2004110120A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
printed circuit
pattern
insulating layer
ground
Prior art date
Application number
PCT/JP2003/007262
Other languages
English (en)
French (fr)
Inventor
Naoki Nakamura
Midori Kobayashi
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to JP2005500567A priority Critical patent/JP3905546B2/ja
Priority to PCT/JP2003/007262 priority patent/WO2004110120A1/ja
Publication of WO2004110120A1 publication Critical patent/WO2004110120A1/ja
Priority to US11/151,198 priority patent/US7372143B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Definitions

  • the present invention relates to a printed board unit including a so-called printed board and electronic components mounted on the printed board, and more particularly to a printed board including a via penetrating at least one insulating layer.
  • a printed circuit board having a via penetrating an insulating layer is widely known.
  • This printed circuit board includes an insulating core layer that supports a ground layer on the surface.
  • a power supply layer is formed on the back surface of the core layer.
  • An insulating layer is overlaid on the front and back surfaces of such a core layer.
  • the signal line pattern spreads on the surface of each insulating layer, that is, on the exposed surface.
  • the signal line patterns are connected to each other by vias. Vias run through the core, insulation, ground, and power layers.
  • a cylindrical ground wall extending coaxially with the via is embedded in the core layer. This ground wall is connected to the ground plane. In this way, the characteristic impedance of the via is matched. However, the ground wall has not penetrated any insulating layers. Therefore, the characteristic impedance of a via cannot be completely controlled.
  • Patent Document 1
  • Patent Document 2
  • Patent Document 4 Japanese Unexamined Patent Publication No. 2000-0—2 1 6 5 13 Disclosure of the Invention
  • the present invention has been made in view of the above situation, and an object of the present invention is to provide a printed circuit board capable of realizing control of characteristic impedance with a via more than ever.
  • the characteristic impedance of the via can be controlled on the surface of the insulating layer by the function of the guard pattern.
  • the vias can be surrounded by conductors that are continuous from the guard pattern.
  • the characteristic impedance of the via can be controlled by the conductor. Therefore, the characteristic impedance of vias can be controlled more reliably than ever.
  • the noise of the electric signal flowing through the via can be sufficiently suppressed.
  • no conductors are placed around vias in this type of insulating layer. Therefore, the characteristic impedance of vias cannot be adequately controlled in the insulating layer.
  • Such a printed circuit board may further include a conductive ground pattern.
  • a ground pattern may be formed, for example, along the back surface of the insulating layer. At this time, it is desired that the tip of the conductor extending from the guard pattern is received by the ground pattern.
  • the guard pattern can be connected to the ground pattern. The current of the guard pattern can be easily led to the ground pattern. The current flow path can be simplified throughout the printed circuit board. Such simplification of distribution channels can contribute to further reduction of noise.
  • the printed circuit board is a cylindrical glow that extends coaxially from the ground pattern to the via. May be further provided. In this way, the via can be surrounded not only by the conductor but also by the ground wall. Therefore, the characteristic impedance of the via can be controlled more effectively.
  • the conductor may be composed of a via, for example, or may be composed of a conductive wall extending along the virtual cylindrical surface.
  • the interior space of the via may be kept hollow or filled with conductive material.
  • the printed circuit board includes, for example, a conductive signal line pattern that extends over the surface of one insulating layer in the printed circuit board and is connected to the electronic component, A conductive guard pattern formed along a circle drawn coaxially with the via on the surface of the insulating layer, and a conductive cylindrical pattern arranged in the insulating layer along a virtual cylindrical surface extending coaxially with the via. And a conductor extending from the guard pattern.
  • FIG. 1 is a perspective view showing a specific example of a printed circuit board unit.
  • FIG. 2 is an enlarged partial plan view showing the surface of the printed circuit board.
  • FIG. 3 is a vertical sectional view taken along line 3-3 in FIG.
  • FIG. 4 is an enlarged partial plan view showing a positional relationship between a via and a conductor.
  • FIG. 5 is an enlarged vertical sectional view schematically showing a state of a core substrate in manufacturing a printed circuit board.
  • FIG. 6 is an enlarged partial vertical cross-sectional view corresponding to FIG. 5 and schematically illustrating a state of a ground pattern, a ground wall, and a power supply panel.
  • FIG. 7 is an enlarged partial vertical cross-sectional view schematically corresponding to FIG. 5, and schematically showing a state of an insulating layer formed on the front surface and the back surface of the core substrate.
  • FIG. 8 is an enlarged partial vertical cross-sectional view corresponding to FIG. 5 and schematically showing a non-through hole formed in the insulating layer.
  • FIG. 9 is an enlarged partial plan view corresponding to FIG. 4 and showing a modification of the conductor.
  • FIG. 10 corresponds to FIG. 5, and is an enlarged view schematically showing a method of forming a conductor according to a modification. It is a partial vertical sectional view.
  • FIG. 11 is an enlarged partial plan view corresponding to FIG. 4 and showing a conductor according to yet another modification.
  • FIG. 12 is an enlarged partial vertical sectional view corresponding to FIG. 3 and showing a modification of the printed circuit board.
  • FIG. 1 shows a specific example of a printed circuit board unit.
  • the printed circuit board unit 11 includes a printed circuit board 12.
  • electronic components such as an arithmetic processing unit (CPU) 13 and a capacitor 14 are mounted.
  • the electronic components are connected by, for example, a conductive signal line pattern stretched over the front and back surfaces of the printed circuit board.
  • vias 15 are formed in the printed circuit board 12.
  • the via 15 may be made of a conductive material such as copper.
  • the via 15 penetrates from the front surface to the rear surface of the printed substrate 12.
  • a signal line pattern 16 extending around the front and back surfaces of the printed circuit board 12 is connected.
  • the internal space of the via 15 may be maintained as a cavity or may be filled with a conductive material.
  • a conductive ground guard pattern 17 is formed around the signal line pattern 16 and the via 15.
  • the ground guard pattern 17 seamlessly surrounds the signal line pattern 16 and the via 15. That is, the ground guard pattern 17 extends in parallel with the signal line pattern 16 and a pair of linear portions 17a sandwiching the signal line pattern 16 and a circle 18 drawn coaxially with the via 15 And a circular arc portion 17b connecting the ends of the linear portions 17a.
  • the linear portion 17a of the ground guard pattern 17 is separated from the signal line pattern 16 at a constant interval.
  • the arc portion 17 b of the ground guard pattern 17 is separated from the via 15 at a constant interval.
  • the printed circuit board 12 includes an insulating layer, that is, a core substrate 21.
  • the core substrate 21 has sufficient rigidity to maintain its shape.
  • Core board 2 1 A conductive ground plane 22 spreads over the surface of.
  • the ground plane 22 may be formed over the entire surface.
  • a conductive power supply pattern 23 extends on the back surface of the core substrate 21.
  • the power supply pattern 23 may be similarly formed over the entire back surface.
  • the operating current is supplied from the power supply pattern 23 to the electronic components 13 and 14.
  • the supplied operating current flows from the electronic components 13 and 14 to the ground pattern 22.
  • the ground pattern 22 and the power supply pattern 23 may be formed of a metal material such as copper.
  • the core substrate 21 incorporates a cylindrical ground wall 24 that extends coaxially with the via 15.
  • Ground wall 24 is separated from via 15 by insulator 25.
  • the ground wall 24 may be made of a conductive material as in the case of the ground pattern 22.
  • the upper end of the ground wall 24 is connected to the ground pattern 22 on the surface of the core substrate 21.
  • the lower end of the ground wall 24 reaches the back surface of the core substrate 21.
  • the ground wall 24 is separated from the power supply pattern 23 by an annular insulating layer 26 arranged coaxially with the via 15.
  • insulating layers 27 and 27 are superimposed.
  • the insulating layer 27 covers the ground pattern 22.
  • the insulating layer 27 covers the power supply pattern 23.
  • the above-mentioned signal line pattern 16 and ground guard pad 17 are formed on the surface of each insulating layer 27.
  • the via 15 penetrates the core substrate 21 and the insulating layers 27 and 27.
  • a conductor 28 disposed along a virtual cylindrical surface extending coaxially with the via 15 is embedded.
  • the conductor 28 is formed of a non-through via.
  • the internal space of the non-through via may be maintained as a cavity or may be filled with a conductive material.
  • the upper end of the conductor 28 reaches the surface of the insulating layer 27.
  • the conductor 28 is connected to the arc 17b of the corresponding ground guard pattern 17.
  • the lower end of the conductor 28 reaches the back surface of the insulating layer 27, that is, the front and back surfaces of the core substrate 21.
  • the conductor 28 is received by the ground pattern 22 and the ground wall 24.
  • the ground guard pattern 17 is electrically connected to the ground pattern 22 by the function of the conductor 28.
  • a printed circuit board 12 as shown in FIG. May be arranged at equal intervals.
  • the via 15 is surrounded by the ground wall 24 in the core board 21.
  • the via 15 is surrounded by the conductor 28.
  • the via 15 is thus surrounded by the ground line over the entire length.
  • the characteristic impedance of the via can be more than controlled. Via 15 achieves more characteristic impedance matching than before.
  • the signal line pattern 16 the noise of the electric signal can be sufficiently suppressed.
  • the conductor 28 connects the ground guard pattern 17 to the ground pattern 22, the current can be easily guided from the ground guard pattern 17 to the ground plane 22.
  • the current flow path can be simplified throughout the printed circuit board 12. Such simplification of distribution channels can contribute to further reduction of noise.
  • the core substrate 21 is prepared.
  • a through hole 31 is formed in the core substrate 21 as shown in FIG. 5, for example.
  • a drill or a laser beam may be used.
  • the core substrate 21 is subjected to a plating process with a conductive material such as copper.
  • a conductive material such as copper.
  • the exposed surface of core substrate 21 is covered with copper foil.
  • the copper foil is subjected to an etching treatment.
  • a photoresist is formed on the surface of the copper foil.
  • an annular gap is defined around the through hole 31 on the back surface of the core substrate 21.
  • the copper foil is removed along the gap.
  • a ground pattern 22 is formed on the surface of the core substrate 21 as shown in FIG. 6, for example.
  • a power supply pattern 23 is formed on the back surface of the core substrate 21.
  • a ground wall 24 continuous with the ground pattern 22 is formed on the inner surface of the through hole 31.
  • an annular gap 32 is secured between the ground wall 24 and the power supply pattern 23.
  • the photoresist may be removed. Thereafter, the space formed inside the ground wall 24 is filled with the insulator 33.
  • the insulating film 3 is formed on the front and back surfaces of the core substrate 21. 4, 3 4 and copper foils 35, 35 are superposed in order.
  • an insulating film 34 and a copper foil 35 are bonded to the core substrate 21 based on pressing.
  • the insulating layers 27 and 27 are formed.
  • the annular gap 32 is filled with the insulator on the back surface of the core substrate 21.
  • an annular insulating layer 26 is formed.
  • a through hole 36 is formed in the insulating layer 27 and the insulator 33.
  • non-through holes 37, 37 are formed in the insulating layers 27, 27.
  • the tip of the non-through hole 37 reaches the front or back surface of the core substrate 21.
  • a drill laser beam may be used.
  • the conductive material is plated again.
  • a via 15 is formed in the through hole 36.
  • the non-through holes 37 are filled with the conductive material.
  • the copper foil is subjected to an etching process.
  • a photoresist is formed on the surface of the copper foil in the shape of the contour of the signal line pattern 16 and the ground guard pattern 17.
  • the copper foil is removed around the photoresist.
  • a signal line pattern 16 and a ground guard pattern 17 are formed on the surfaces of the insulating layers 27 and 27.
  • the conductor 28 is formed.
  • the photoresist is removed. Manufacturing of the printed circuit board 12 is completed (see Fig. 3).
  • the conductor 28 may be formed of a conductive wall extending along the virtual cylindrical surface. According to such a conductive wall, the characteristic impedance of the via 15 can be more effectively controlled.
  • the conductive wall may be formed prior to the formation of the insulating layer 27.
  • a photoresist 38 is formed on the front and back surfaces of the core substrate 21. Just fine. In such a photoresist 38, a void 39 is formed, which is shaped like the conductor 28.
  • the conductor 28 is formed in the space 39 based on plating or sputtering.
  • the conductor 28 may be composed of two pieces of conductive walls extending along the above-described virtual cylindrical surface, for example, as shown in FIG.
  • the conductor 28 may be composed of two pieces of conductive walls extending along the above-described virtual cylindrical surface, for example, as shown in FIG.
  • a six-layer structure may be adopted instead of the four-layer structure as described above.
  • the ground guard pattern 17 connected to the conductor 28 may be covered with the insulating layer 41.
  • the conductor 28 as described above may be used on a printed circuit board other than a four-layer structure or a six-layer structure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

　プリント基板（１２）にはビア（１５）が形成される。絶縁層（２７）の表面には、ビア（１５）に同軸に描かれる円に沿ってグラウンドガードパターン（１７）が形成される。ガードパターン（１７）の働きで絶縁層（２７）の表面ではビア（１５）の特性インピーダンスは制御される。絶縁層（２７）内には、ビア（１５）に同軸に広がる仮想円筒面に沿って導電体（２８）が配置される。導電体（２８）はガードパターン（１７）に接続される。絶縁層（２７）内では、ガードパターン（１７）から連続する導電体（２８）でビア（１５）は囲まれる。導電体（２８）の働きでビア（１５）の特性インピーダンスは制御される。こうしてビア（１５）の特性インピーダンスはこれまで以上に確実に制御される。ビア（１５）に流通する電気信号のノイズは十分に抑制される。

Description

明細書 プリント基板およびプリント基板ュニット 技術分野
本発明は、 いわゆるプリント基板と、 プリント基板に実装される電子部品とを 備えるプリント基板ユニットに関し、 特に、 少なくとも 1絶縁層を貫通するビア を備えるプリン卜基板に関する。 背景技術 ，
例えば日本国特開 2000 - 161150号公報に開示されるように、 絶縁層 を貫通するビアを備えるプリント基板は広く知られる。 このプリント基板は、 表 面でグラウンド層を支持する絶縁性のコア層を備える。 コア層の裏面には電源層 が形成される。 こういったコア層の表面および裏面には絶縁層が重ね合わせられ る。 個々の絶縁層の表面すなわち露出面には信号線パターンが広がる。 信号線パ ターン同士はビアで相互に接続される。 ビアは、 コア層や絶縁層、 グラウンド層、 電源層を貫通する。
このとき、 コア層には、 ビアに同軸に広がる円筒形のグラウンド壁が埋め込ま れる。 このグラウンド壁はグラウンド層に接続される。 こうしてビアでは特性ィ ンピーダンスの整合が図られる。 しかしながら、 グラウンド壁はいずれの絶縁層 にも進入してはいない。 したがって、 ビアの特性インピーダンスは完全には制御 されることはできない。
特許文献 1
日本国特開 2000— 261150号公報
特許文献 2
日本国特開平 5— 206678号公報
特許文献 3
日本国特開 2001— 284802号公報
特許文献 4 日本国特開 2 0 0 0— 2 1 6 5 1 3号公報 発明の開示
本発明は、 上記実状に鑑みてなされたもので、 これまで以上にビアで特性イン ピーダンスの制御を実現することができるプリント基板を提供することを目的と する。
上記目的を達成するために、 本発明によれば、 少なくとも 1絶縁層を貫通する ビアと、 絶縁層の表面でビアに同軸に描かれる円に沿って形成される導電性のガ ―ドパターンと、 ビアに同軸に広がる仮想円筒面に沿って絶縁層内に配置され、 ガードパターンから延びる導電体とを備えることを特徴とするプリント基板が提 供される。
,こういったプリント基板では、 ガードパターンの働きで絶縁層の表面ではビア の特性インピーダンスは制御されることができる。 同時に、 絶縁層内では、 ガー ドパターンから連続する導電体でビアは囲まれることができる。 導電体の働きで ビアの特性インピーダンスは制御されることができる。 したがって、 ビアの特性 インピーダンスはこれまで以上に確実に制御されることができる。 ビアに流通す る電気信号のノイズは十分に抑制されることができる。 一般に、 この種の絶縁層 内ではビアの周囲に導電体は配置されない。 したがって、 絶縁層内ではビアの特 性インピーダンスは十分に制御されることはできない。
こういったプリント基板は導電性のグラウンドパターンをさらに備えてもよい。 こうしたグラウンドパターンは、 例えば前述の絶縁層の裏面に沿って形成されれ ばよい。 このとき、 グラウンドパターンには、 前述のガードパターンから延びる 導電体の先端が受け止められることが望まれる。 こうしてグラウンドパターンに 前述の導電体が接続されると、 前述のガ一ドパターンはグラウンドパターンに接 続されることができる。 電流はガードパターンの電流はグラウンドパターンに簡 単に導かれることができる。 プリント基板全体で電流の流通経路は簡略化される ことができる。 こういった流通経路の簡略化は一層のノィズの減少に寄与するこ とができる。
プリント基板は、 グラウンドパターンからビアに同軸に広がる円筒形のグラウ ンド壁をさらに備えてもよい。 こうして導電体だけでなくグラウンド壁にもビア は囲まれることができる。 したがって、 ビアの特性インピーダンスは一層効果的 に制御されることができる。
導電体は、 例えばビアで構成されてもよく、 仮想円筒面に沿って広がる導電壁 で構成されてもよい。 ビアの内部空間は、 空洞のまま維持されてもよく、 導電材 で満たされてもよい。
以上のようなプリント基板の表面には、 例えば電子部品が実装されることがで きる。 このとき、 本発明に係るプリント基板は、 例えば、 プリント基板内の 1絶 縁層の表面に広がり、 電子部品に接続される導電性の信号線パターンと、 信号線 パターンに接続されて、 絶縁層を貫通するビアと、 絶縁層の表面でビアに同軸に 描かれる円に沿って形成される導電性のガ一ドパターンと、 ビアに同軸に広がる 仮想円筒面に沿って絶縁層内に配置され、 ガードパターンから延びる導電体とを 備えることができる。 図面の簡単な説明
図 1は、 プリント基板ュニットの一具体例を示す斜視図である。
図 2は、 プリント基板の表面を示す拡大部分平面図である。
図 3は、 図 2の 3— 3線に沿った垂直断面図である。
図 4は、 ビアおよび導電体の位置関係を示す拡大部分平面図である。
図 5は、 プリント基板の製造にあたってコア基板の様子を概略的に示す拡大部 分垂直断面図である。
図 6は、 図 5に対応し、 グラウンドパターン、 グラウンド壁および電源パ夕一 ンの様子を概略的に示す拡大部分垂直断面図である。
図 7は、 図 5に対応し、 コア基板の表面および裏面に形成される絶縁層の様子 を概略的に示す拡大部分垂直断面図である。
図 8は、 図 5に対応し、 絶縁層に形成される非貫通穴の様子を概略的に示す拡 大部分垂直断面図である。
図 9は、 図 4に対応し、 導電体の変形例を示す拡大部分平面図である。
図 1 0は、 図 5に対応し、 変形例に係る導電体の形成方法を概略的に示す拡大 部分垂直断面図である。
図 1 1は、 図 4に対応し、 さらに他の変形例に係る導電体を示す拡大部分平面 図である。
図 1 2は、 図 3に対応し、 プリント基板の変形例を示す拡大部分垂直断面図で ある。 発明を実施するための最良の形態
以下、 添付図面を参照しつつ本発明の実施形態を説明する。
図 1はプリント基板ュニッ卜の一具体例を示す。 このプリント基板ュニット 1 1はプリント基板 1 2を備える。 プリント基板 1 2の表面には例えば演算処理装 置 （C P U) 1 3やキャパシタ 1 4といった電子部品が実装される。 電子部品同 士は、 例えば、 プリント基板の表面や裏面に張り巡らされる導電性の信号線パタ ーンで接続される。
図 2に示されるように、 プリント基板 1 2にはビア 1 5が形成される。 ビア 1 5は例えば銅といった導電性材料から形成されればよい。 このビア 1 5はプリン 'ト基板 1 2の表面から裏面に貫通する。 ビア 1 5には、 プリント基板 1 2の表面 や裏面に張り巡らされる信号線パターン 1 6が接続される。 ビア 1 5の内部空間 は、 空洞のまま維持されてもよく、 導電材で充填されてもよい。
プリント基板 1 2の表面や裏面では、 信号線パターン 1 6およびビア 1 5の周 囲に導電性のグラウンドガードパターン 1 7が形成される。 グラウンドガードパ ターン 1 7は継ぎ目なく信号線パターン 1 6およびビア 1 5を囲む。 すなわち、 グラウンドガードパターン 1 7は、 信号線パターン 1 6に平行に延び、 信号線パ ターン 1 6を挟み込む 1対の直線部 1 7 aと、 ビア 1 5に同軸に描かれる円 1 8 に沿って延び、 直線部 1 7 aの先端同士を接続する円弧部 1 7 bとから構成され る。 グラウンドガードパターン 1 7の直線部 1 7 aは信号線パターン 1 6から一 定の間隔で隔てられる。 同様に、 グラウンドガ一ドパターン 1 7の円弧部 1 7 b はビア 1 5から一定の間隔で隔てられる。
図 3に示されるように、 プリント基板 1 2は絶縁層すなわちコア基板 2 1を備 える。 コア基板 2 1は、 その形状を維持する十分な剛性を有する。 コア基板 2 1 の表面には導電性のグラウンドパ夕一ン 2 2が広がる。 このグラウンドパ夕一ン 2 2は表面の全面にわたって形成されればよい。 コア基板 2 1の裏面には導電性 の電源パターン 2 3が広がる。 この電源パターン 2 3は、 同様に、 裏面の全面に わたって形成されればよい。 電源パターン 2 3から電子部品 1 3、 1 4に動作電 流は供給される。 供給された動作電流は電子部品 1 3、 1 4からグラウンドパタ ーン 2 2に流れ込む。 グラウンドパターン 2 2や電源パターン 2 3は例えば銅と いった金属材料から形成されればよい。
コア基板 2 1には、 ビア 1 5に同軸に広がる円筒形のグラウンド壁 2 4が組み 込まれる。 グラウンド壁 2 4は絶縁体 2 5でビア 1 5から隔てられる。 グラウン ド壁 2 4はグラウンドパターン 2 2と同様に導電性材料から形成されればよい。 グラウンド壁 2 4の上端はコア基板 2 1の表面でグラウンドパターン 2 2に接続 される。 グラウンド壁 2 4の下端はコア基板 2 1の裏面に到達する。 コア基板 2 1の裏面では、 ビア 1 5に同軸に配置される環状の絶縁層 2 6でグラウンド壁 2 4は電源パターン 2 3から隔てられる。
コア基板 2 1の表面および裏面には絶縁層 2 7、 2 7が重ね合わせられる。 コ ァ基板 2 1の表面では絶縁層 2 7はグラウンドパターン 2 2に覆い被さる。 コア 基板 2 1の裏面では絶縁層 2 7は電源パターン 2 3に覆い被さる。 個々の絶縁層 2 7の表面に前述の信号線パターン 1 6やグラウンドガードパ夕一ン 1 7は形成 される。 ビア 1 5はコア基板 2 1および絶縁層 2 7、 2 7を貫通する。
個々の絶縁層 2 7には、 ビア 1 5に同軸に広がる仮想円筒面に沿って配置され る導電体 2 8が埋め込まれる。 ここでは、 導電体 2 8は非貫通ビアで構成される。 非貫通ビアの内部空間は、 空洞のまま維持されてもよく、 導電材で満たされても よい。 導電体 2 8の上端は絶縁層 2 7の表面に至る。 絶縁層 2 7の表面で導電体 2 8は対応するグラウンドガードパターン 1 7の円弧部 1 7 bに接続される。 導 電体 2 8の下端は絶縁層 2 7の裏面すなわちコァ基板 2 1の表面および裏面に至 る。 コア基板 2 1の表面および裏面では導電体 2 8はグラウンドパターン 2 2お よびグラウンド壁 2 4に受け止められる。 導電体 2 8の働きでグラウンドガード パターン 1 7はグラウンドパターン 2 2に電気的に接続される。 こういったプリ ント基板 1 2では、 図 4に示されるように、 ビア' 1 5回りに複数個の導電体 2 8 が等間隔で配置されればよい。
以上のようなプリント基板ユニット 1 1によれば、 コア基板 2 1ではビア 1 5 はグラウンド壁 2 4に囲まれる。 絶縁層 2 7、 2 7ではビア 1 5は導電体 2 8に 囲まれる。 こうしてビア 1 5は長さ方向の全域にわたってグラウンド線に取り囲 まれる。 ビアの特性インピーダンスは十二分に制御されることができる。 ビア 1 5ではこれまで以上に特性インピーダンスの整合は実現される。 信号線パターン 1 6では電気信号のノイズは十分に抑制されることができる。 しかも、 導電体 2 8はグラウンドパターン 2 2にグラウンドガードパターン 1 7を接続することか ら、 電流はグラウンドガードパターン 1 7からグラウンドパ夕一ン 2 2に簡単に 導かれることができる。 プリント基板 1 2全体で電流の流通経路は簡略化される ことができる。 こういった流通経路の簡略化は一層のノィズの減少に寄与するこ とができる。
次に、 簡単にプリント基板 1 2の製造方法を説明する。 まず、， コア基板 2 1は 用意される。 コア基板 2 1には、 例えば図 5に示されるように、 貫通孔 3 1が穿 たれる。 貫通孔 3 1の形成にあたって例えばドリルやレーザ光線が用いられれば よい。
貫通孔 3 1の形成後、 コア基板 2 1には例えば銅といった導電材のめつき処理 が施される。 コア基板 2 1の露出面は銅箔で覆われる。 続いて銅箔にはエツチン グ処理が施される。 エツチング処理にあたつて銅箔の表面にはフォトレジストが 形成される。 フォトレジストには、 コア基板 2 1の裏面で貫通孔 3 1の周囲に環 状の空隙が区画される。 エッチング処理が実施されると、 この空隙に沿って銅箔 は除去される。 その結果、 例えば図 6に示されるように、 コア基板 2 1の表面に はグラウンドパターン 2 2が形成される。 コア基板 2 1の裏面には電源パターン 2 3が形成される。 貫通孔 3 1の内面には、 グラウンドパターン 2 2に連続する グラウンド壁 2 4が形成される。 コア基板 2 1の裏面ではグラウンド壁 2 4と電 源パタ一ン 2 3との間に環状の隙間 3 2が確保される。 エッチング処理の完了後、 フォトレジストは除去されればよい。 その後、 グラウンド壁 2 4の内側に形成さ れる空間は絶縁体 3 3で満たされる。
続いて、 図 7に示されるように、 コア基板 2 1の表面および裏面には絶縁膜 3 4、 3 4および銅箔 3 5、 3 5が順番に重ね合わせられる。 例えばプレスに基づ きコァ基板 2 1には絶縁膜 3 4や銅箔 3 5が張り合わせられる。 こうして絶縁層 2 7、 2 7は形成される。 このとき、 コア基板 2 1の裏面では環状の隙間 3 2が 絶縁体で満たされる。 こうして環状の絶縁層 2 6は形成される。
その後、 図 8に示されるように、 絶縁層 2 7および絶縁体 3 3には貫通孔 3 6 が穿たれる。 同様に、 絶縁層 2 7、 2 7には非貫通穴 3 7、 3 7が穿たれる。 非 貫通穴 3 7の先端はコア基板 2 1の表面や裏面に到達する。 貫通孔 3 6や非貫通 穴 3 7の形成にあたって例えばドリルゃレーザ光線が用いられればよい。
貫通孔 3 6および非貫通穴 3 7の形成後、 再び導電材のめつき処理は施される。 めっき処理が実施されると、 貫通孔 3 6にはビア 1 5が形成される。 同時に、 非 貫通穴 3 7は導電材で満たされる。 続いて銅箔にはエッチング処理が施される。 エッチング処理にあたって銅箔の表面には、 信号線パターン 1 6やグラウンドガ —ドパターン 1 7の輪郭を象ったフォトレジストが形成される。 エッチング処理 が実施されると、 フォトレジストの周囲で銅箔は除去される。 その結果、 絶縁層 2 7 , 2 7の表面には信号線パタ一ン 1 6やグラウンドガードパターン 1 7が形 '成される。 こうして導電体 2 8は形成される。 エッチング処理の完了後、 フォト レジストは除去される。 プリント基板 1 2の製造は完了する （図 3参照)。
前述の導電体 2 8は、 例えば図 9に示されるように、 前述の仮想円筒面に沿つ て広がる導電壁で構成されてもよい。 こういった導電壁によれば、 ビア 1 5の特 性インピーダンスは一層効果的に制御されることができる。 プリント基板 1 2の 製造にあたって導電壁は前述の絶縁層 2 7の形成に先立って形成されればよい。 例えば図 1 0に示されるように、 グラウンド壁 2 4の内側に形成される空間が絶 緣体 3 3で満たされた後にコア基板 2 1の表面や裏面にはフォトレジスト 3 8が 形成されればよい。 こういったフォトレジスト 3 8には、 導電体 2 8の形状を象 つた空隙 3 9が区画される。 めっきやスパッタリングに基づき空隙 3 9中で導電 体 2 8は形成される。 その後、 フォトレジスト 3 8は除去される。 続いてコア基 板 2 1の表面や裏面には絶緣層 2 7が形成される。 その他、 導電体 2 8は、 例え ば図 1 1に示されるように、 前述の仮想円筒面に沿って広がる 2片の導電壁で構 成されてもよい。 以上のようなプリント基板 1 2では、 例えば図 1 2に示されるように、 前述の ような 4層構造に代えて 6層構造が採用されてもよい。 この場合には、 導電体 2 8に接続されるグラウンドガードパターン 1 7は絶縁層 4 1で覆われてもよい。 ただし、 前述のような導電体 2 8は 4層構造や 6層構造以外のプリント基板で利 用されてもよい。

Claims

請求の範囲
1 . 少なくとも 1絶縁層を貫通するビアと、 絶縁層の表面でビアに同軸に描かれ る円に沿って形成される導電性のガ一ドパターンと、 ビアに同軸に広がる仮想円 筒面に沿って絶縁層内に配置され、 ガードパターンから延びる導電体とを備える ことを特徴とするプリント基板。
2 . 請求の範囲第 1項に記載のプリント基板において、 前記導電体はビアで構成 されることを特徴とするプリン卜基板。
3 . 請求の範囲第 1項に記載のプリント基板において、 前記導電体は、 前記仮想 円筒面に沿って広がる導電壁で構成されることを特徴とするプリント基板。
4. 請求の範囲第 1項〜第 3項のいずれかに記載のプリント基板において、 前記 絶縁層の裏面に沿って形成され、 ガ一ドパターンから延びる導電体の先端を受け 止める導電性のグラウンドパターンをさらに備えることを特徴とするプリント基 板。
5 . 請求の範囲第 4項に記載のプリント基板において、 前記グラウンドパターン からビアに同軸に広がる円筒形のグラウンド壁をさらに備えることを特徴とする プリント基板。
6 . プリント基板と、 プリント基板の表面に実装される電子部品と、 プリント基 板内の 1絶縁層の表面に広がり、 電子部品に接続される導電性の信号線パターン と、 信号線パターンに接続されて、 絶縁層を貫通するビアと、 絶縁層の表面でビ ァに同軸に描かれる円に沿って形成される導電性のガードパターンと、 ビアに同 軸に広がる仮想円筒面に沿って絶縁層内に配置され、 ガードパターンから延びる 導電体とを備えることを特徴とするプリント基板ュニット。
PCT/JP2003/007262 2003-06-09 2003-06-09 プリント基板およびプリント基板ユニット WO2004110120A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005500567A JP3905546B2 (ja) 2003-06-09 2003-06-09 プリント基板およびプリント基板ユニット
PCT/JP2003/007262 WO2004110120A1 (ja) 2003-06-09 2003-06-09 プリント基板およびプリント基板ユニット
US11/151,198 US7372143B2 (en) 2003-06-09 2005-06-14 Printed circuit board including via contributing to superior characteristic impedance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/007262 WO2004110120A1 (ja) 2003-06-09 2003-06-09 プリント基板およびプリント基板ユニット

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/151,198 Continuation US7372143B2 (en) 2003-06-09 2005-06-14 Printed circuit board including via contributing to superior characteristic impedance

Publications (1)

Publication Number Publication Date
WO2004110120A1 true WO2004110120A1 (ja) 2004-12-16

Family

ID=33495948

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/007262 WO2004110120A1 (ja) 2003-06-09 2003-06-09 プリント基板およびプリント基板ユニット

Country Status (3)

Country Link
US (1) US7372143B2 (ja)
JP (1) JP3905546B2 (ja)
WO (1) WO2004110120A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006065539A3 (en) * 2004-12-17 2006-08-17 Advanced Micro Devices Inc Multi-layer printed circuit board comprising a through connection for high frequency applications
JP2007305756A (ja) * 2006-05-11 2007-11-22 Sumitomo Bakelite Co Ltd 回路基板
CN109803482A (zh) * 2017-11-17 2019-05-24 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
JP2021005682A (ja) * 2019-06-27 2021-01-14 三菱電機株式会社 プリント配線板

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
KR100651559B1 (ko) * 2004-12-30 2006-11-29 삼성전기주식회사 잡음 특성이 개선된 고주파 신호 전송 선로
US7375290B1 (en) 2006-10-11 2008-05-20 Young Hoon Kwark Printed circuit board via with radio frequency absorber
KR101335987B1 (ko) * 2007-01-11 2013-12-04 삼성전자주식회사 다층 인쇄회로기판
WO2009008741A1 (en) * 2007-07-09 2009-01-15 Power Concepts Nz Limited Layered structure connection and assembly
JP2009231596A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 多層配線板、多層配線板ユニット、および電子機器
CN201230402Y (zh) * 2008-07-03 2009-04-29 鸿富锦精密工业（深圳）有限公司 印刷电路板
US8093151B2 (en) * 2009-03-13 2012-01-10 Stats Chippac, Ltd. Semiconductor die and method of forming noise absorbing regions between THVS in peripheral region of the die
US8542494B2 (en) 2010-04-29 2013-09-24 International Business Machines Corporation Circuit board having holes to increase resonant frequency of via stubs
US8610000B2 (en) * 2011-10-07 2013-12-17 Tyco Electronics Corporation Circuit board for an electrical connector
KR101512816B1 (ko) * 2012-10-08 2015-04-17 한국전자통신연구원 플렉시블 인쇄회로기판 및 이를 포함하는 광통신 모듈
US8895436B2 (en) * 2012-12-05 2014-11-25 International Business Machines Corporation Implementing enhanced power supply distribution and decoupling utilizing TSV exclusion zone
TWI484876B (zh) 2013-12-20 2015-05-11 Ind Tech Res Inst 具傳輸孔之電路板及其製造方法
US10952320B2 (en) * 2016-03-24 2021-03-16 Kyocera Corporation Printed wiring board and method for manufacturing same
JP6711229B2 (ja) 2016-09-30 2020-06-17 日亜化学工業株式会社 プリント基板の製造方法及び発光装置の製造方法
JP6859165B2 (ja) * 2017-04-10 2021-04-14 キヤノン株式会社 多層配線基板
WO2019066876A1 (en) * 2017-09-28 2019-04-04 Intel Corporation APPARATUS WITH NOISE ABSORBER
WO2020112481A1 (en) 2018-11-29 2020-06-04 Lockheed Martin Corporation Apparatus and method for impedance balancing of long radio frequency (rf) via
US11818833B2 (en) * 2021-11-15 2023-11-14 Unimicron Technology Corp. Circuit board structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240584A (ja) * 1994-02-25 1995-09-12 Ricoh Co Ltd 多層配線基板
US5736679A (en) * 1995-12-26 1998-04-07 International Business Machines Corporation Deformable interconnect structure for connecting an internal plane to a through-hole in a multilayer circuit board
JPH11112156A (ja) * 1997-10-06 1999-04-23 Oki Electric Ind Co Ltd プリント配線板
JP2000261150A (ja) * 1999-03-08 2000-09-22 Oki Electric Ind Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2001223449A (ja) * 2000-02-09 2001-08-17 Toshiba Corp 多層プリント基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01168093A (ja) * 1987-12-23 1989-07-03 Fujitsu Ltd 回路基板の構造
JPH05206678A (ja) 1992-01-28 1993-08-13 Nec Corp 多層配線基板
JPH0637412A (ja) * 1992-07-15 1994-02-10 Fujitsu Ltd プリント配線板
JP2000216513A (ja) 1999-01-22 2000-08-04 Hitachi Ltd 配線基板及びそれを用いた製造方法
JP2001284802A (ja) 2000-03-31 2001-10-12 Ngk Spark Plug Co Ltd 配線用基板及びその製造方法
US7091424B2 (en) * 2002-10-10 2006-08-15 International Business Machines Corporation Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240584A (ja) * 1994-02-25 1995-09-12 Ricoh Co Ltd 多層配線基板
US5736679A (en) * 1995-12-26 1998-04-07 International Business Machines Corporation Deformable interconnect structure for connecting an internal plane to a through-hole in a multilayer circuit board
JPH11112156A (ja) * 1997-10-06 1999-04-23 Oki Electric Ind Co Ltd プリント配線板
JP2000261150A (ja) * 1999-03-08 2000-09-22 Oki Electric Ind Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2001223449A (ja) * 2000-02-09 2001-08-17 Toshiba Corp 多層プリント基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006065539A3 (en) * 2004-12-17 2006-08-17 Advanced Micro Devices Inc Multi-layer printed circuit board comprising a through connection for high frequency applications
GB2435378A (en) * 2004-12-17 2007-08-22 Advanced Micro Devices Inc Multi-layer printed circuit board comprising a through connection for high frequency applications
GB2435378B (en) * 2004-12-17 2010-03-03 Advanced Micro Devices Inc Multi-layer printed circuit board comprising a through connection for high frequency applications
KR101074529B1 (ko) 2004-12-17 2011-10-18 어드밴스드 마이크로 디바이시즈, 인코포레이티드 고주파수 애플리케이션에 대한 관통 접속부를 포함하는다층 인쇄 회로 기판
JP2007305756A (ja) * 2006-05-11 2007-11-22 Sumitomo Bakelite Co Ltd 回路基板
CN109803482A (zh) * 2017-11-17 2019-05-24 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
JP2021005682A (ja) * 2019-06-27 2021-01-14 三菱電機株式会社 プリント配線板
JP7308670B2 (ja) 2019-06-27 2023-07-14 三菱電機株式会社 プリント配線板

Also Published As

Publication number Publication date
JP3905546B2 (ja) 2007-04-18
JPWO2004110120A1 (ja) 2006-07-20
US20050230813A1 (en) 2005-10-20
US7372143B2 (en) 2008-05-13

Similar Documents

Publication Publication Date Title
WO2004110120A1 (ja) プリント基板およびプリント基板ユニット
US8354596B2 (en) Multilayer wiring board and method for manufacturing the same
JP4238057B2 (ja) 印刷回路構造および回路基板を積層する方法
TW561803B (en) Circuit substrate and manufacturing method thereof
JP6841342B2 (ja) 樹脂多層基板、電子部品およびその実装構造
US7061095B2 (en) Printed circuit board conductor channeling
JPH0773914A (ja) 電気結線基板用コアおよびコアを備えた電気結線用基板、ならびにそれらの製造方法
KR100699240B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
JP2005322861A (ja) 回路基板及び該回路基板におけるノイズの低減方法
JP2005197648A (ja) 電解めっきを利用した配線基板の製造方法
JP2741238B2 (ja) フレキシブルプリント配線板及びその製造方法
JP2000323841A (ja) 多層回路基板とその製造方法
JP4482613B2 (ja) 多層配線基板の製造方法
JP2003273516A (ja) 逐次多層配線基板及びその製造方法
JP2004273681A (ja) 配線基板の製造方法
JP4026437B2 (ja) 同軸線内蔵多層配線回路基板及びその製造方法
JPH1093213A (ja) 回路基板、回路装置および装置
JPH11126951A (ja) 印刷回路基板およびその製造方法
JP2003060324A (ja) プリント配線板
JP2002026519A (ja) プリント回路基板及びその製造方法
JP2004172329A (ja) 多層プリント配線板、回路モジュールおよび電子機器
JP2508981B2 (ja) 多層印刷配線板とその製造方法
JP2000058987A (ja) 回路基板
JPH06164147A (ja) 多層プリント配線板
JPH0128515B2 (ja)

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

WWE Wipo information: entry into national phase

Ref document number: 2005500567

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11151198

Country of ref document: US