JP2000183541A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000183541A5 JP2000183541A5 JP1998353454A JP35345498A JP2000183541A5 JP 2000183541 A5 JP2000183541 A5 JP 2000183541A5 JP 1998353454 A JP1998353454 A JP 1998353454A JP 35345498 A JP35345498 A JP 35345498A JP 2000183541 A5 JP2000183541 A5 JP 2000183541A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power supply
- ground
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral Effects 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 1
Images
Description
【特許請求の範囲】
【請求項１】 電源層、グラウンド層、および信号ライン層から構成され、デジタル回路用ＩＣからなるドライバ回路あるいはレシーバ回路の少なくともいずれかが搭載される多層プリント基板において、
前記グラウンド層に隣接して設けられた電源層あるいは電源層と信号ライン層の端部あるいは周辺部にガードパターンを形成し、該ガードパターンを前記グラウンド層に接続してなることを特徴とする多層プリント基板。
【請求項２】 前記ガードパターンと前記グラウンド層はグラウンドバイアホールによって複数箇所で接続されていることを特徴とする請求項１記載の多層プリント基板。
【請求項３】 前記グラウンドバイアホールの一部は前記電源バイアホールに接近して配置されたことを特徴とする請求項２記載の多層プリント基板。
【請求項４】 前記グラウンドバイアホールと前記電源バイアホールは同軸状に形成されていることを特徴とする請求項３記載の多層プリント基板。
【請求項５】 前記グラウンド層および前記電源層は隣接してプリント基板のほぼ中央部におかれることを特徴とする請求項１記載の多層プリント基板。
【請求項６】 電源層、グラウンド層、および信号ライン層から構成され、デジタル回路用ＩＣからなるドライバ回路あるいはレシーバ回路の少なくともいずれかが搭載される多層プリント基板において、前記電源層の両面にはグラウンド層が隣接して配置されていることを特徴とする多層プリント基板。
【請求項７】 前記電源層に隣接する２枚のグラウンド層は複数個のバイアホールによって接続されることを特徴とする請求項６記載の多層プリント基板。
【請求項８】 前記電源層の端部あるいは周辺部にガードパターンが形成され、該ガードパターンは前記バイアホールによって前記２枚のグラウンド層に接続されていることを特徴とする請求項７記載の多層プリント基板。
【請求項９】 前記電源層の電極は所定の大きさに分割されるかあるいはスリットによって分断されて形成されていることを特徴とする請求項６記載の多層プリント基板。
【請求項１０】 前記電源層において分割された電極はデカップリング回路にて相互に接続されていることを特徴とする請求項９記載の多層プリント基板。
【請求項１１】 電源層、信号ライン層と複数枚のグラウンド層から構成され、デジタル回路用ＩＣからなるドライバ回路あるいはレシーバ回路の少なくともいずれかが搭載される多層プリント基板において、前記電源層および信号ライン層の一部は前記グラウンド層によって挟まれたことを特徴とする多層プリント基板。
【請求項１２】 前記電源層とそれぞれのグラウンド層の間隔はほぼ等しいことを特徴とする請求項１１記載の多層プリント基板。
【請求項１３】 前記電源層と信号層をはさむ２枚のグラウンド層は複数個のバイアホールによって接続されることを特徴とする請求項１１記載の多層プリント基板。
【請求項１４】 前記電源層および信号層の端部あるいは周辺部にはガードパターンを有し、このガードパターンは前記バイアホールによって前記２枚のグラウンド層に接続されていることを特徴とする請求項１２記載の多層プリント基板。
【請求項１５】 前記電源層の電極は所定の大きさに分割されるかあるいはスリットによって分断されて形成されていることを特徴とする請求項１１記載の多層プリント基板。
【請求項１６】 前記電源層において分割された電極はデカップリング回路にて相互に接続されていることを特徴とする請求項１５記載の多層プリント基板。
【請求項１７】 前記分割された電源層に隣接された信号層上に形成された信号ラインのうち少なくとも１つはガードグラウンドパターンを有していることを特徴とする請求項１５記載の多層プリント基板。
【請求項１８】 前記ガードパターンと前記グラウンド層はグラウンドバイアホールによって複数箇所で接続されていることを特徴とする請求項１４記載の多層プリント基板。
【請求項１９】 前記グラウンドバイアホールの一部は前記電源バイアホールに接近して配置されたことを特徴とする請求項１８記載の多層プリント基板。
【請求項２０】 前記接近したグラウンドバイアホールと電源バイアホールは同軸状に形成されていることを特徴とする請求項１９記載の多層プリント基板。
【請求項２１】 電源層、グラウンド層、および信号ライン層から構成され、デジタル回路用ＩＣからなるドライバ回路あるいはレシーバ回路の少なくともいずれかが搭載される多層プリント基板において、前記グラウンド層あるいは電源層はスリットにより複数の電極に分割形成され、該グラウンド層あるいは電源層に隣接して配置された信号ライン層にはガードグラウンドラインが形成されていることを特徴とする多層プリント基板。
【請求項１】 電源層、グラウンド層、および信号ライン層から構成され、デジタル回路用ＩＣからなるドライバ回路あるいはレシーバ回路の少なくともいずれかが搭載される多層プリント基板において、
前記グラウンド層に隣接して設けられた電源層あるいは電源層と信号ライン層の端部あるいは周辺部にガードパターンを形成し、該ガードパターンを前記グラウンド層に接続してなることを特徴とする多層プリント基板。
【請求項２】 前記ガードパターンと前記グラウンド層はグラウンドバイアホールによって複数箇所で接続されていることを特徴とする請求項１記載の多層プリント基板。
【請求項３】 前記グラウンドバイアホールの一部は前記電源バイアホールに接近して配置されたことを特徴とする請求項２記載の多層プリント基板。
【請求項４】 前記グラウンドバイアホールと前記電源バイアホールは同軸状に形成されていることを特徴とする請求項３記載の多層プリント基板。
【請求項５】 前記グラウンド層および前記電源層は隣接してプリント基板のほぼ中央部におかれることを特徴とする請求項１記載の多層プリント基板。
【請求項６】 電源層、グラウンド層、および信号ライン層から構成され、デジタル回路用ＩＣからなるドライバ回路あるいはレシーバ回路の少なくともいずれかが搭載される多層プリント基板において、前記電源層の両面にはグラウンド層が隣接して配置されていることを特徴とする多層プリント基板。
【請求項７】 前記電源層に隣接する２枚のグラウンド層は複数個のバイアホールによって接続されることを特徴とする請求項６記載の多層プリント基板。
【請求項８】 前記電源層の端部あるいは周辺部にガードパターンが形成され、該ガードパターンは前記バイアホールによって前記２枚のグラウンド層に接続されていることを特徴とする請求項７記載の多層プリント基板。
【請求項９】 前記電源層の電極は所定の大きさに分割されるかあるいはスリットによって分断されて形成されていることを特徴とする請求項６記載の多層プリント基板。
【請求項１０】 前記電源層において分割された電極はデカップリング回路にて相互に接続されていることを特徴とする請求項９記載の多層プリント基板。
【請求項１１】 電源層、信号ライン層と複数枚のグラウンド層から構成され、デジタル回路用ＩＣからなるドライバ回路あるいはレシーバ回路の少なくともいずれかが搭載される多層プリント基板において、前記電源層および信号ライン層の一部は前記グラウンド層によって挟まれたことを特徴とする多層プリント基板。
【請求項１２】 前記電源層とそれぞれのグラウンド層の間隔はほぼ等しいことを特徴とする請求項１１記載の多層プリント基板。
【請求項１３】 前記電源層と信号層をはさむ２枚のグラウンド層は複数個のバイアホールによって接続されることを特徴とする請求項１１記載の多層プリント基板。
【請求項１４】 前記電源層および信号層の端部あるいは周辺部にはガードパターンを有し、このガードパターンは前記バイアホールによって前記２枚のグラウンド層に接続されていることを特徴とする請求項１２記載の多層プリント基板。
【請求項１５】 前記電源層の電極は所定の大きさに分割されるかあるいはスリットによって分断されて形成されていることを特徴とする請求項１１記載の多層プリント基板。
【請求項１６】 前記電源層において分割された電極はデカップリング回路にて相互に接続されていることを特徴とする請求項１５記載の多層プリント基板。
【請求項１７】 前記分割された電源層に隣接された信号層上に形成された信号ラインのうち少なくとも１つはガードグラウンドパターンを有していることを特徴とする請求項１５記載の多層プリント基板。
【請求項１８】 前記ガードパターンと前記グラウンド層はグラウンドバイアホールによって複数箇所で接続されていることを特徴とする請求項１４記載の多層プリント基板。
【請求項１９】 前記グラウンドバイアホールの一部は前記電源バイアホールに接近して配置されたことを特徴とする請求項１８記載の多層プリント基板。
【請求項２０】 前記接近したグラウンドバイアホールと電源バイアホールは同軸状に形成されていることを特徴とする請求項１９記載の多層プリント基板。
【請求項２１】 電源層、グラウンド層、および信号ライン層から構成され、デジタル回路用ＩＣからなるドライバ回路あるいはレシーバ回路の少なくともいずれかが搭載される多層プリント基板において、前記グラウンド層あるいは電源層はスリットにより複数の電極に分割形成され、該グラウンド層あるいは電源層に隣接して配置された信号ライン層にはガードグラウンドラインが形成されていることを特徴とする多層プリント基板。
また、請求項６記載のように、電源層の両面にグラウンド層を隣接して配置したり、請求項１１記載のように、電源層および信号線路層の一部がグラウンド層によって挟む構成とする。この構成によれば、電源層が共振することによってプリント基板外部に放射されるノイズを抑えることができるようになる。
また、請求項２１記載のように、グラウンド層あるいは電源層はスリットにより複数の電極に分割形成され、該グラウンド層あるいは電源層に隣接して配置された信号ライン層にはガードグラウンドラインが形成されてなる。
また、請求項６記載のように電源層の両面にグラウンド層を隣接して配置した構成によれば、電源層が共振することによってプリント基板外部に放射されるノイズを抑えることができるようになる。
同様に、請求項１１記載のような、電源層および信号線路層の一部をグラウンド層によって挟む構成によっても、放射ノイズを抑えることができるようになる。
また、請求項２１記載のように、グラウンド層あるいは電源層をスリットにより複数の電極に分割形成し、これに隣接する信号ライン層にガードグラウンドラインを形成した構成によれば、クロックパルスの高調波成分が無視出来る周波数帯まで基板の共振周波数を高めることができプリント基板そのものの共振がおこり難くなり、放射ノイズを著しく低減させることが可能となる。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35345498A JP2000183541A (ja) | 1998-12-11 | 1998-12-11 | 多層プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35345498A JP2000183541A (ja) | 1998-12-11 | 1998-12-11 | 多層プリント基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000183541A JP2000183541A (ja) | 2000-06-30 |
| JP2000183541A5 true JP2000183541A5 (ja) | 2006-02-23 |
Family
ID=18430967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35345498A Pending JP2000183541A (ja) | 1998-12-11 | 1998-12-11 | 多層プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000183541A (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223449A (ja) * | 2000-02-09 | 2001-08-17 | Toshiba Corp | 多層プリント基板 |
| JP4694035B2 (ja) * | 2001-05-15 | 2011-06-01 | Ｏｋｉセミコンダクタ株式会社 | 配線構造基板 |
| JP4587603B2 (ja) * | 2001-06-11 | 2010-11-24 | 株式会社日本自動車部品総合研究所 | 電子装置 |
| JP2004303812A (ja) * | 2003-03-28 | 2004-10-28 | Toshiba Corp | 多層回路基板および同基板の電磁シールド方法 |
| JP2004363392A (ja) * | 2003-06-05 | 2004-12-24 | Hitachi Ltd | プリント配線基板および無線通信装置 |
| JP2006186286A (ja) * | 2004-12-28 | 2006-07-13 | Nec Toppan Circuit Solutions Inc | 電子装置及び印刷配線板 |
| JP4283327B2 (ja) | 2005-03-23 | 2009-06-24 | 富士通株式会社 | プリント配線板 |
| JP4676238B2 (ja) | 2005-04-18 | 2011-04-27 | 株式会社日立製作所 | バックプレーンバス用メインボード、および、それを用いたルータシステム、ストレージシステム |
| JP2007158243A (ja) * | 2005-12-08 | 2007-06-21 | Ricoh Co Ltd | 多層プリント回路基板 |
| JP5082250B2 (ja) * | 2006-02-02 | 2012-11-28 | 富士通株式会社 | 高周波回路基板 |
| JP2007250645A (ja) * | 2006-03-14 | 2007-09-27 | Daikin Ind Ltd | 基板及び装置 |
| JP2008177363A (ja) * | 2007-01-18 | 2008-07-31 | Toshiba Corp | 多層プリント配線板 |
| KR20080076648A (ko) * | 2007-02-16 | 2008-08-20 | 삼성전자주식회사 | 다층 인쇄 회로 기판 |
| KR100851075B1 (ko) * | 2007-04-30 | 2008-08-12 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
| KR100850759B1 (ko) * | 2007-06-11 | 2008-08-06 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP2009044029A (ja) * | 2007-08-10 | 2009-02-26 | Denso Corp | 複数マイコン実装回路装置 |
| KR100913363B1 (ko) | 2007-09-18 | 2009-08-20 | 삼성전기주식회사 | 멀티 비아를 포함하는 전자기 밴드갭 구조물 및인쇄회로기판 |
| KR100956891B1 (ko) | 2008-03-19 | 2010-05-11 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
| JP5196546B2 (ja) * | 2008-03-28 | 2013-05-15 | Ｎｅｃインフロンティア株式会社 | 多層基板 |
| JP2009260124A (ja) * | 2008-04-18 | 2009-11-05 | Aica Kogyo Co Ltd | プリント基板 |
| JP2010135374A (ja) * | 2008-12-02 | 2010-06-17 | Sanyo Electric Co Ltd | 多層プリント配線基板 |
| KR101009152B1 (ko) | 2009-06-23 | 2011-01-18 | 삼성전기주식회사 | 인쇄회로기판 |
| JP4746692B2 (ja) * | 2009-07-29 | 2011-08-10 | 株式会社タムラ製作所 | 可視光通信用ｌｅｄ照明装置 |
| WO2011092903A1 (ja) * | 2010-02-01 | 2011-08-04 | オリンパスメディカルシステムズ株式会社 | 内視鏡用撮像ユニット |
| JP5126286B2 (ja) * | 2010-05-20 | 2013-01-23 | 株式会社村田製作所 | 積層型高周波モジュール |
| US9000306B2 (en) | 2010-06-02 | 2015-04-07 | Nec Corporation | Interconnect board and electronic apparatus |
| JP6257881B2 (ja) * | 2012-05-31 | 2018-01-10 | 株式会社ミクニ | エンジンコントロールユニット |
| JP2016026295A (ja) * | 2015-09-14 | 2016-02-12 | スリーエム イノベイティブ プロパティズ カンパニー | Ｉｃデバイス用ソケット |
| JP2017209121A (ja) * | 2016-05-23 | 2017-11-30 | 株式会社三共 | 遊技機 |
-
1998
- 1998-12-11 JP JP35345498A patent/JP2000183541A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000183541A5 (ja) | ||
| JP3110543B2 (ja) | マイクロ波トランシーバ | |
| HK1165932A1 (en) | A radio frequency circuit board topology | |
| JP2004158605A (ja) | プリント配線基板、及びプリント配線基板の導電性筐体への取付方法 | |
| JPWO2006035518A1 (ja) | Ｒｆ回路モジュール | |
| JP4479606B2 (ja) | アンテナ装置 | |
| EP1096662B1 (en) | Oscillator attachment structure preventing interference by beat signal | |
| JPH11220263A (ja) | プリント配線板 | |
| JP2846803B2 (ja) | 多層配線基板 | |
| JPH04261097A (ja) | 多層プリント基板 | |
| JPH03241790A (ja) | 多層回路基板 | |
| JP2004200477A (ja) | 電子回路基板および電子回路装置 | |
| JP2000216586A (ja) | 多層プリント回路基板 | |
| JPH0342896A (ja) | 多層プリント基板 | |
| JP3082789B2 (ja) | 回路装置 | |
| JP2002176231A (ja) | 両面可撓性回路基板 | |
| JPH05335771A (ja) | 電磁波遮蔽構造 | |
| CN217116493U (zh) | 一种柔性电路板、显示模组及电子设备 | |
| JPH088573A (ja) | シールドケース構造 | |
| JPH0189778U (ja) | ||
| JP2000138425A (ja) | 接続配線構造 | |
| JP2000156549A (ja) | プリント配線基板及びそれを搭載したゲーム装置 | |
| JP2000151306A (ja) | 半導体装置 | |
| JP2004022735A (ja) | 部品実装基板 | |
| JPH0396075U (ja) |