JP5196546B2

JP5196546B2 - 多層基板

Info

Publication number: JP5196546B2
Application number: JP2008086298A
Authority: JP
Inventors: 達夫秋葉
Original assignee: NEC Platforms Ltd
Current assignee: NEC Platforms Ltd
Priority date: 2008-03-28
Filing date: 2008-03-28
Publication date: 2013-05-15
Anticipated expiration: 2028-03-28
Also published as: JP2009239182A

Description

本発明は、多層基板に関する。

信号の高速化・高周波化にともない、電子機器が発生するノイズに対する対策、いわゆるＥＭＩ（ＥｌｅｃｔｒｏｍａｇｎｅｔｉｃＩｎｔｅｒｆｅｒｅｎｃｅ）対策の重要性が大きくなっている。

電子機器に搭載されているプリント基板から発生する高周波電流ノイズの低減する方法として、一般的には、デカップリングコンデンサを配置して高周波電流ノイズを吸収する方法が知られている。また、この方法と併用して、信号層に隣接して配置したグランド層を信号のリターン電流経路とすることで経路のループを最小化してノイズを低減する方法が試みられている。

一方で、グランド層をリターン電流の経路として使用しないプリント基板については、耐ノイズ性能向上に関する提案がなされている（特許文献１）。
特願２００６−２４５０８１号公報

しかし、基板上の２つの素子間を１対の信号線で配線するような場合、ＥＭＩ対策の点からグランドをリターン電流の経路としないため、上述のノイズ低減方法を行うことはできず、その他のＥＭＩ対策も行われていないのが現状である。特に、情報処理装置等電波障害自主規制協議会などによる厳しいノイズ規制を満たすためには、より効果的にノイズを低減する方法が望まれており、そのためには、基板レベルでのノイズ対策が求められている。

そこで本発明は、さらなる放射ノイズの低減を実現することが可能な多層基板を提供することを目的とする。

上述した目的を達成するために、本発明の多層基板は、導体パターンが形成され、互いに交互に積層された誘電体層および内部配線層と、最外層の前記誘電体層に隣接して積層された表面配線層と、前記表面配線層に設けられた送信用素子および受信用素子と、前記送信用素子と前記受信用素子とを電気的に接続する一対の信号線路と、を備える多層基板であって、前記一対の信号線路の各々は、前記送信用素子に接続され前記表面配線層上を延びる第１の表面信号線と、前記受信用素子に接続され前記表面配線層上を延びる第２の表面信号線と、前記内部配線層内を延びる内部信号線と、積層方向に延び、前記第１の表面信号線と前記内部信号線とを接続する第１の貫通ビアと、積層方向に延び、前記第２の表面信号線と前記内部信号線とを接続する第２の貫通ビアと、を有し、前記多層基板には、該多層基板の積層方向から見たときに前記導体パターンが形成されていない導体パターン不形成領域が形成され、前記送信用素子および前記一対の信号線路の各々は前記導体パターン不形成領域内に設けられている。

以上、本発明によれば、さらなる放射ノイズの低減を実現することが可能な多層基板を提供することができる。

以下に、本発明における多層基板の実施形態について、図１を参照して説明する。ここでは、内部配線層が４層、表面配線層が２層の６層基板に本発明を適用した場合について説明する。

図１（ａ）は、本発明の多層基板を模式的に示す断面図であり、本発明が実施された信号配線を有する領域のみ示している。図１（ｂ）は、図１（ａ）の１Ｂ−１Ｂ線に沿った表面配線層の模式的な平面図であり、図１（ｃ）は、図１（ａ）の１Ｃ−１Ｃ線に沿った代表的な内部配線層の模式的な平面図である。

なお、多層基板の製造方法については、従来の製造方法と同様のため、ここでは説明は省略する。

多層基板１は、誘電体層９と内部配線層Ｌ２−Ｌ５とが、互いに交互に積層された構造となっている。内部配線層Ｌ２−Ｌ５は４層設けられており、最外層の誘電体層９にそれぞれ隣接して設けられた２層の表面配線層Ｌ１、Ｌ６と併せて、６層の配線層を有している。内部配線層Ｌ２−Ｌ５には、導電性材料からなる導体パターンＳ２−Ｓ５が形成されている。内部配線層Ｌ２−Ｌ５が電源層やグランド層、またはシールド層として用いられる場合は、導体パターンとして、導電性材料が一様に形成されている。また、内部配線層Ｌ２−Ｌ５は回路パターンが形成された信号層であってもよく、または、一部に回路パターンが形成された電源層やグランド層であってもよい。

基板上面となる表面配線層Ｌ１には、送信用素子２および受信用素子３が設けられている。送信用素子２と受信用素子３との間の信号の送受信は、送信用素子２と受信用素子３とを電気的に接続する一対の信号線路１０ａ、１０ｂを介して行われる。

１対の信号線路１０ａ、１０ｂの各々は、送信用素子２に接続され表面配線層Ｌ１に形成された第１の表面信号線１１ａ、１１ｂと、受信用素子３に接続端子３０を介して接続され表面配線層Ｌ１に形成された第２の表面信号線１３ａ、１３ｂと、を有している。さらに、１対の信号線路１０ａ、１０ｂの各々は、内部配線層Ｌ３に形成された内部信号線１２ａ、１２ｂと、多層基板１の積層方向に延び内部に導電性材料が形成された、第１の貫通ビア４ａ、４ｂおよび第２の貫通ビア５ａ、５ｂを有している。第１の表面信号線１１ａ、１１ｂと内部信号線１２ａ、１２ｂとが、第１の貫通ビア４ａ、４ｂによって電気的に接続され、第２の表面信号線１３ａ、１３ｂと内部信号線１２ａ、１２ｂとが、第２の貫通ビア５ａ、５ｂによって電気的に接続されている。このようにして、一対の信号線路１０ａ、１０ｂを通じて、送信用素子２と受信用素子３とが電気的に接続されることとなり、２つの素子２、３の間での信号の送受信が可能となる。

回路を構成する一対の信号線路１０ａ、１０ｂの一部を多層基板１の内部に設けることが本発明の特徴となる。これにより、当該回路の近傍に設けられた表面配線層Ｌ１上の他の素子が本来意図しないループ電流の経路の一部として動作する要因を排除することが可能となり、空間中の不要電磁波の放射を抑制する効果が得られ、ノイズの低減に寄与することができる。

また、多層基板１には、内部配線層Ｌ２−Ｌ５および表面配線層Ｌ１、Ｌ６を貫通して積層方向に広がる、導体パターン不形成領域６が形成されている。導体パターン不形成領域６は、内部配線層Ｌ２−Ｌ５における導体パターンや表面配線層Ｌ１、Ｌ６における回路パターンなどの、本発明に係る信号配線以外の導体パターンが形成されていない領域である。

本発明の多層基板１では、送信用素子２と、一対の信号線路１０ａ、１０ｂと、第２の表面信号線１３ａ、１３ｂが接続されている受信用素子３の接続端子３０とが、表面配線層Ｌ１の導体パターン不形成領域６内に設けられている。したがって、信号線路１０ａ、１０ｂや送信用素子２の周辺からは導体パターンが除去されており、すなわち素子間を行き来する信号の経路の近傍に不要な放射ノイズの発生源となりうる導体パターンがなくなることとなる。このことによって、ノイズの低減が実現することになる。

このように、基板上の２つの素子２、３間を一対の信号線路１０ａ、１０ｂで配線するような場合では、放射ノイズの発生源となりうる導体パターンを排除した導体パターン不形成領域６に信号経路や信号源を配置することで、放射ノイズの発生を抑制することが可能となる。

さらに、送信用素子２と受信用素子３との間の配線、すなわちそれぞれの信号線路１０ａ、１０ｂの線路長が、例えば信号の一次周波数λの１／２０よりも十分短い長さで配線されていると有利である。

送信用素子２および受信用素子３間の距離がλ／２０よりも短くなると、２つの素子２、３と１対の信号線路１０ａ、１０ｂとから構成される回路は集中定数回路となることが知られている。これによって、ノイズ計算のモデルを単純化することができ、基板設計の段階から効果的なノイズ対策を行うことが可能となる。

また、一対の信号線路１０ａ、１０ｂは、互いに同一の線路長を有しており、互いに等間隔を保つように設けられている。ただし、一対の信号線路１０ａ、１０ｂが互いに同一の線路長を有していれば、内部信号線１２ａ、１２ｂは、それぞれ異なる内部配線層に形成されていてもよい。

しかし、この場合、一対の信号線路１０ａ、１０ｂを同一の線路長にするためには、余計な工夫が必要となり配線も複雑となる。それによって、基板設計のためのノイズ計算のモデルも複雑化する。したがって、より効果的なノイズ対策を行うためには、それぞれの内部信号線１２ａ、１２ｂは同一の内部配線層に形成されていることが望ましい。

本発明の実施形態における多層基板を模式的に示す断面図および平面図である。

符号の説明

１多層基板
２送信用素子
３受信用素子
４ａ、４ｂ第１の貫通ビア
５ａ、５ｂ第２の貫通ビア
６導体パターン不形成領域
１０ａ、１０ｂ信号線路
１１ａ、１１ｂ第１の表面信号線
１２ａ、１２ｂ内部信号線
１３ａ、１３ｂ第２の表面信号線
Ｌ１、Ｌ６表面配線層
Ｌ２−Ｌ５内部配線層
Ｓ２−Ｓ５導体パターン

Claims

導体パターンが形成され、互いに交互に積層された誘電体層および内部配線層と、
最外層の前記誘電体層に隣接して積層された表面配線層と、
前記表面配線層に設けられた送信用素子および受信用素子と、
前記送信用素子と前記受信用素子とを電気的に接続する一対の信号線路と、
を備える多層基板であって、
前記一対の信号線路の各々は、
前記送信用素子に接続され前記表面配線層上を延びる第１の表面信号線と、
前記受信用素子に接続され前記表面配線層上を延びる第２の表面信号線と、
前記内部配線層内を延びる内部信号線と、
積層方向に延び、前記第１の表面信号線と前記内部信号線とを接続する第１の貫通ビアと、
積層方向に延び、前記第２の表面信号線と前記内部信号線とを接続する第２の貫通ビアと、
を有し、
前記多層基板には、該多層基板の積層方向から見たときに前記導体パターンが形成されていない導体パターン不形成領域が形成され、
前記送信用素子および前記一対の信号線路の各々は前記導体パターン不形成領域内に設けられている、多層基板。
前記一対の信号線路の各々が、集中定数線路となるように構成されている、請求項１に記載の多層基板。
前記一対の信号線路が、互いに同一の線路長を有している、請求項１または２に記載の多層基板。
前記一対の信号線路が、互いに等間隔で配線されている、請求項３に記載の多層基板。