CN111130485A - 用于将电子组件封装在具有有机背端部的封装件的方法 - Google Patents

Abstract

一种用于制造前端部的阵列的方法，所述前端部用于封装的电子组件，每个所述电子组件包括，封装在封装件内的电子组件，包括，封装件的前部分，包括内部分，所述内部分具有在其中的腔，所述腔与谐振器相对，所述谐振器由凸起的框架限定，所述封装件的所述前部分还包括密封所述腔的外部分；以及封装件的背部分，包括，在内背部分中的背腔，和外背部分，所述外背部分密封所述腔，封装件的所述背部分还包括第一通孔和第二通孔，所述在第一通孔和第二通孔至少一个所述背腔的周围，并穿过背端部，以连接至所述电子组件的前电极和背电极；所述通孔终止于外接触垫板，所述接触垫板以“倒装芯片”方式能够连接至电路板。

Description

用于将电子组件封装在具有有机背端部的封装件的方法

相关专利申请的交叉引用

该专利申请涉及标题为“Method of Fabricating Novel Packages forelectronic components”，序列号______(代理人档案号：104278-100)的美国专利申请、标题为“Packaged Electronic Components”，序列号______(代理人档案号104279-100)的美国专利申请；以及标题为“Packages with organic back ends for electroniccomponents”，序列号_______(代理人档案号： 104316-100)的美国专利申请；全部由DrorHurwitz，Harry Perng博士和Duane Feng博士完成以及在同一日期递交。

技术领域

本申请涉及电子组件领域，尤其涉及一种用于将电子组件封装在具有有机背端部的封装件的方法。

背景技术

下一代移动电话将需要在更高的频率和更大的带宽下工作，以能够发送和接收不断增长的数据流量。在不增大移动电话功率的情况下，将频率转换到这样的高频率需要在非常高的频率下工作的小型低功耗谐振器，该谐振器可在智能电话中使用，并且不会迅速耗尽电池组件的电量。

在不同地理位置使用不同频率，以及越来越多的数据业务需要更高的频率的情况下，第五代移动电话将具有多个附近的带宽，并且将需要数十个RF滤波器，每个RF滤波器均包括 RF谐振器阵列。由于空间有限，因此需要小型、可靠、高性能的RF滤波器。如申请人先前的专利申请中所描述的那样，消除晶界将损耗降到最低，并且使用高取向或单晶膜声学谐振器可获得最佳性能，并且发明人和申请人已经设计了使用诸如Ba_xSr_(1-x)TiO₃，此后的BST，c 轴Sc_xAl_(1-x)N，此后的ScAlN，AlN和Al_xGa_(1-x)N，此后的AlGaN之类的材料来实现此目的方法。通常可将其用于BAW(体声波)谐振器中，尤其是作为FBAR(膜体声波谐振器)使用。

与往常一样，在这种产品的商业化中，即使不是必需的，在不对性能让步的情况下，提高产量和降低单位成本也是非常有利的。

比起表面声波滤波器，体声波(BAW)滤波器提供更好的性能。最好的SAW滤波器的Q因子可能为1000至1500，而现有技术的BAW谐振器的Q因子为2500至5000。

BAW滤波器能够在比SAW滤波器更高的频率下工作。它们具有更好的功率处理能力、更小的尺寸、更高的静电放电(ESD)，并具有降低的整体辐射损耗。

BAW谐振器的电阻抗具有两个特征频率：谐振频率fR和反谐振频率fA。在fR处，电阻抗很小，而在fA处，电阻抗非常大。可以通过几个谐振器的组合，来构造滤波器。并联的谐振器的频率相对于串联的谐振器的频率会发生偏移。当串联的谐振器的谐振频率等于并联的谐振器的反谐振频率时，最大信号从设备的输入端传输至输出端。在串联的谐振器的反谐振频率下，输入端和输出端之间的阻抗很高，并且滤波器阻止该频率通过。在并联的谐振器的谐振频率下，任何流入滤波器部分的电流都会由于并联的谐振器的低阻抗而对地短路，因此BAW滤波器也会阻止信号以该频率通过。fR和fA之间的频率间隔决定了滤波器带宽。

对于谐振频率和反谐振频率以外的频率，BAW谐振器的表现类似于金属-绝缘体-金属 (MIM)电容器。因此，在远低于和远高于共振频率和反共振频率的频率上，电阻抗的大小与1/f成正比，其中f是频率。fR和fA之间的频率间隔是谐振器中压电效应强度的量度，并且与有效耦合系数相关，该系数以K² _eff表示。另一种描述有效耦合系数的方式，是谐振器(或滤波器)在电能和机械能之间转换效率的度量。应当注意，机电耦合系数是与材料相关的属性，与压电膜及其相关电极的组合有关。

滤波器的性能水平可以由其品质因数(FOM)进行定义，其定义为FOM＝Qmax*K² _eff。

在实际应用中，既需要足够高的K² _eff又需要高的Q因子值。但是，需要在这些参数之间作出权衡。尽管K² _eff不是频率的函数，但是Q值与频率有关，因此FOM(品质因数)也是频率的函数。因此，与谐振器设计相比，FOM更普遍地用于滤波器设计。

取决于应用，在许多情况下，设备设计者可以忍受K² _eff的降低，以实现高Q因子，少量牺牲K² _eff值会大大提高Q值。但是，相反，牺牲Q值以获得具有足够K² _eff的设计的是不可行的。

可以通过选择高声阻抗电极来提高K² _eff，并且还可以通过调整其他参数(例如电极厚度和较厚的钝化层)来补偿K² _eff。但是，其大小在很大程度上取决于所选的压电材料。

有两种主要类型的BAW谐振器(以及滤波器)：SMR(固定安装谐振器)和FBAR(薄膜体声谐振器)。

在SMR谐振器中，使用交替的低阻抗薄膜层和高阻抗薄膜层的堆叠，在下电极的下方形成布拉格反射器，每个薄膜层的厚度为λ/4，其中λ是目标频率的波长。该布拉格反射器叠层作为声反射镜，将声波反射回谐振器。

SMR谐振器比FBAR谐振器更容易制造；并且，由于将压电膜直接附接至衬底，因此能够更有效地散热。但是，在基于SMR的滤波器中，仅纵向声波被反射，而横波不被反射。因此，与基于FBAR的滤波器相比，SMR滤波器的设计具有更低的Q因子。

FBAR谐振器中使用了一种只有在其边缘支撑的独立的体声膜。在下电极和载体晶圆之间设置有气腔。与SMR相比，FBAR的高Q系数是一个很大的优势。

制造包括具有相邻腔的有源膜的FBAR谐振器、滤波器和其他组件可能是昂贵的。传统的封装解决方案价格昂贵且产量低，并且由于将封装的组件阵列进行封装和分割成单个组件是制造过程的后期阶段，因此该阶段出现不良率，代价非常大。因此，需要改进的封装解决方案和FBAR相关滤波器的封装方法，并且本发明涉及这种需要。

发明内容

本发明的第一方面涉及一种制造封装的组件的方法，所述方法包括以下步骤：

a)在载体衬底上获得有源膜层；

b)在该有源膜层的前部沉积前电极；

c)获得至少包括硅衬底(silicon handle)或硅晶圆的内前部分；

d)将内前端部分附接至前电极的外表面；

e)从有源膜的背表面上去除载体衬底，该背表面与沉积有前电极的前表面相反；

f)可选地，将有源膜减薄到指定的厚度；

g)将该有源薄膜层图案化为至少一个薄膜岛的阵列；

h)选择地去除前电极和键合层；

i)选择性地施加内钝化层；

j)在由此暴露的有源膜的背表面上，选择性地沉积背电极层，并可选地沉积框架层，并可选地沉积质量负载层；

k)选择性地沉积外钝化层，其图案化以选择性地暴露第一布线和第二布线，以分别将信号从外触点引导至前电极和背电极；

l)选择性地沉积第一内导电布线以及第二内布线，该第一内布线与背电极层连接，并且该第二内布线通过背电极层的一部分与前电极层连接，该背电极层的一部分通过填充的通孔与膜隔离，该通孔穿过内钝化层；

m)可选地，将衬底或晶圆减薄到所需的厚度；

n)通过选择性地至少去除内前端部分的硅衬底(handle)或硅晶圆来形成至少一个前腔的阵列，以制造与每个膜岛相对的腔；

o)获得外前端部分，并将外前端部分键合到内前端部分，使得外前端部分横跨并密封前腔阵列中的至少一个腔；

p)可选地，减薄该外前端部分；

q)可选地，减薄暴露的外钝化层；

r)施加有机背端部，该有机背端部包括选择性沉积的内有机层，该内有机层包括穿过其中的背腔的阵列，包括对应每个减薄的有源膜岛的一个背腔的一对通孔，其中该通孔与布线层的内垫板(pad)相对，并通过外钝化层中的孔向布线层打开，并且还包括穿过内有机层的背沟槽，该背沟槽与前内层的硅衬底或硅晶圆中的、由硅氧化物层和内钝化层的图案化而暴露的区域相对；

s)在内背有机层上选择性地施加外背有机层，该外背有机层包括位于内背有机层中的通孔上方的通孔，和背沟槽的延伸，从而形成深沟槽(deep trench)，该外背有机层横跨并密封至少一个上腔；

t)可选地，在封装件的前侧上制造深沟槽，其中，所述在前侧上的深沟槽与在封装件的背侧上的深沟槽对准，并且贯穿前外层和任何的封装键合层至前内层的硅衬底或硅晶圆；

u)可选地，在背端部和前端部的外表面以及深沟槽中施加密封衬里涂层，然后从通孔内和通孔周围去除该密封衬里涂层；

v)用金属填充穿过外有机层和内有机层的通孔阵列，该通孔阵列接触导电内垫板层，以形成填充的通孔，并延伸该填充的通孔以形成外垫板；

w)在填充的通孔的外垫板上施加阻挡层和焊料凸块；

x)回流焊料突块；

y)可选地，减薄前端部分的外背层；

z)将阵列切割成单独的组件芯片。

通常，该载体衬底选自由以下项目组成的组：

·覆盖以c轴<0001>单晶GaN释放层的c轴<0001>单晶蓝宝石膜；和

·覆盖以c轴<0001>单晶GaN释放层的单晶<111>硅晶圆，或单晶<110>硅晶圆，或单晶 <100>硅晶圆。

在优选实施例中，以下限定中的至少一项是成立的：

·有源膜层，包括压电材料，该压电材料选自包括以下项目的组，c轴Sc_xAl_(1-x)N以下称为ScAlN，c轴Al_xGa_(1-x)N，其以下称为AlGaN，AlN，Ba_xSr_(1-x)TiO₃以下称为BST，YXI/36°的LiNbO₃和在YXI/42°至YXI/52°的LiTaO₃；

·该有源膜层厚度可达为2微米；

·该有源膜层的厚度可达1微米；

·该有源膜包括高度取向的晶体膜；

·该有源膜包括单晶膜。

通常，有源膜层包括选自以下的材料：

·Sc_xAl_(1-x)N，并且步骤a)包括预备步骤，其中将Sc_xAl_(1-x)N或Al_xGa_(1-x)N的晶种层施加至GaN释放层上，其中该晶种层的x值不同于主Sc_xAl_(1-x)N薄膜的x值；

·AlN，并且步骤a)包括预备步骤，其中将Sc_xAl_(1-x)N或Al_xGa_(1-x)N的晶种层施加至GaN 层上；

·Al_xGa_(1-x)N，并且步骤a)包括预备步骤，其中将C轴取向的AlN晶种层沉积至GaN层上并逐渐增加镓含量；

·Ba_xSr_(1-x)TiO₃，并且步骤a)包括至少一个预备步骤，该预备步骤选自由以下项目组成的组：沉积包括<100>的TiO₂(金红石)的晶种层；在沉积Ba_xSr_(1-x)TiO₃之前，在GaN释放层上沉积包括<111>单晶SrTiO₃的晶种层，或在GaN释放层上沉积包括TiO2层及其后的SrTiO3层的双晶种层；

·YXI/36°的LiNbO₃，或YXI/42°至YXI/52°的LiTaO₃，并且载体包括硅晶圆。

优选地，有源膜层包括压电材料，并且在压电材料的与前电极的表面相邻的表面上，与背电极的表面相邻的表面上或与两个电极的表面相邻的表面上，设置压电晶种层，该压电材料包括：

·Sc_xAl_(1-x)N和包括Sc_xAl_(1-x)N的晶种层，其化学计量比(x值)与压电层的整体的化学计量的不同；

·AlN，并且晶种层包括Sc_xAl_(1-x)N；

·Al_xGa_(1-x)N和包括Al_xGa_(1-x)N的晶种层，其化学计量比(x值)与压电层的整体的化学计量比不同。

通常，晶种层的特征在于以下限定中的至少一项：

·每个晶种层的厚度在3nm到100nm之间；

·每个晶种层和有源膜层通过选自包括以下项目组成的技术进行沉积：MOCVD、RF溅射、分子束外延；溅射，然后进行MBE，以及MBE，然后进行溅射；

·多个薄晶种层堆叠在有源层的一侧或两侧，每一层的掺杂剂比例略有不同，以逐渐改变组分，从而能够与GaN释放层和/或随后沉积在其上的电极晶格匹配。

通常，步骤(b)包括以下限定中的至少一项：

·预备步骤，其中，在随后通过溅射或分子束外延沉积前电极之前，先用氩气或氮气进行离子束刻蚀以减薄压电层的厚度；

·减薄压电层，包括去除3nm至100nm之间厚度的材料，以确保表面清洁度并减小粗糙度，从而确保要沉积在其上的前电极的良好附着性；

·沉积的前电极的厚度在50nm至350nm的范围内；

·该前电极选自包括以下材料的组：Mo、W、Ti-W，和Ru，并通过溅射或MBE进行沉积；

·前电极包括钼，其以很强的晶体织构的形式进行沉积；和

·前电极包括钼，其以单晶膜的形式进行沉积。

在一些实施例中，步骤a)和b)包括，将化学计量比为Sc_0.1Al_0.9N且晶格间距为

的ScAlN晶种层施加至位于在单晶蓝宝石载体或硅载体上的GaN释放层上，来制造高度取向的晶体ScAlN的有源膜；在其上沉积Sc_xAl_(1-x)N压电膜，然后沉积第二Sc_0.1Al_0.9N晶种层，然后在其上沉积高度取向的晶体钼的前电极。

一些变型方法包括，从载体衬底去除压电层并去除GaN释放层，以及将高度取向的晶体钼的背电极沉积至压电膜的背表面上。

可选地，步骤a)包括，将Sc_xAl_(1-x)N的高取向晶体有源膜沉积至GaN释放层上，该释放层在单晶蓝宝石载体或硅载体上，然后，将具有化学计量比为Sc_0.1Al_0.9N且晶格间距为

的第一晶种层沉积至该有源膜层上，步骤b)，包括在其上沉积高度取向的晶体钼的前电极。

可选地，从载体衬底上去除压电层，并去除GaN释放层，其后，将第二Sc_0.1Al_0.9N晶种层沉积至压电层的背表面，然后将高取向钼的背电极沉积至第二晶种层上。

通常，步骤c)的内前部分选自包括以下项目的组：

·电阻率超过3000欧姆*厘米的硅晶圆；

·电阻率超过3000欧姆*厘米的硅晶圆，以及在该硅晶圆上沉积的硅氧化物层；

·电阻率超过3000欧姆*厘米的硅晶圆，以及通过硅氧化物BOX(掩埋氧化物)层连接至硅晶圆的硅晶圆膜。

可选地，步骤(d)，将内前部分附接至前电极，包括，在第一电极上施加第一键合层，并将第二键合层附接至内前部分的表面，然后将两个键合层熔合在一起。

通常，步骤d)还包括以下限定中的至少一项：

·两个键合层是相同的，并且选自由以下项目组成的组：Au-In、Au、AlN、ScAlN，和SiO₂；

·通过技术施加该键合层，该技术选自包括以下项目的组：溅射、MBE，和PECVD；

·在第一键合层和第一电极之间沉积包括Ti或Ti-W的附着层，和/或在第二键合层和硅氧化物表面之间沉积包括Ti或Ti-W的附着层；和

·内前部分包括电阻率超过3000欧姆*厘米的硅晶圆，并通过PECVD在该硅晶圆上沉积硅氧化物键合层，或在该硅晶圆上原位生长硅氧化物键合层，并通过PECVD将硅氧化物键合层施加至前电极，并且步骤d)，将内前部分附接至前电极，包括将第一电极上的硅氧化物层和该内前部分的硅氧化物层熔合在一起。

通常，步骤e)，去除载体包括步骤，其选自以下步骤：

·研磨掉载体以暴露GaN，然后通过ICP等离子体去除任何残留的GaN，和

·激光剥离。

在一些实施例中，载体包括覆盖以GaN的蓝宝石单晶晶圆，并且激光剥离包括使用248nm 准分子方波激光器透过蓝宝石照射GaN，然后可以用ICP等离子体去除残留的GaN。

通常，步骤(e)还包括限定，该限定选自以下项目至少之一：

·通过电感耦合等离子体去除GaN，以及

·GaN层的厚度为0.5μm至5μm。

通常，步骤f)，将有源膜减薄至期望的厚度，包括以下项目中的至少之一：

·在有源膜的表面上应用扫描表面离子研磨工艺；和

·获得减薄的压电表面，其平均表面粗糙度低于0.3nm。

可选地，步骤g)，将有源膜层图案化成至少一个膜岛阵列，包括以下至少之一：

·选择性地刻蚀掉该有源膜层，以制造至少一个离散岛的阵列，和

·进行刻蚀，所使用的技术选自包括以下项目组成的组：感应耦合等离子体刻蚀、湿法刻蚀、两阶段刻蚀，该两阶段刻蚀包括先使用感应耦合等离子体刻蚀，再用湿刻蚀剂刻蚀，以及先用湿刻蚀剂刻蚀，再用感应耦合等离子体刻蚀。

通常，步骤h)，选择性地去除前电极及键合层包括，离子束刻蚀，和/或离子研磨。

可选地，内前端部包括通过掩埋硅氧化物(BOX)层附接至硅晶圆衬底的硅晶圆膜，并且从至少一个有源膜岛周围选择性地去除硅膜的步骤包括：ICP刻蚀，或RIE刻蚀。

可选地，步骤i)，选择性地在封装件的前部的背表面上，前电极上以及有源膜层的边缘周围和上方施加内钝化层，在压电表面留下暴露区域，并且留下前侧电极的顶表面的通道，包括以下限定的至少之一：

·沉积相对介电常数(介电常数K)为K≤4的材料；

·沉积材料，该材料选自由以下材料组成的组：SiO₂、氟掺杂的氧化物(SiOF)、多孔硅氧化物，和碳掺杂的硅氧化物(SiCO)；

·通过PECVD沉积材料。

可选地，步骤j)，将背电极选择性地沉积至内钝化层和压电岛的背部上，包括以下限定中的至少一个：

·通过溅射沉积背电极材料；

·通过分子束外延MBE沉积背电极材料；

·该背电极材料选自由以下材料组成的组：Mo、W、Ti-W，和Ru；

·该背电极的厚度在50nm至350nm范围内；

·以全覆盖层的方式沉积背电极材料，然后有选择地去除多余的背电极材料；

·步骤j)包括附加步骤：沉积与背电极材料相同的凸起框架，该凸起框架限定了背电极周围的周边，该背电极与前腔相反。

可选地，有源膜层包括Sc_xAl_(1-x)N，并且步骤j)包括至少一个预备步骤：将Sc_xAl_(1-x)N 的晶种层施加至GaN释放层上，其中该晶种层的x值(化学计量比)为与主Sc_xAl_(1-x)N膜的 x值不同，并且至少存在以下限定之一：

·该背电极包含以非常强的晶体织构沉积的钼，或以单晶膜形式沉积的钼；

·有源膜还包括Sc_0.1Al_0.9N的外晶种层，和一个或多个内Sc_xAl_(1-x)N晶种层，以逐渐将化学计量比(Sc：Al比)靠近主压电膜的化学计量比。

在一些实施例中，单个芯片包括连接在一起以形成滤波器的谐振器阵列，并且在滤波器芯片内的某些谐振器的整个背电极上选择性地图案化与背电极材料相同的质量负载层。

通常，以下限定中的至少一项是正确的：

·与其他谐振器的中心频率相比，例如同一芯片内的串联谐振器，质量负载层降低了某些谐振器，例如并联谐振器的中心频率；

·质量负载层的期望厚度在5nm至200nm的范围内，期望厚度取决于电极和压电膜的材料及期望的共振频率。

可选地，步骤k)包括，在背电极表面、框架、质量负载层以及内钝化层的整个表面上施加外钝化层，然后将外钝化层图案化，以形成第一布线和第二布线，以将第一外垫板和第二外垫板分别连接至前电极和背电极。

在一些实施例中，外钝化层的材料选自由以下材料组成的组：AlN、ScAlN，和SiN，并且其厚度在50nm至150nm的范围内。

通常，将外钝化层从内钝化层的表面刻蚀掉，在单个步骤中将外钝化层、任何质量负载层，凸起的框架和背电极层图案化，从而确保振动部分和背侧电极的洁净锐利的边缘，其由凸起的框架限定。

可选地，步骤l)包括在外钝化层中的第一布线内选择性地将导电布线材料沉积至堆叠的背表面上，以通过背电极层的一部分中的背电极材料，通过穿过钝化层的通孔和连接至背电极的第二布线连接至前电极，该部分与膜的背部分离。

通常，以下限定中的至少一项是正确的：

·导电布线材料包括金，并通过光致抗蚀剂剥离工艺利用溅射沉积，和

·施加附着层，其材料选自由以下材料组成的组：钛、钛-钨，和铬，以增强导电布线材料和背电极层之间的附着力。

可选步骤(m)，减薄硅衬底(或晶圆)，可包括使用临时有机键合材料将临时载体晶圆附接至工件的背部，然后将硅衬底减薄至小于200微米的厚度，优选地减薄至约为50微米的厚度。

通常，以下限定中的至少一项是正确的：

·该临时有机键合材料选自包括以下材料的组：树脂、聚酯、蜡，和橡胶；

·通过热剥离、化学侵蚀、暴露于紫外激光照射，这三者中的至少一种，来去除该临时有机键合材料；

·减薄包括至少一项技术，该技术选自由以下项目组成的组：研磨、抛光，和化学机械抛光(CMP)。

可选地，步骤(n)，形成前腔阵列，包括，通过光致抗蚀剂保护掩模施加硅通孔刻蚀(TSV)，以通过与谐振器岛相对的硅衬底或硅晶圆，形成至少一个前腔的阵列，并具有与由凸起框架限定的背电极区域相同的形状，并且其尺寸至少相同，并且与之对齐。

通常，以下限定中的至少一项是正确的：

·内前部分包括硅晶圆，该硅晶圆通过键合层附着至前电极，并且在硅晶圆中制造至少一个腔之后，去除至少一个腔内的键合层，从而在有源膜的前侧上暴露前电极，该前电极跨过由此形成的至少一个前腔；

·内前部分还包括位于硅衬底上的硅氧化物层，该方法包括通过至少一种工艺从至少一个腔内有选择地去除硅氧化物，该工艺选自：使用HF蒸气进行化学刻蚀、使用以HF为有效成分的BOE(缓冲氧化刻蚀)溶液进行刻蚀、用ICP刻蚀，和RIE刻蚀；

·内部分包括通过硅氧化物BOX层附接至硅晶圆衬底的硅膜，并且该内部分的硅膜附着至有源膜层的前表面上的前电极，并且将该硅膜、键合层及任何的附着层从至少一个腔内刻蚀掉，将未被支撑的前电极暴露于有源膜前侧上的前腔；

·通过技术从腔内去除任何的SiO₂，该技术选自：用HF进行蒸气刻蚀、通过以HF为有效成分的BOE(缓冲氧化物刻蚀)溶液进行刻蚀、通过ICP刻蚀，或RIE刻蚀；

·该键合层包括Au或Au-In，并通过用KI/I2湿溶液刻蚀，从腔内去除该键合层以暴露前电极；

·通过干法刻蚀从腔内，去除键合层与前电极之间的任何Ti或Ti-W附着层，和/或去除键合层与内前部分之间的任何Ti或Ti-W附着层，从而露出前电极；

·该键合层包括AlN或ScAlN，并使用BCl₃，和/或Cl₂，和/或稀的四甲基氢氧化铵(TMAH) 湿溶液，通过感应耦合等离子体(ICP)工艺从腔内去除该键合层，以露出前电极。

可选地，步骤o)，施加外前端部分，包括，将连续的外前端部分附着至硅衬底上，其中该外前端部分包括绝缘材料或具有高电阻率的介电材料。

通常，其中，该外前端部分包括由以下项目组成的组中的一个：

·电阻率大于3000欧姆*厘米的硅晶圆；

·玻璃晶圆；

·AlN晶圆，以及

·蓝宝石晶圆。

可选地，该外前端部分通过永久性封装键合材料键合至内前端部分的外层。

通常，用于将晶圆键合至内前部分的外层的封装键合材料，包括有机粘合剂层，该有机附着剂层具有以下至少一项限定：

·厚度在5μm和50μm之间；

·选自由以下项目组成的组：SU-8、PDMS、PBO、环氧树脂、TMMF，和可喷墨芯片附着聚合物。

可选地，封装键合材料，用于将晶圆键合至内前部的外层，包括金或金铟，其以薄覆盖层的形式施加至内前部分的外表面以及外前部分的外表面，然后将这些薄覆盖层熔合在一起。

通常，在可选步骤q)中，通过研磨、化学抛光，和化学机械抛光(CMP)中的至少一种，将该外前层减薄至小于150微米的最终厚度。

可选地，在步骤o)中，前部分的外层包括可以作为干膜的厚有机层，从而不需要封装键合层。

通常，在可选步骤r)中，通过将外钝化层减小至期望的厚度来减薄暴露的外钝化层。

通常，以下限定中的至少一项是正确的：

·减薄前，该外钝化层的厚度通常在200nm至300nm的范围内；

·减薄后，该外钝化层的厚度由期望的滤波器频率响应确定；

·向在同一晶圆上共同制造的不同滤波器指定不同的减薄后的厚度；

·若临时的载体晶圆先前已附接至工件的背侧，则在减薄过程之前，通过对临时有机键合材料施加热量、合适的溶剂、UV照射或激光辐射中的至少一种，将其除去。

可选地，步骤s)，将有机背端部内层选择性地施加至上钝化层上，包括：在上钝化层上层叠加有机光敏介电层，并将其显影以形成通孔、沟槽，该沟槽延伸穿过上钝化层和下钝化层、任何硅膜和硅氧化物层并下至硅晶圆。

通常，以下限定中的至少一项是正确的：

·该有机背内层是光敏性的，可使用连续干膜、旋涂和喷涂中的一种来施加；和

·该有机背内层的材料包括选自由以下材料组成的组：SU-8、PDMS、环氧树脂、PBO、 TMMR，和TMMF。

可选地，步骤t)包括：将外背有机层沉积至内背有机层上，该外背有机层跨越并密封至少一个上腔，并延伸通孔和沟槽。

通常，以下限定中的至少一项是正确的：

·该外有机背层包括可作为干膜使用的有机光敏电介质；该外有机背层包括PBO或TMM；和

·该内有机背层和外有机背层由相同的材料制成。

可选地，通过底部填充和包覆成型的材料来提供对封装的组件的防潮保护，所述底部填充和包覆成型的材料是RF模块封装件的一部分，其组成了滤波器倒装(flip chip)芯片。

一些实施例，还包括将密封涂层材料选择性地施加至封装件的外表面上，覆盖所有暴露的有机表面，以进一步密封倒装芯片滤波器装置。

可选地，该背内有机层被图案化以背腔、通孔和深沟槽，并且外有机层密封该背腔，并延伸该通孔和深沟槽。

通常，可选步骤u)包括：在封装件阵列的前侧上制造深沟槽，其中，在前侧的深沟槽与在封装件阵列的背侧上的深沟槽对准，并穿过前外层及任何封装键合层，至前内层的硅衬底或硅晶圆。

可选地，该外前层包括硅或玻璃，并且通过深离子刻蚀或通过等离子体刻蚀来制造该深沟槽。

可选地，步骤v)，将密封衬里涂层施加至前端部和背端部的外表面上、背端部上的深沟槽中以及前端部上的任何深沟槽中，包括施加抗潮湿吸收的涂层，其密封有机材料，并防止因潮湿而损坏。

通常，该密封衬里涂层具有以下限定中的至少一项：

·该密封衬里选自由以下材料组成的组：AlN、SiN、Ta₂O₅，和TaN；

·将该密封衬里涂层沉积至100nm至500nm的厚度范围；

·该密封衬里涂层在小于250℃的沉积温度下，通过RF溅射施加；

·通过干刻蚀技术从通孔及其周围选择性地去除该密封衬里涂层。

在一些实施例中，步骤w)，填充通孔，包括在背端部上方沉积并图案化光致抗蚀剂层以暴露通孔，沉积晶种层，该晶种层可选地包括附着层，其材料诸如钛、铬或钛-钨，其后是薄的铜层，该铜层在背端部的外表面和通孔中，厚度通常达1μm，通过电镀选择性地以铜填充该通孔，并形成外垫板。

在一些实施例中，步骤x)包括：电镀Ni阻挡层，其厚度在1μm至5μm的范围内，然后施加焊料可焊凸块、锡可焊凸块、SnAg可焊凸块，或无铅可焊凸块。

根据权利要求55所述的方法，其中在步骤x)中，刻蚀掉步骤w)的晶种层，并且使所述凸块回流以产生晶圆级倒装芯片垫板。

可选地，工件的外前层包括没有密封衬里层的硅或玻璃，和沟槽，并且在步骤y)中，将工件的背部附接至UV可移除胶带上，然后将硅或玻璃外前层通过工艺减薄至期望的厚度，该工艺选自包括以下项目的组：研磨、化学抛光，和化学机械抛光(CMP)。

在一些实施例中，步骤z)，使用以下方法中的至少一种，将阵列切割成单独的封装电子组件：切割刀片、等离子切割技术，和激光。

本发明的第二方面涉及一种用于电子组件的封装件，其中，所述封装件包括前端部，背端部，以及夹在前电极和背电极之间的有源膜层，该前电极和背电极由导电材料制成；该有源膜由前端部机械地支撑，并被背端部覆盖，该背端部包括至少一个背腔，该背腔具有有机壁和有机盖体，具有填充的通孔，该通孔穿过该有机盖体及有机壁，以通过内布线层连接至电极；该通孔通过外可焊凸块可连接至电路板，以通过“倒装芯片”的方式连接封装件。

通常，该封装件包括以下限定中的至少一项：

·该封装件包括，在前端部中的至少一个前腔，该前腔位于与有源膜的一侧上，该侧与至少一个背腔相对；

·该有源膜层包括压电膜；

·该封装件中包含电子组件。

在一些实施例中，该封装件包括提供滤波器功能的谐振器或谐振器阵列。

在一些实施例中，电子组件包括RF滤波器，该RF滤波器包括多个串联的谐振器和并联的谐振器，每个谐振器具有专门的背腔和前腔。

在一些实施例中，有源膜层包括压电膜，该压电膜的材料选自包括以下材料的组：Ba_xSr_(1-x)TiO₃此后称为BST、c轴的Sc_xAl_(1-x)N，其此后称为ScAlN、Al_xGa_(1-x)N，其此后称为AlGaN、AlN、LiNbO₃，和LiTaO₃。

在一些实施例中，该封装件还包括以下限定中的至少一项：

·该有源膜层还包括：一个或多个压电晶种层，该晶种层与前电极的表面相邻，和/或与背电极的表面相邻；

·该压电层和晶种层均包括Sc_xAl_(1-x)N，并且该一个或多个晶种层的铝的相对比例不同于压电层中铝与钪的相对比例；

·该有源膜层包括Sc_xAl_(1-x)N压电膜，及与前电极表面相邻的第一Al_xGa_(1-x)N晶种层，和与背电极表面相邻的第二Sc_xAl_(1-x)N晶种层，其中，该第二晶种层中铝的相对比例不同于压电层中铝与钪的相对比例；

·该有源膜层包括AlN压电膜，该晶种层包括Sc_xAl_(1-x)N；

·该有源膜层包括Al_xGa_(1-x)N的压电膜，而该晶种层包括Al_xGa_(1-x)N，其中铝与镓的比例(x值)与该有源膜层的不同；

·该有源膜层包括在c轴方向上高度取向的压电膜，并且

·该有源膜层包括单晶压电膜。

在一些实施例中，前电极和背电极包括难熔金属，其具有以下限定中的至少一项：

·高声速、低声衰减和高度取向的晶体结构；

·前电极的材料选自包括以下材料的组：钼、钨、钛-钨，和铷；

·背电极的材料选自包括以下材料的组：钼、钨、钛-钨，和铷，以及

·前电极和有源膜具有超平坦表面(粗糙度<0.3nm)，并且前电极相对于有源膜具有较高的晶体取向。

可选地，有源膜层包括具有期望的化学计量比的Sc_xAl_(1-x)N的高度取向的晶体压电膜，其通过以下步骤沉积，首先将具有化学计量比Sc_0.1Al_0.9N的ScAlN晶种层施加至GaN释放层上，再沉积具有期望的化学计量比的Sc_xAl_(1-x)N的高度取向的晶体压电膜，该GaN释放层置于单晶蓝宝石载体上。

通常，以下限定中的至少一项是正确的：

·将具有化学计量比Sc_0.1Al_0.9N的第二晶种层沉积至高度取向的Sc_xAl_(1-x)N晶体压电膜上，其具有期望的化学计量比，并且第一电极包括高度取向的钼层或单晶钼层，其生长在 Sc_0.1Al_0.9N第二晶种层上；并且

·在从载体衬底和GaN上去除压电层之后，将高度取向的钼或单晶钼的第二电极生长在由此暴露的晶种层上。

在一些实施例中，该有源膜层包括Sc_xAl_(1-x)N的高度取向的晶体有源膜，其沉积在c轴 <0001>单晶GaN释放层，该释放层设置在c轴<0001>单晶蓝宝石载体上，或设置在硅晶圆载体上，该硅晶圆的晶向为<111>，或<110>，或<100>，然后将具有Sc_0.1Al_0.9N化学计量比的第一晶种层沉积至有源膜层上，然后在该第一晶种层上沉积高度取向的晶体钼前电极。

在一些实施例中，在从载体衬底去除压电层并去除GaN释放层之后，将Sc_0.1Al_0.9N第二晶种层沉积至压电层的背表面上，该压电层的背表面通过GaN释放层的去除而暴露，然后沉积高度取向的钼的背电极，其沉积在该第二晶种层上。

在一些实施例中，该有源膜层包括压电膜，并且该背电极的一部分在其周围具有凸起的框架，该部分以及与前电极相邻的前侧腔均具有相同的五边形形状并且同心地对准；该前侧腔至少与该凸起框架所限定的背电极的形状一样大。

在一些实施例中，该有源膜层包括压电膜，该压电膜具有上表面、下表面和边缘，并且该封装件还包括在该有源膜边缘周围的内钝化材料。

通常，以下限定中的至少一项是正确的：

·该内钝化材料包括介电常数为K≤4的低介电常数的介电材料；

·该内钝化材料选自包括以下材料的组：SiO₂、氟掺杂的硅氧化物(SiOF)、多孔硅氧化物，和碳掺杂的硅氧化物(SiCO)；

·背电极选择性地覆盖有源膜的背表面及内钝化材料的背表面；

·封装件还包括在有源膜的至少一部分背表面周围的凸起框架，该凸起框架沉积在背电极上，其中该凸起框架包括背电极的导电材料。

在一些实施例中，多谐振器滤波器封装件内的一些谐振器还包括：覆盖背电极的整个振动部分的质量负载层，并且该质量负载层包括背电极的导电材料。

在一些实施例中，封装件的背端部包括：覆盖背侧电极区域和框架的外钝化层，并且所述外钝化层具有在其中图案化的第一布线和第二布线，其选择性地将背侧电极金属表面暴露在背电极的振动部分外。

通常，封装件还包括以下限定中的至少一项：

·外钝化层的材料包括选自由以下材料组成的组：AlN、ScAlN，和SiN；

·覆盖滤波器单元内不同谐振器的外钝化层的厚度在滤波器之间会有所不同；

·包括金的内导电布线层沉积在背电极上、在外钝化层中的布线内；

·根据权利要求1所述的封装件，其中，所述封装件的背端部包括光敏聚合物的内图案化背层以及包括光敏聚合物的外背层，该内图案化背层限定该背腔的侧壁。

通常，以下限定中的至少一项是正确的：

·光敏聚合物的内背层的材料选自包括以下材料的组：SU-8、PDMS、环氧树脂、PBO、以树脂或薄膜形式提供的TMM；

·光敏聚合物的外背层以干膜形式提供；

·内背支撑层和外背层包括相同的聚合物。

通常，封装件还包括：前内部分，其包括：高电阻率的硅晶圆，以及前腔，该前腔形成在该前内部分中，与有源膜层上的前电极相邻，并与前内部分一起形成。

可选地，前内部分还包括在硅晶圆的内表面上的硅氧化物层，并且所述前腔位于硅晶圆中和硅氧化物层中，并且前电极暴露在腔内。

在一些实施例中，内前部分通过键合层键合至前电极。

可选地，该键合层的材料选自由以下材料组成的组：Au-In、Au、AlN、ScAlN，和SiO₂。

在一些实施例中，内前部分和前电极各自具有超平坦表面(粗糙度<0.3nm)。

可选地，前内部分还包括硅膜层，该硅膜层通过键合层附接至硅氧化物层，该硅氧化物层在硅氧化物的一侧、与硅衬底相对，并且从腔内去除硅膜和键合层，以暴露腔内的前电极。

在一些实施例中，前内部分还包括硅膜层，该硅膜层通过键合层附接至硅氧化物层，该硅氧化物层在硅氧化物的一侧、与硅衬底相对，并且该硅膜和键合层被保留，附着至前电极并跨越至少一个前腔。

可选地，内前部分通过键合层键合至前电极。

通常，该键合层的材料选自由以下材料组成的组：Au-In、Au、AlN、ScAlN，和SiO₂。

在一些实施例中，该键合层包括Au或Au-In，并且为了促进该键合层对前电极和/或对内前部分中的至少一个的附着，Ti或Ti-W的附着层被使用。

优选地，从腔内去除键合层以及附着层，如果存在的话，该附着层用于将该键合层附接至前电极材料及附接至封装件的内前部分，以暴露前电极。

在一些实施例中，该键合层包括连接至前电极的第一AlN层或第一ScAlN层，其附接至前电极，以及第二AlN层或第二ScAlN层，其连接至封装件的前端部的内前部分的内表面，将这两个键合层熔合在一起。

可选地，通过感应耦合等离子体(ICP)，使用BCl₃，和/或Cl₂，和/或四甲基氢氧化铵(TMAH) 溶液，从前腔内去除该键合层，以使前电极暴露于腔中。

替代地，该键合层包括SiO₂，并且通过用HF蒸气刻蚀、通过包含HF作为有效成分的BOE(缓冲氧化物刻蚀)溶液、通过ICP刻蚀，或通过RIE刻蚀，从腔内去除该键合层以暴露前电极。

可选地，该内部分连接至封闭前腔的外部分。

通常，封装件还包括以下限定中的至少一项：

·前外部分包括以下之一：电阻率高于3000欧姆*厘米的硅晶圆、玻璃晶圆、蓝宝石晶圆、 AlN晶圆，其通过封装键合材料附接至前内部分的硅晶圆；

·封装键合材料包括有机粘合剂；

·有机粘合剂选自包括以下材料组成的组：SU-8、PDMS、PBO、环氧树脂、TMM，和喷墨芯片附着聚合物；和

·封装键合材料包括：金和金-铟的键合层。

在一些实施例中，前内部分附接至包括有机材料膜的前外部分。

可选地，前外部分包括可作为膜的光敏电介质层。可选地，前外层选自包括以下材料的组：SU-8、PDMS、PBO、环氧树脂和TMM。

通常，填充的通孔贯穿封装件的聚合物背部，并且通过在外钝化层内的布线层与上电极和下电极连接，填充的通孔终止于外垫板，阻挡层和可焊接凸块沉积在其上。

通常，以下限定中的至少一项是正确的：

·布线层包括金；填充的通孔和外垫板包括铜；

·阻挡层包括镍，并且；

·可焊凸块选自包括以下材料的组：焊料、锡、SnAg，或无铅焊料。

可选地，封装件可以被制造为封装件阵列，该封装件阵列包括穿过至少背外部分的深沟槽，以及将任何封装键合材料，至硅衬底或硅晶圆。

可选地，相应的深沟槽制造为穿过前外部分，下至硅衬底。

通常，密封衬里层被施加在沟槽内和封装件的两侧上，以保护封装件不受潮。

在一些实施例中，密封衬里层的材料选自由以下材料组成的组：AlN、SiN、Ta₂O₅，和TaN，并且其厚度在100nm至500nm的范围内。

本发明的第三方面涉及一种用于封装电子组件的封装件背端部，其中，所述电子组件设置在所述封装件的前端部，使得在附接背端部时，电子组件被所述封装件包裹；背端部包括至少一个背腔，该背腔具有有机壁和有机盖体，其中，通孔在所述至少一个背腔周围，穿过背端部，用于连接至所述电子组件的电极；该通孔以“倒装芯片”的方式可连接至电路板。

通常，该背端部包括光敏聚合物材料的内图案化层，其限定该背腔的侧壁和通孔，以及光敏聚合物材料的外干膜，其仅图案化以通孔和深沟槽，其跨越并密封所述至少一个背腔。

可选地，该背端部包括内有机背层，该内有机背层包括有机光敏电介质，该有机光敏电介质选自由以下材料组成的组：SU-8、PDMS、环氧树脂、PBO，和TMM。

可选地，该外有机背层是有机光敏电介质，该有机光敏电介质选自由以下材料组成的组， PBO，和TMM。

在一些实施例中，该背端部以阵列形式制造在衬底上；该阵列还包括穿过封装件背端部的深沟槽阵列。

这样的阵列可以进一步包括在封装件的外背表面上，并在深沟槽中的密封衬里涂层。

可选地，该密封衬里涂层的材料选自由以下材料组成的组，AlN、SiN、Ta₂O₅，和TaN。

通常，该背端部还包括第一填充通孔，该第一填充通孔穿过封装件的有机背端部，并且通过沉积在第一布线中的布线材料连接至电子组件的背电极，该第一布线图案化在外钝化层中，该电子组件连接至该背电极，以及在第一填充通孔的末端部上的第一外垫板，其终止于包括镍涂层的阻挡层，其后是可焊凸块，其包括焊料、锡、SnAg，或无铅焊料；以及第二填充通孔，该第二填充通孔穿过封装件的有机背端部，并通过第二布线层连接至前电极，该第二布线层沉积第二布线中，该第二布线图案化在外钝化层中，其通过在内钝化层中的通孔连接至前电极，并在第二填充通孔的端部具有第二外垫板，该第二外垫板终止于包括镍涂层的阻挡层，其后是可焊凸块，其包括焊料、锡、SnAg，或无铅焊料。

可选地，该电子组件包括夹在前电极和背电极之间的有源膜。

通常，该有源膜包括压电膜，并且前电极和背电极包括具有高声速的难熔金属。

在一些实施例中，该压电膜包括材料，该材料选自包括以下材料的组：Ba_xSr_(1-x)Ti0₃此后称为BST、c轴Sc_xAl_(1-x)N此后称为ScAlN、Al_xGa_(1-x)N，其此后称为AlGaN、AlN、LiNbO₃，和LiTaO₃。

可选地，ScAlN的单晶有源膜包括ScAlN的晶种层，其具有以下至少一项限定：

·与有源膜不同的化学计量比，该有源膜在GaN层的表面上，该GaN层设置在单晶蓝宝石或硅载体上；

·化学计量比为Sc_0.1Al_0.9N，晶格间距为

·第二ScAlN晶种层沉积在压电膜的前部。

在一些实施例中：

·前电极和有源膜具有超平坦表面(粗糙度<0.3nm)，并且前电极相对于有源膜具有较高的晶体取向；

·前电极和背电极具有高度取向的晶体结构；

·前电极和背电极具有低声衰减；

·前电极和背电极的材料选自由以下材料组成的组：W、Ru、W-Ti，或Mo；

·前电极和背电极的厚度在50nm至350nm的范围内；

·前电极和背电极中的每一个均包括单晶层薄膜。根据权利要求15的背端部，其中，背电极包括具有非常强的晶体织构的钼。

·前电极和/或背电极包括厚度在50nm至350nm范围内的单晶薄膜钼；

·前电极和有源膜具有超平坦表面(粗糙度<0.3nm)，并且前电极相对于有源膜具有较高的晶体取向，和

·该有源膜包括高度取向的压电膜或单晶的压电膜。

在一些实施例中，封装件的前端部可制造在前电极上方，并且包括至少一个前腔，该前腔位于电子组件的一侧上、与至少一个背腔的相对。

通常，该背端部还包括凸起的框架，该突出的框架包括与背电极相同的导电材料，该凸起的框架沉积在背电极上，在背电极的至少一部分周围，并限定了有源层的共振区域。

可选地，凸起的框架内的背电极和与前电极相邻的前侧腔均具有相同的五边形形状，并同心对准；该前腔至少与该背电极一样大。

在一些实施例中，电子组件包括提供滤波器功能的谐振器或谐振器阵列。

可选地，电子组件包括RF滤波器，该RF滤波器包括多个串联的谐振器和并联的谐振器，每个谐振器具有专门的上腔和下腔。

通常，该前端部包括电阻率超过3000欧姆*厘米的硅晶圆，和在硅衬底或硅晶圆内的至少一个前腔。

在一些实施例中，前电极通过键合层附接至前内部分，该键合层的材料选自包括以下材料的组：金、金-铟、ScAlN、AlN，和SiO₂，并且以下限定中的至少一个是正确的：

·该前内部分还包括硅氧化物层，并且所述前有源膜和所述前电极横跨所述腔，并且所述键合层将前电极附接至在所述腔周围的前内部分的SiO₂层；

·该键合层包括Au，或Au-In，并且为了促进该键合层附着至前电极和/或内前部分中的至少一个，使用了Ti附着层或Ti-W附着层；

·从腔内去除所述阻挡层和任何附着层以暴露前电极；

·键合层包括AlN或ScAlN，其既附接至前电极，又附接至在封装件前端部的前部硅内表面上，然后熔合在一起；

·该键合层包括AlN或ScAlN，并通过感应耦合等离子体(ICP)工艺，使用BCl₃，和/或Cl₂，和/或稀释的四甲基氢氧化铵(TMAH)湿溶液从前腔中去除该键合层，从而将前电极暴露在腔中。

·该键合层包括SiO₂；

·该键合层包括SiO₂，并通过用HF蒸气刻蚀、通过以HF为有效成分的BOE(缓冲氧化物刻蚀)溶液、ICP刻蚀，或RIE刻蚀，从腔内除去该键合层以暴露出前电极。

在一些实施例中，前内部分还包括硅膜层，该硅膜层附接至硅氧化物层、该硅氧化物层在硅氧化物的一侧、与硅衬底相对，并且该键合层将所述前电极附接至所述硅膜。在一些实施例中，该硅膜横跨前腔并且支撑电极和有源膜，而在其他实施例中，该硅膜从前腔内去除，从而暴露前电极。

通常，前内部分连接至封闭前腔的前外部分。

通常，以下限定中的至少一项是正确的：

·该前外部分的材料选自包括以下项目的组：绝缘体、电介质，或电阻率超过3000欧姆* 厘米的半导体；

·该前外部分的材料选自包括以下项目的组：电阻率超过3000欧姆*厘米的硅晶圆、玻璃晶圆、蓝宝石晶圆，和AlN晶圆；

·该前外部分通过封装键合材料附接到前内部分，该封装键合材料包括有机粘合剂；

·该前外部分通过封装键合材料附接至前内部分，该封装键合材料包括SU-8、PDMS、PBO、环氧树脂，和可喷墨芯片附着聚合物；

·该前外部分通过封装键合材料附接至前内部分，该封装结合材料包括键合层，该键合层由金，或金-铟制成；

·该前部分外部分包括以干膜形式设置的聚合物层；

·该前外部分由材料制成，该材料由选自包括以下材料的组：SU-8、PDMS、PBO、环氧树脂，和TMM。

通常，将背端部制造成具有深沟槽的阵列，该深沟槽在每个封装件周围，穿至前内层的硅晶圆或硅衬底。

可选地，封装的背面还包括包围该封装件并在深沟槽中的密封衬里涂层，以提供防潮保护，并且所述密封衬里涂层的材料选自包括以下材料的组：AlN、SiN、Ta₂O₅，和TaN。

通常，前部分包括与背部分中的深沟槽对应的深沟槽，并且还可包括包围封装件并在深沟槽中的密封衬里涂层，以提供防潮保护。

在一些实施例中，有源膜具有背表面、前表面和边缘，并且封装件的背部分还包括内钝化材料，其在该有源膜的边缘周围，并且叠在前表面的周边。

通常，以下限定中的至少一项是正确的：

·该内钝化材料包括相对介电常数低的介电材料，例如K≤4；

·该内钝化材料选自包括以下材料的组：SiO₂、氟掺杂的硅氧化物(SiOF)、多孔硅氧化物，和碳掺杂的硅氧化物(SiCO)。

通常，该背端部还包括外钝化层，其选择性地覆盖背电极区域和框架，使内钝化层的外表面暴露，并且所述外钝化层被图案化以布线，用于将前电极和背电极连接至第一外触点和第二外触点。

通常，内导电布线层，其包括金，沉积在背电极上方，并在布线内，该布线被图案化在外钝化层中。

通常，该外钝化涂层的材料选自包括以下材料的组：AlN、ScAlN，和SiN。

可选地，封装件通常被制造成阵列，并且深沟槽在阵列的组件周围穿过背端部。

在一些实施例中，封装件的背端部阵列连接至封装件的前部分阵列，并且在前沟槽阵列制造在前阵列中，向下直到内前部的硅衬底或硅晶圆，该前沟槽与背部分中的深沟槽阵列相对应，并且前表面和背表面以及任何的深沟槽均涂有密封衬里涂层，阻止水分吸收。

通常，该密封衬里涂层的材料选自包括以下材料的组：AlN、SiN、Ta₂O₅，和TaN。

第四方面，涉及一种用于制造背端部的阵列的方法，该背端部用于封装件的背端部，其用于封装电子组件，其中，该电子组件设置在所述封装件的前端上，以当附接背端部时，该电子组件被所述封装件包裹；该背端部包括至少一个背腔，该背腔具有有机壁和有机盖体，以及在所述至少一个背腔周围并穿过该背端部的通孔，用于连接至该电子组件的电极；该通孔以“倒装芯片”的方式可连接至电路板，该方法包括：

·获得电子组件的阵列，每个电子组件包括至少一个夹在前电极和背电极之间的膜层岛，其中该封装件的前端部在前电极下方，并具有与背电极和前电极接触的导电垫板；

·沉积内光敏有机层；

·显影背腔的阵列，其包括一个背腔、在该组件周围的深沟槽，以及针对每个膜层岛的一对通孔，其中，该通孔暴露布线层，该布线层被图案化在外钝化层中，用于连接至前电极和背电极；

·将光敏有机膜的外背层施加至内背有机层上，其跨越并密封至少一个上腔；

·显影通孔和深沟槽的延伸；

·选择性地在背表面上和沟槽中施加密封涂料层，而通孔不涂该密封涂料层；

·用金属填充穿过外有机层和内有机层的通孔的阵列，其接触导电垫板，以形成填充的通孔；

·在填充通孔的外端部施加终止层和焊料凸块，和

·将阵列切割成单个芯片。

通常，将钛或钛-钨的附着层溅射在背部分的外表面上及通孔中，并在其上溅射铜的晶种层，然后通过电镀以铜填充该通孔，再从外表面去除该晶种层。

该方法可以用于封装的电子组件的阵列，每个电子组件包括，有源膜层，该有源膜层在封装件的前端部上的前电极上，和内钝化材料，其围绕该电子组件并部分覆盖该电子组件；背电极材料层，其选择性地覆盖内钝化材料和有源膜，第一布线层和第二布线层，其沉积至背电极材料上，及外钝化层，其选择性地图案化以第一布线和第二布线，该第一布线和第二布线填充以导电材料，作为其中的布线层，其中，第一填充通孔穿过外钝化材料，并通过第一布线层连接至背电极，第二填充通孔通过第二布线层和背电极材料的一部分，并通过内钝化层中的通孔连接至前电极，背电极材料的该部分与有源膜层上方的背电极分离。

可选地，该前端部包括内层，该内层包括硅晶圆，其中具有前腔，该前腔具有与凸起框架内的背电极部分相同的五边形形状，并与其同心对准；该前腔至少与背电极的该部分一样大；前外层，其密封前腔，其中形成深沟槽的阵列，其穿过背端部至硅衬底或硅晶圆。

第五方面涉及一种用于制造前端部的阵列的方法，该前端部用于封装件的电子组件，该方法包括以下步骤：

i.获得载体衬底，其具有有源膜层，该有源膜层通过其后表面附接至该载体衬底，其中，在该有源膜层的前表面具有前电极；

ii.获得内前端部分；

iii.将内前端部分附接至前电极的暴露的前表面上；

iv.从有源膜层的背表面上去除载体衬底；

v.可选地减薄内前部分；

vi.通过去除材料来处理后表面，以在至少一个前电极岛上形成至少一个有源膜岛阵列；

vii.通过有选择地去除内前端部分的至少外层来形成至少一个前腔的阵列，使得在前电极的前侧，与有源膜岛相对的一侧上存在一个腔，其与膜的每个岛相对；

viii.将外前端部分施加至内前端部分上，并将该外前端部分键合至内前端部分的外表面上，使得该外前端部分跨过并密封前腔阵列的至少一个腔。

通常，该有源膜层包括压电材料。

可选地，该有源膜层包括单晶膜，该单晶膜选自包括以下材料的组：Ba_xSr₍₁-x)TiO₃、c轴的Sc_xAl_(1-x)N，Al_xGa_(1-x)N、AlN、LiNbO₃，和LiTaO₃。

通常，以下限定中的至少一项是正确的：

·载体衬底包括硅晶圆载体，其具有<111>，或<110>，或<100>的晶向，该硅晶圆载体覆盖以c轴<0001>单晶GaN释放层；

·该载体衬底包括覆盖以c轴<0001>单晶GaN释放层的c轴<0001>蓝宝石薄膜；

·有源膜层包括Ba_xSr_(1-x)TiO₃，并且步骤i)包括沉积晶种层的预备步骤，包括：

在沉积Ba_xSr_(1-x)TiO₃之前，将<100>TiO₂(金红石)，或<111>单晶SrTiO₃，或包括TiO₂层和随后的SrTiO₃层的双晶种层沉积在GaN释放层上；

·该有源膜层包括Al_xGa_(1-x)N，并且步骤i)包括沉积C轴取向的AlN层并逐渐增加镓含量的预备步骤；

·该有源膜层包括YXI/36°的LiNbO₃，或YXI/42°至YXI/52°的LiTaO₃，其通过硅氧化物熔融层附接至蓝宝石衬底上的GaN释放层；

·该有源膜层包括AlN，步骤i)包括至少一个预备步骤：将晶种层施加至Sc_xAl_(1-x)N或 Al_xGa_(1-x)N的GaN层上；

·该有源膜层包括Sc_xAl_(1-x)N，步骤i)可包括至少一个预备步骤：将Sc_xAl_(1-x)N或Al_xGa_(1-x)N 的晶种层施加至GaN释放层上，其中该晶种层的化学计量比(x值)与主Sc_xAl_(1-x)N薄膜的不同。

通常，前电极的特征在于，其厚度在50nm至350nm的范围内，并且包括金属，该金属选自包括以下材料的组：Mo、W、W-Ti，和Ru。

通常，内前部分包括电阻率超过3000欧姆*厘米的硅晶圆或硅衬底。

在一些实施例中，该前部分还包括在晶圆或衬底与前电极之间的硅氧化物层。

可选地，该内前部分还包括通过硅氧化物BOX层连接至硅晶圆的硅膜。

通常，步骤(iii)，将封装件的前部的内部分附接至前电极，包括将第一半键合层沉积至第一电极上，以及将第二半键合层沉积至封装件的前部的内部分上，并将这些键合层熔合在一起。

通常，以下限定特征中的至少一项是正确的：

·这些半键合层是相同的，并且每一个半键合层包括：Au-In或Au、AlN、ScAlN，或SiO₂；

·前电极和有源膜具有超平坦表面(粗糙度<0.3nm)，并且前电极相对于有源膜具有较高的晶体取向；

·键合层包括Au或Au-In，并且为了促进键合层与前电极和/或内前部分中的至少一个的附着，使用了Ti附着层或Ti-W附着层；

·从腔内去除所述键合层和所述附着层以暴露前电极，和

·该键合层包括AlN或ScAlN，其既附接至封装件的前电极又附接至封装件前端部的硅内前部分，然后熔合在一起。

可选地，该方法还包括从前腔内去除键合层以暴露前电极。

通常，以下限定中的至少一项是正确的：

·通过技术从腔内去除任何的SiO₂，该技术选自：用HF蒸气刻蚀、通过以HF为有效成分的BOE(缓冲氧化物刻蚀)溶液、通过ICP刻蚀，或RIE刻蚀；

·该键合层包括Au或Au-In，并通过用KI/I2湿溶液刻蚀，从腔内去除该键合层以露出前电极；

·通过干法刻蚀，从腔内去除键合层及前电极之间的任何Ti或Ti-W附着层，和/或通过干法刻蚀，从腔内去除在键合层和内前部分之间的任何Ti或Ti-W附着层，从而露出前电极，以及

·该键合层包括AlN或ScAlN，并通过使用BCl₃，和/或Cl₂，和/或稀的四甲基氢氧化铵 (TMAH)湿溶液，通过感应耦合等离子体(ICP)工艺，从腔内去除该键合层以露出前电极。

通常，步骤(iv)，将载体衬底从有源膜的表面去除，选自由以下工艺组成的组：

·激光剥离；

·其中该载体衬底包括覆盖以GaN的蓝宝石单晶晶圆，通过激光剥离来去除，包括使用 248nm的准分子方波激光透过蓝宝石照射GaN；

·在载体衬底包括硅晶圆的情况下，将载体衬底从有源膜的表面去除包括：研磨掉该载体衬底。

可选地，步骤(iv)进一步包括以下至少一项：通过感应耦合等离子体去除GaN，以及获得平均表面粗糙度(Ra)小于0.3nm的压电膜或压电晶种层。

可选地，该内前端部分包括具有至少3000Ω·cm的电阻率的硅衬底或硅晶圆，并且步骤 (v)包括通过临时的聚合物粘合材料，将器件晶圆的背部临时地键合至载体晶圆，并通过方法减薄该硅晶圆，该方法选自包括以下项目的组：研磨、化学抛光，和化学机械研磨CMP。

通常，以下限定中的至少一项是正确的：

·载体晶圆选自包括以下材料的组：玻璃、硅和蓝宝石；

·临时聚合物键合材料选自包括以下材料的组：树脂、聚酯、蜡，和橡胶；

·通过施加热量、化学溶剂，和激光辐照中的至少一种，可以去除该临时聚合物键合材料。

在一些实施例中，处理后表面包括：

选择性地去除有源膜以形成岛，选择性地去除下电极，并可选地去除在其下的有源膜周围的硅晶圆和/或硅氧化物层，并通过在有源膜暴露的表面上施加扫描表面离子研磨工艺，将有源膜减薄至期望的厚度。

可选地，将载体晶圆通过临时的聚合物粘合材料临时附接至后表面，并且将前内层减薄至期望的厚度。

在一些实施例中，前内部分包括硅晶圆，并且步骤(vii)，形成至少一个前腔的阵列包括，施加贯穿硅的刻蚀，以穿过硅晶圆形成至少一个前腔的阵列。

可选地，前内部分还包括在硅晶圆和第一电极之间的硅氧化物层，并且步骤(vii)还包括通过利用HF蒸气化学刻蚀、BOE(含HF的缓冲氧化物刻蚀)、ICP刻蚀，或RIB刻蚀中的一种，以选择性地去除该硅氧化物层，其中，该硅晶圆作为掩模，以形成至少一个与有源材料岛对齐的腔。

在一些实施例中，前内部分还包括在硅氧化物层和第一电极之间的硅膜，并且步骤(vii) 要么还包括通过贯穿硅的刻蚀，选择性地去除硅膜，该硅膜通过先前的硅氧化物的去除被暴露，并去除键合层，从而使在有源膜前侧上的未支撑的前电极暴露，该前电极横跨至少一个前腔；或者，要么将该硅膜通过键合层保持键合至前电极，该硅膜通过使用贯穿硅的刻蚀使硅氧化物去除而暴露，而该有源膜横跨至少一个前腔。

可选地，该外前部分包括硅层、玻璃层或陶瓷层，步骤(viii)包括通过封装键合层将外前部分附接至内前部分。

通常，应用以下限定中的至少一项：

·封装键合层包括金，或金铟合金，并且将该键合材料以薄覆盖层的形式施加至内前部分的外表面，并且以薄覆盖层的方式施加至外前部分的内表面，然后这些薄覆盖层熔合在一起；

·将附着层沉积在衬底和键合层之间，所述附着层选自由以下项目组成的组：钛附着层、钛-钨附着层，和铬附着层；

·该封装键合层包括有机键合层；

·该封装键合层包括有机键合层，该有机键合层选自包括以下材料的组：SU-8、PDMS、 PBO、以环氧树脂为基础的薄膜材料、TMMF，和可喷涂芯片附着聚合物。

通常，可选步骤(xi)包括，通过方法减薄外前层，该方法选自包括以下工艺的组：研磨、化学抛光，和化学机械研磨CMP，然后去除载体晶圆和聚合物键合材料。

在其中前部分的外层包括厚有机层的实施例中，步骤(viii)包括：将该厚有机层叠至硅衬底的外表面上，其横跨前腔阵列上的至少一个腔。

通常，前部分的外层包括PBO或TMMF或是以环氧树脂为基础的薄膜材料。

在一些实施例中，当制造整个封装件时，该方法进一步包括制造封装件的背端部的步骤 (x)。

通常，封装件的背端部包括内有机层，其具有在其中的至少一个背腔的阵列，所述至少一个背腔由外有机层密封，其中通孔在所述至少一个背腔的周围，穿过内有有机层和外有机层，用于通过钝化层中的布线层连接至电子组件的电极；通孔终止于外接触垫板，该外接触垫板以“倒装芯片”方式可连接至电路板。

可选地，该方法还包括在封装件的背端部中制造深沟槽，该深沟槽下至前端部的硅晶圆。

可选地，该方法进一步包括步骤(xi)：在前表面上制造深沟槽，使得所述深沟槽暴露内硅晶圆，然后，当制造整个封装件时，施加密封衬里涂层至背外表面并施加到其深沟槽内，同时确保不覆盖外接触垫板，然后在适用的情况下，施加至前外表面，步骤(xi)，并施加至其上的深沟槽内。

通常，该密封衬里涂层选自包括以下材料的组：AlN、SiN、Ta₂O₅，和TaN，并且通过射频(RF)溅射或通过PECVD沉积至100nm至500nm范围内的厚度。

通常，将前端部制造成阵列的形式，并且该方法还包括将该阵列分割成单个封装组件的步骤(xii)。

第六方面，涉及封装件阵列的前端部，用于封装有源膜岛，包括前电极，其附接至有源膜，前内封装部分，其附接至前电极、与该有源岛一侧相反的一侧，该前内封装部分在其中具有腔的阵列，每个腔与有源膜岛相对，以及外前封装层，其附接至内前封装层，该内前封装层密封该阵列的腔。

通常，前内封装层包括硅晶圆。

在一些实施例中，该前内封装层还包括在硅衬底和硅晶圆与前电极之间的硅氧化物层。

可选地，该前内封装层还包括在硅氧化物和前电极之间的硅膜。

在一些实施例中，该前内封装层通过键合层附接至前电极。

通常，该键合层选自包括以下材料组成的组：Au、Au-In、AlN、ScAIN，和SiO₂，其中以下限定中的至少一个是正确的：

·前电极和有源膜具有超平坦表面(粗糙度<0.3nm)，并且前电极相对于有源膜具有较高的晶体取向；

·键合层包括Au或Au-In，并且为了促进键合层与前电极和/或内前部分中的至少一个的附着，使用了Ti附着层或Ti-W附着层；

·该键合层包括AlN或ScAlN，其既附接至封装件的前电极又附接至封装件前端部的硅内前部分，然后熔合在一起，和

·该键合层包括SiO₂。

可选地，将该键合层，以及附着层，若设置的话，以及硅膜，若设置的话，从所述至少一个前腔中的每一个中的内部去除，以暴露出前电极。

替代地，硅膜、键合层和任何的附着层保持附接至前电极，并横跨每个腔，成为每个谐振器的一部分。

可选地，前外封装层包括高电阻率的硅、玻璃、AlN或蓝宝石。

通常，前内封装层通过封装键合层附接至前外封装层，该封装键合层包括以下限制之一：

·该封装键合层选自Au或Au-In；

·该封装键合层包括有机键合材料，和

·该封装键合层包括有机键合合材料，该有机键合材料选自包括以下材料的组：SU-8、 PDMS、PBO、环氧树脂、TMM，和可喷涂芯片附着聚合物。

可替代地，前外封装层包括有机膜。

在一些实施例中，前外封装层包括PBO或TMM。

可选地，前端部还包括制造在前端部的外层中的前深沟槽，该前深沟槽对应于封装件的背端部中的类似的深沟槽，并且其穿过前外层和键合层至前内部分的硅晶圆或硅衬底中。

在一些实施例中，可以通过密封衬里涂层来涂覆前端部和任何的深沟槽。

通常，该密封衬里涂层的特征在于以下至少之一：

·为介电材料，该介电材料选自由以下材料组成的组：AlN、SiN、Ta₂O₅，和TaN；和

·厚度在100nm至500nm之间。

一种封装的电子组件，包括：

封装在封装件内的电子组件，包括

封装件的前部分，包括具有在其中的腔的内部分，其与谐振器相对，该谐振器由凸起的框架限定，该封装件的前部分还包括密封所述腔的外部；以及

所述封装件的背部分包括，在内背部分中的背腔，和密封所述腔的外背部分，所述封装件的背部分还包括第一通孔和第二通孔，其在所述至少一个背腔的周围穿过背端部，以连接至电子组件的前电极和背电极；这些通孔终止于外接触垫板，其以“倒装芯片”方式可连接至电路板。

通常，电子组件包括夹在前电极和背电极之间的有源膜。

通常，其中，该电子组件包括谐振器，或提供滤波器功能的谐振器阵列。

可选地，电子组件包括RF滤波器，该RF滤波器包括多个串联的谐振器和并联的谐振器，每个谐振器具有专门的上腔和下腔。

通常，有源膜包括压电膜，并且前电极和背电极包括具有高声速的难熔金属。

通常，以下限定中的至少一项是正确的：

·该有源膜包括高度取向的压电膜或单晶的压电膜；

·前电极、背电极以及有源膜具有超平坦表面(粗糙度<0.3nm)，并且前电极相对于有源膜具有较高的晶体取向；

·前电极和背电极具有高度取向的晶体结构；

·前电极和背电极具有低声衰减；

·前电极和背电极包括材料，该材料选自由以下材料组成的组：W、Ru、W-Ti，或Mo；

·背电极和前电极的厚度在50nm至350nm的范围内；

·前电极和背电极均包括单晶层膜；并且

·前电极和/或背电极包括厚度为50nm至350nm的单晶薄膜钼。

通常，压电膜包括选自包括以下材料的组：Ba_xSr_(1-x)TiO₃，其此后称为BST、c轴Sc_xAl_(1-x)N，其此后称为ScAlN)、Al_xGa_(1-x)N，其此后称为AlGaN、AlN、LiNbO₃，和LiTaO₃。

通常，ScAlN的压电膜包括ScAlN的晶种层，该晶种层具有以下至少一项限定：

·与有源膜不同的化学计量比，该有源膜位于GaN层的表面上，该GaN层设置在单晶蓝宝石或硅载体上；

·Sc_0.1Al_0.9N的化学计量比和

的晶格间距；

·第二ScAlN晶种层沉积在压电膜前。

通常，封装的组件还包括凸起框架，该凸起框架包括背电极的导电材料，其在背电极的至少一部分的周围沉积在背电极上，并且限定有源层的谐振区域。

优选地，该凸起框架内的背电极和与前电极相邻的前侧腔均具有相同的五边形形状，并且同心对齐；前腔至少与背电极一样大。

通常，该有源膜具有背表面、前表面和边缘，并且封装件的背部分还包括内钝化材料，该内钝化材料在有源膜的边缘的周围并叠在前表面的周边上。

在优选的实施例中，该有源膜包括以下限定中的至少一项：

·该内钝化材料包括介电常数低的介电材料，例如K≤4；

·该内钝化材料选自包括以下材料的组：SiO₂、氟掺杂的硅氧化物(SiOF)、多孔硅氧化物，和碳掺杂的硅氧化物(SiCO)。

通常，封装的电子组件还包括外钝化层，该外钝化层选择性地覆盖背电极区域和框架，而使内钝化层的外表面暴露，并且所述外钝化层被图案化以布线，用于将前电极和背电极连接至第一外垫板和第二外垫板。

可选地，内导电布线层，其包括金，沉积在背电极上方、在该外钝化层中被图案化的布线内。

在优选的实施例中，该外钝化选自包括以下材料的组：AlN、ScAlN，和SiN。

通常，封装件的前内部分包括电阻率超过3000欧姆*厘米的硅晶圆，以及在该硅晶圆内的至少一个前腔，所述至少一个前腔被前外层封闭，所述前外层键合至该前内层。

可选地，前电极通过键合层附接至前内部分，该键合层选自包括以下材料的组：金、金- 铟、ScAlN、AlN，和SiO₂，并且以下限定中的至少一项是正确的：

·该前内部分还包括硅氧化物层，并且所述前有源膜和所述前电极横跨所述腔，并且所述键合层将前电极附接至前内部分的SiO₂层，该SiO₂层在所述腔周围；

·键合层包括Au或Au-In，并且为了促进键合层与前电极和/或内前部分中的至少一个的附着，使用了Ti附着层或Ti-W附着层；

·从腔内去除所述键合层和任何附着层以暴露前电极；

·该键合层包括AlN或ScAlN，其既附接在封装件的前电极上，又附接至封装件前端部的前部分的硅内表面上，然后熔合在一起；

·该键合层包括AlN或ScAlN，并通过感应耦合等离子体(ICP)工艺，使用BCl₃，和/或Cl₂，和/或稀释的TMAH湿溶液从前腔内除去该键合层，从而将前电极暴露于腔中；

·该键合层包括SiO₂；

·该键合层包括SiO₂，并通过用HF蒸气刻蚀、通过以HF为有效成分的BOE(缓冲氧化物刻蚀)溶液、ICP刻蚀，或RIE刻蚀，从腔内除去该键合层以暴露出前电极。

可选地，前内部分还包括硅膜层，该硅膜层附接至硅氧化物层，该硅氧化物层在硅氧化物的一侧上、与硅衬底相对，并且键合层将所述前电极附接至所述硅膜上，其中，要么该硅膜横跨该前腔并支撑电极和有源膜，要么从前腔内去除该硅膜，露出前电极。

通常，该有源膜包括压电膜，并且还包括附接至该有源膜的前电极，前内封装部分，其附接至与有源膜岛相对的前电极的一侧，该前内封装部分具有在其中的腔阵列，每个腔与有源膜岛相对，并且外前封装层附接至内前封装层，该外前封装层密封该阵列的腔。

通常，该前内封装层包括电阻率超过3000欧姆*厘米的硅晶圆。

在一些实施例中，该前内封装层还包括在硅晶圆和前电极之间的硅氧化物层。

在一些实施例中，前内部封装层还包括在硅氧化物和前电极之间的硅膜。

通常，前内部封装层通过键合层附接至前电极。

可选地，该键合层选自包括以下材料的组：Au、Au-In、AlN、ScAlN，和SiO₂，其中，以下限定中的至少一个是正确的：

·前电极和有源膜具有超平坦表面(粗糙度<0.3nm)，并且前电极相对于有源膜具有较高的晶体取向；

·键合层包括Au或Au-In，并且为了促进键合层与前电极和/或内前部分中的至少一个的附着，使用了Ti附着层或Ti-W附着层；

·键合层包括AlN或ScAlN，其既附接至封装件的前电极又附接至封装件前端部的硅内前部分，然后熔合在一起，并且

·该键合层包括SiO₂。

在一些实施例中，将键合层，以及附着层，若设置的话，以及硅膜，若设置的话，从所述至少一个前腔中的每一个内去除，以暴露出前电极。

在其他实施例中，硅膜、键合层和任何附着层保持附接至前电极并横跨每个腔，成为每个谐振器的一部分。

通常，前外封装层选自包括以下材料的组：高电阻率的硅、玻璃、AlN，或蓝宝石。

通常，前内封装层通过封装键合层附接至前外封装层，该封装键合层包括以下限制之一：

·封装键合层选自包括以下材料的组：Au，或Au-In。

·该封装键合层包括有机键合材料，并且

·该封装键合层包括有机键合合材料，该有机键合材料选自包括以下材料的组：SU-8、 PDMS、PBO、环氧树脂、TMM，和可喷涂芯片附着聚合物。

可选地，前外封装层包括有机膜。

例如，前外封装层包括PBO或TMM。

通常，封装件的电子组件还包括制造在前端部分的外层中的前深沟槽，该前深沟槽穿过前外层和键合层，至前内部分的硅晶圆中。

可选地，可以通过密封衬里涂层来覆盖前端部和任何的深沟槽。

通常，该密封衬里涂层的特征在于以下至少之一：

·是电介质材料，该电介质材料选自由以下材料组成的组：AlN、SiN、Ta₂O₅，和TaN；

·厚度在100nm至500nm的范围内。

通常，电子组件设置在所述封装件的前端部，以使得在附接背端部时，该电子组件被所述封装件包围；所述背端包括至少一个背腔，该背腔具有有机壁和有机盖体，以及在所述至少一个背腔周围、穿过所述背端的通孔，用于连接至所述电子组件的电极；该通孔能够以“倒装芯片”的方式连接至电路板。

该背端部通常包括内有机背层，其限定背腔的侧壁和通孔，以及光敏聚合物的外干膜，其仅图案化以通孔和深沟槽，其横跨并密封所述至少一个背腔。

通常，内有机背层包括有机光敏电介质，该有机光敏电介质选自由以下材料组成的组： SU-8、PDMS、环氧树脂、PBO，和TMM，并图案化以背腔和通孔。

通常，该有机光敏电介质的外干膜选自包括以下材料的组：PBO，和TMM。

优选地，该背端部包括密封衬里涂层，该密封衬里涂层在封装件的外背表面上并在深沟槽中。

可选地，该密封衬里涂层的材料选自由以下材料组成的组，AlN、SiN、Ta₂O₅，和TaN。

通常，该背端还包括第一填充通孔，该第一填充通孔穿过封装件的有机背端，并且经由沉积在第一布线中的布线材料连接至电子组件的背电极，该第一布线被图案化在外钝化层中，以及在该第一填充通孔端部上的第一外垫板，该第一外垫板终止于包括镍涂层的阻挡层，其后是可焊接凸块，其包括焊料、锡、SnAg，或无铅焊料，以及第二填充通孔，其穿过封装件的有机背端，并通过第二布线层，其通过在内钝化层中的通孔，连接至前电极，该第二布线层沉积第二布线中，该第二布线被图案化在外钝化层中，并且在第二填充通孔的端部具有第二外垫板，该第二外垫板终止于包含镍涂层的阻挡层，其后是可焊接凸块，其包括焊料、锡、 SnAg，或无铅焊料。

另一个方面，涉及一种封装的电子组件的阵列，每个阵列的电子组件包括：有源膜层，其位于封装件前端部上的前电极上，和内钝化材料，其在该电子组件周围并部分覆盖该电子组件；背电极材料层，其选择性地覆盖该内钝化材料和有源膜；第一布线层和第二布线层，其沉积至该背电极材料上，以及外钝化材料层，其选择性地图案化以第一布线和第二布线，该第一布线和第二布线填充以导电材料以作为其中的布线层，其中，第一填充通孔，其穿过外钝化材料，并通过第一布线层连接至背电极，第二填充通孔，其通过第二布线层和背电极材料的一部分并通过在内钝化层中的通孔，连接至前电极，该背电极材料的该部分与有源膜层上的背电极分离。

通常，前端部包括内层，该内层包括硅晶圆，该硅晶圆中的前腔与在凸起框架内的背电极的部分具有相同的五边形形状，该部分与其同心对准；该前腔至少与该背电极的部分一样大；前外层，其密封该前腔，其中，形成深沟槽阵列，其穿过背端至硅衬底或硅晶圆。

另一个方面，涉及一种用于制造前端部阵列的方法，用于封装的电子组件的阵列，每个封装的电子组件包括：

封装在封装件内的电子组件，包括

封装件的前部分，包括具有腔的内部分，该腔与谐振器相对，该谐振器由凸起的框架限定，以及密封该腔的外部分；封装件的背部分，包括在内背部分的背腔，以及密封该腔的外背部分；该封装件的背部分还包括第一通孔和第二通孔，其在所述至少一个背腔的周围穿过该背端部，以连接至该电子组件的前电极和背电极；该通孔终止于外接触垫板，该外接触垫板以“倒装芯片”的方式可连接至电路板；该方法包括以下步骤：

(i)获得载体衬底，其具有通过其后表面附接至其的有源膜层，其中，在有源膜层的前表面上具有前电极；

(ii)获得内前端部分；

(iii)将内前端部分附接至前电极的暴露的前表面上；

(iv)从有源膜层的背表面上去除载体衬底；

(v)可选地，减薄内前部分；

(vi)通过去除材料的方法处理后表面，以在至少一个前电极岛上形成至少一个有源岛的阵列；

(vii)通过有选择地去除内前端部分的至少外层，来形成至少一个前腔的阵列，使得在前电极的前侧的与每个膜岛相对的一侧上，存在一个腔；

(viii)将外前端部分施加至内前端部分，并将外前端部分键合至内前端部分的外表面，使得外前端部分横跨并密封前腔阵列的至少一个腔。

通常，步骤(iii)，将封装件的前部的内部分附接至前电极，包括将第一半键合层沉积至第一电极上，以及将第二半键合层沉积至封装件的前部的内部分上，并将这些键合层熔合在一起。

通常，以下限定中的至少一项是正确的：

所述半键合层是相同的，并且每一个包括：Au-In或Au、AlN、ScAlN，或SiO₂；

前电极和有源膜具有超平坦表面(粗糙度<0.3nm)，并且前电极相对于有源膜具有高的晶体取向；

该键合层包括Au或Au-In，并且为了促进该键合层对前电极和/或对内前部分中的至少一个的附着，使用了Ti的附着层或Ti-W的附着层；

将所述附着层和所述键合层从腔内去除，以暴露出前电极，并且

该键合层包括AlN或ScAlN，其既附接至封装件的前电极又附接至封装件前端部的硅内前部分，然后熔合在一起。

可选地，该方法还包括从前腔内去除键合层，以暴露前电极。

通常，以下限定中的至少一项是正确的：

·通过技术从腔内去除任何的SiO₂，该技术选自：用HF蒸气刻蚀、通过以HF为有效成分的BOE(缓冲氧化物刻蚀)溶液、通过ICP刻蚀，或RIE刻蚀；

ο该键合层包括Au或Au-In，并通过用KI/I₂湿溶液刻蚀,从腔内去除该键合层，以暴露前电极；

ο通过干法刻蚀，从腔内去除在键合层与前电极之间的任何Ti附着层或Ti-W附着层，和/或在键合层与内前部分之间的任何Ti附着层或Ti-W附着层，从而暴露前电极，以及

ο该键合层包括AlN或ScAlN，并通过感应耦合等离子体(ICP)工艺，使用BCl₃，和/或Cl₂，和/或稀四甲基氢氧化铵(TMAH)湿溶液，从腔内去除该键合层，以暴露前电极。

根据权利要求44所述的方法，其中，步骤(iv)，从有源膜的表面去除载体，选自由以下项目组成的组：

·激光剥离；

·其中，载体衬底包括覆盖以GaN的蓝宝石单晶晶圆，通过激光剥离来去除，包括使用 248nm准分子方波激光，透过蓝宝石照射GaN；

·在载体衬底包括硅晶圆的情况下，将载体衬底从有源膜的表面去除包括：研磨掉该载体衬底。

如权利要求44所述的方法，其中步骤(iv)还包括以下至少之一：

·通过感应耦合等离子体去除GaN，以及

·获得平均表面粗糙度(Ra)小于0.3nm的压电膜或压电晶种层。

通常，内前端部分包括电阻率至少为3000Ωcm的硅晶圆，并且步骤(v)包括使用临时的聚合物键合材料，将器晶圆片的背部临时键合至载体晶圆上，并通过方法减薄该硅晶圆，该方法选自包括以下项目的组：研磨、化学抛光，和化学机械研磨CMP。

通常，以下限定中的至少一项是正确的：

·载体晶圆选包括以下材料的组：玻璃、硅和蓝宝石；

·该临时聚合物键合材料选自包括以下材料的组：树脂、聚酯、蜡，和橡胶；

·通过施加热量、化学溶剂，和激光辐照中的至少一种，可以去除该临时聚合物键合材料。

通常，处理背表面包括：选择性地去除有源膜以形成岛，选择性地去除下电极，并可选地去除在有源膜周围的硅晶圆和/或硅氧化物层，以及通过在有源膜的暴露表面上应用扫描表面离子研磨工艺，将有源膜减薄至期望的厚度。

在优选的实施例中，前内部分包括电阻率至少为3000Ωcm的硅晶圆，并且步骤(vii)，形成至少一个前腔的阵列，包括施加贯穿硅的刻蚀以形成穿过硅晶圆的至少一个前腔阵列。

可选地，前内部分还包括在硅晶圆和第一电极之间的硅氧化物层，并且步骤(vii)还包括：通过使用HF蒸气的化学刻蚀、BOE(包含HF的缓冲氧化物)、ICP刻蚀，或RIE刻蚀中一种，以选择性地去除该硅氧化物层，以形成至少一个与有源材料岛对准的腔，其中该硅晶圆作为掩模。

可选地，前内部分包括在硅氧化物层和第一电极之间的硅膜，并且步骤

(vii)要么还包括：通过贯穿硅的刻蚀，选择性地去除通过先前的硅氧化物的去除而暴露的硅膜，并去除键合层，从而暴露前电极，该前电极在横跨在至少一个前腔的有源膜的前侧上，或要么通过贯穿硅的刻蚀去除硅氧化物，而暴露出硅膜，使该硅膜保持键合至前电极，并且有源膜横跨至少一个前腔。

通常，外前部分包括硅层、玻璃层或陶瓷层，步骤(viii)包括通过封装键合层将外前部分附接至内前部分。

通常，应用以下限定中的至少一项：

·封装键合层包括金，或金铟合金，并且将该键合材料以薄覆盖层的形式施加至内前部分的外表面，并且以薄覆盖层的方式施加至外前部分的内表面，然后这些薄覆盖层熔合在一起；

·附着层沉积在衬底和键合层之间，所述附着层选自由以下材料组成的组：钛、钛-钨，和铬；

·该封装键合层包括有机键合层；

·该封装键合层包括有机键合层，该有机键合层选自包括以下材料的组：SU-8、PDMS、 PBO、以环氧树脂为基础的薄膜材料、TMMF，和可喷涂芯片附着聚合物。

在一些实施例中，可选步骤(xi)包括：通过方法减薄外前层，该方法选自包括以下项目的组：研磨、化学抛光，和化学机械研磨CMP，然后去除载体晶圆和聚合物键合材料。

通常，前部分的外层包括厚的有机层，并且步骤(viii)包括：将该厚的有机层叠加至硅衬底的外表面上，横跨前腔阵列上的至少一个腔。

通常，前部分的外层包括PBO或TMMF或是以环氧树脂为基础的薄膜材料。

通常，在前端部上制造带有端接件的背端。

可选地，该方法进一步包括步骤(xi)：在前表面上制造深沟槽，使得所述深沟槽暴露内硅晶圆，然后，当制造整个封装件时，施加密封衬里涂层至背外表面并施加到其深沟槽内，同时确保不覆盖外接触垫板，然后在适用的情况下，施加至前外表面，步骤(xi)，并施加至其上的深沟槽内。

通常，密封衬里涂层选自包括以下材料的组：AlN、SiN、Ta₂O₅，和TaN，并且通过射频(RF)溅射或通过PECVD沉积至100nm至500nm范围内的厚度。

可选地，将前端部制造成阵列形式，并且该方法进一步包括步骤(xii)，将阵列分割成单独的封装组件。

另一个方面，涉及一种用于制造电子组件的封装件背端部的阵列的方法，包括：

封装在封装件内的电子组件，包括封装件的前部分，包括具有在其中的腔的内部分，其与谐振器相对，该谐振器由凸起的框架限定，以及密封该腔的外部分；以及封装件的背部分包括在内背部分中的背腔，和密封该腔的外背部分，所述封装件的背部分还包括，第一通孔和第二通孔，该第一通孔和第二通孔在所述至少一个背腔周围，穿过该背端部分，以连接至电子组件的前电极和背电极；通孔终止于外接触垫板，其以“倒装芯片”的方式可连接至电路板；该方法包括：

a.获得电子组件的阵列，该电子组件的每一个包括：至少一个夹在前电极和背电极之间的膜层岛，其中，封装件的前端部在前电极的下方，并且具有与背电极和前电极接触的导电垫板；

b.沉积内光敏有机层；

c.显影背腔的阵列，其包括一个背腔、在组件周围的深沟槽，以及每个膜层岛上的一对通孔，其中，这些通孔暴露布线层，布线层在外钝化层中被图案化，其用于连接至前电极和背电极；

d.将光敏有机膜的外背层施加至内背有机层上，横跨并密封至少一个上腔；

e.显影通孔和深沟槽的延伸；

f.在背表面上以及在沟槽中选择性地施加密封涂料层，而通孔不施加密封涂料层；

g.用金属填充通孔的阵列，该通孔穿过外有机层和内有机层，并与导电触盘接触，以形成填充的通孔；

h.在填充通孔的外端部施加端接件和焊料凸块，以及

i.将阵列切割成独立的芯片。

通常，将钛或钛-钨的附着层溅射在背部分的外表面上及通孔中，并在其上溅射铜的晶种层，然后通过电镀以铜填充该通孔，再从外表面去除该晶种层。

可选地，封装件的背部还包括在封装件周围以及在深沟槽中的密封衬里涂层，其提供防潮保护。

通常，该密封衬里涂层的材料选自包括以下材料的组：AlN、SiN、Ta₂O₅，和TaN。

附图说明

为了更好地理解本发明并示出如何实施本发明，现在将仅通过示例的方式说明附图。

现在详细地具体解释附图，要强调的是，所示的细节仅是示例性的，并且仅是为了说明性地讨论本发明的优选实施方式，并且出于提供对本发明的原理和构思方面最有用和最容易理解的描述。在这方面，仅仅示出足够基本理解本发明的结构细节。附图说明使本领域技术人员清楚如何在实践中实施本发明的几种形式。特别地，将理解，示意图不是按比例绘制的，并且一些非常薄的层的厚度被放大。在附图中：

图1是封装的膜，诸如FBAR谐振器模块的第一实施例的示意性横截面示意图，其不按比例画出；多个谐振器通常将被制造在一起，并且以半梯形结构或网格结构或其组合的方式连接，以提供RF滤波器；

图2是根据第一实施例的FBAR谐振器模块的示意性横截面图，其不按比例画出，其示出了如何将封装的组件制造成阵列的，具有深沟槽以去除应力并有助于分割。应当注意，硅膜横跨腔并支撑有源膜，作为谐振器的一部分；

图3是本文所示实施方案的有源膜被背电极覆盖的顶视显微图像，示出了凸起的框架 (“振动部分”或薄膜)内的背电极的五边形形状，并且还显示了金接触层；

图4是封装的膜，诸如FBAR谐振器模块的第二实施例的示意性的横截面图，其不按比例画出，其中，在这种情况下，封装件的前部分的内部分和外部分均由硅晶圆组成；

图5是封装的膜，诸如FBAR谐振器模块的第三实施例的示意性的横截面图，其不按比例画出，其中，在这种情况下，前部分的内部分由硅膜组成，其通过硅氧化物的掩埋氧化物 (BOX)连接至硅衬底，并且封装件的外部分由厚的有机层组成，并且前腔延伸穿过硅膜，从而使有源层不受硅膜支撑；

图6是封装的膜，诸如FBAR谐振器模块的第四实施例的示意性的横截面图，该图不按比例画出，其中，在这种情况下，前部分的内部分由硅膜组成，其通过硅氧化物的掩埋氧化物(BOX)连接至硅衬底，并且前腔延伸穿过硅膜，从而使有源层不受硅膜支撑，而，封装件的前侧的外部分包括硅晶圆；

图7是诸封装的膜，诸如FBAR谐振器模块的第五实施例的示意性的横截面图，其不按比例画出，其中，在这种情况下，前部分的内部分由硅晶圆“衬底”组成，其支撑硅氧化物层，该硅氧化层通过金或金铟的键合层与有源膜上的前电极材料连接，其中，该键合层从腔中去除，从而电极有源膜横跨该腔，而没有被硅膜支撑，并且封装件的外部分由厚的有机层组成；

图8是梯型RF滤波器结构的简化电路；

图9是图8中的梯形滤波器结构的传输响应图；

图10是网格型RF滤波器结构的简化电路图；

图11是示出图10中的网格型滤波器结构的传输响应图；

图12是梯形和网格型组合的RF滤波器结构的简化电路图；

图13是示出图12的滤波器结构的传输响应的图；

图14A-14B是示出根据本发明的实施例的用于制造封装的电子组件的步骤的流程图；

图15-49表示按照图14A-14B的方法制造封装的电子组件过程的中间结构；

图50是示出用于制造本发明的封装件的前端部的总体方法的流程图，以及

图51是示出用于制造本发明的封装件的背端部的总体方法的流程图。

具体实施方式

本发明的实施例总体上涉及用于电子组件的封装件以及用于制造封装的电子组件的方法。特别地，本发明的实施例涉及封装的方法，以及用于有源膜及背对该有源膜的腔的封装件，以使得封装件的背部分覆盖该膜并并限定该腔，其包括有机(即，聚合物)材料。例如，该膜可以是用于滤波器或传感器的声共振器。在优选的实施例中，在有源膜层的两侧，即在前部和背部，都有专门的腔。

所示的特定实施例是用于FBAR谐振器和用于滤波器的封装件，该滤波器包括夹在电极之间的外延压电膜，并具有在该封装件内的相邻的腔。强的织构化的外延生长的压电膜比随机取向的膜具有更光滑的表面。

当用作滤波器中的谐振器膜层时，降低的散射损耗，以及金属电极与压电膜之间的光滑界面可以获得更高的Q因子。此外，有源膜层的降低的表面粗糙度使得，与沉积在其上的电极形成更加平滑的界面，从而降低了金属薄膜电极的薄层电阻(塔式体电阻率值)，从而进一步提高Q值。通过良好控制的电极沉积过程，可以利用高度取向的压电薄膜在其上生长具有更高取向的晶体结构的电极，从而以改善的声学性能和总体上更好的谐振器FOM值，并实现更好的导电性能。由于这些原因，下一代高频体声波谐振器(BAW)需要无缺陷的单晶薄膜。

高度取向的晶体压电薄膜和电极(具有小于1°的XRD FWHM)和单晶压电薄膜和电极 (具有小于0.1°的XRD FWHM)，对由此构造的体声谐振器(BAW)，例如FBAR和SMR的性能产生很大的影响，并可将RF功率减少多达50％，若没有这样的结构，这部分能量将作为热量耗散掉。这样的能量节省可以显著降低掉话率，并延长手机电池的寿命。

有多种压电材料可用作FBAR和SMR滤波器的有源膜层。这些包括，单晶Ba_xSr_(1-x)TiO₃，其此后称为BST、AlN、Al_xGa_(1-x)N，其此后称为AlGaN、Sc_xAl_(1-x)N，其此后称ScAlN、LiNbO₃，或LiTaO₃。

强的c轴织构是基于AlN、掺杂的AlN或BST的FBAR的最重要先决条件，因为此类FBAR的声模需要纵向激活，并且AlN、掺杂的AlN，和BST的压电轴都沿着c轴。

此外，在掺杂的AlN压电膜的情况下，尤其是在钪掺杂的AlN膜的情况下，对于更高的 K² _eff值和更宽的带宽滤波器来说，高度取向的c轴压电膜有助于将压电膜的应力水平保持在低拉伸应力模式，提高了可加工性，并且随着Sc掺杂水平的提高，压电膜的Q值也随之下降。

举例来说，根据本发明的第一实施例，图1是封装的电子组件10的示意性横截面图，其未按比例画出，尤其是FBAR谐振器模块15，其具有专门的背腔14和专门的前腔16，每个腔在谐振器模块15旁。

图1的封装件以阵列的形式制造，并且如图2所示，为了减小封装件中的应力并有助于后续的切割，可以在前面1和/或背面3上的各个层中制造深沟槽60和65，该深沟槽至衬底或晶圆28，该衬底或晶圆为具有高电阻率的电介质(>3000欧姆*厘米)，例如是未掺杂或低掺杂的硅28，这在本文描述的所有实施例均通用，并且，在图1和图2所示的实施例中，其设置为硅膜24的硅衬底28，该硅膜通过硅氧化物的掩埋氧化物(BOX)层连接至硅衬底28，该硅氧化物层以下称为硅氧化物层26。在下文描述的其他实施例中，省去了硅膜24，有时省去了硅氧化物层26。

在第一实施例中，支撑压电膜12的硅膜24是谐振器15的一部分，并且通常是单晶硅层，并且可以具有例如<100>，<111>或<110>的晶向。它的厚度通常为0.1微米。当暴露于温度变化时，单晶硅膜24显示出降低的频移，并作为谐振器15的机械支撑层，该谐振器具有低的声损耗并且其自身使用SOI技术，通过硅氧化物层26(即，嵌入式BOX层)，附接至电阻率至少为3000欧姆*厘米的较厚的硅晶圆上，该硅晶圆也称为“衬底”28，从而在“衬底28上设置膜24”。这种通过硅氧化物层26连接的在衬底28上的膜24是可市售获得的绝缘体上硅(SOI)产品。衬底28上的硅膜24，可以从SOITEC^TM或WaferPro^TM使用合适的SMARTCUT^TM技术获得，由厚度为0.05μm到0.5μm之间，由通常厚为1μm至3μm范围内的硅薄膜或硅膜 24组成，并通过SiO₂层(BOX)26连接至硅衬底28，该硅衬底28可能厚700μm或更厚，具体取决于晶圆的直径。

在硅膜24上预覆盖以键合金属覆盖层22，以帮助其附着至压电膜12上的电极20上，这样可以获得SOI产品。

这样，硅氧化物层26、支撑有源膜层12的硅膜24和硅衬底28可以是这种在衬底上的市售膜的残留物，在选择性地去除硅衬底28、硅氧化物层之后，并且在一些实施例中，还选择性地去除硅膜24，以形成下腔16。

多个这种谐振器模块15可以连接在一起以形成RF滤波器。谐振器模块15包括，背电极18、前电极20、有源膜层12，其在RF滤波器中是压电膜，有时还包括附加层。通常，外钝化层39覆盖背电极18的外表面。前电极18和背电极20通常由难熔金属W，Ru，W-Ti 或Mo制成，它们具有高的声速和低的声衰减，并且可以沉积为高度取向的晶体结构或单晶结构。

在图2中完全注解的图1的特定实施例中，前电极20通过允许低温键合的键合层22，例如金、Au-In、AlN、ScAlN或SiO₂，键合至硅膜24上。该键合层22的厚度通常在约30nm至1000nm(1μm)之间。有源膜层12优选为由压电材料制成的膜，更优选为高取向的结晶膜，最优选为压电材料的单晶膜，并且可以例如为BST、AlN、AlGaN、AlScN、LiNbO₃或 LiTaO₃的高取向晶体膜或单晶膜。这些材料以单晶膜或至少以高度取向的多晶膜的形式提供时，具有较高的Q值和K² _eff值，并且具有出色的性能，并且可以提供满足5G电信需要的更大带宽的RF滤波器。

BST、AlN、AlGaN和ScAlN材料可以例如使用分子束外延或溅射的方法，外延生长在诸如蓝宝石的合适衬底上。由于其晶格间距不相容，LiNbO₃或LiTaO₃的膜不能通过溅射或MBE的方法沉积至蓝宝石衬底10上。然而，它们都可以单晶形式获得，并且具有极高的Q 值和耦合系数值，并且可以使具有适当晶向的单晶晶圆表面经受适当强度的适当离子的轰击，来在所需深度形成弱化，从具有适当晶向的单晶晶圆上剥离来制造LiNbO 3膜和LiTaO3膜。例如，可以用氦离子轰击YXI/36晶向的LiNb03或YXI/42晶向的LiTaO₃的单晶，以在单晶表面以下形成最大1μm的弱化层。然后可以通过PECVD将诸如100至1000纳米厚的SiO₂层的键合层，沉积至剥落的压电膜的表面上，并且可以将类似的硅氧化物的键合层沉积至支撑晶圆10的释放层12上，例如覆盖以GaN的蓝宝石支撑晶圆，然后，可以使用化学机械抛光(CMP)技术，抛光这两个SiO₂键合层，并促使其接触，从而使它们键合。有关更多详细信息，请参阅Hurwitz的共同未决专利USSN15/888,358号。

因此，有源膜层12可以是压电膜，其可以通过外延生长或可以通过从单晶剥落的方式来制造。但是，在两种情况下，最终的结构都是期望晶向的压电膜，通过GaN层连接至蓝宝石衬底，可能还有额外的用于BST压电膜的金红石型TiO₂和/或SrTiO₃缓冲层，或用于AlN、ScAlN或AlGaN材料的压电层的Al_xGa_(1-x)N和/或Sc_xAl_(1-x)N，其中，x(离子浓度)N具有不同的值。

有源膜层12和前电极20以及有时附加的层22、24横跨腔16，该腔16制造在前端部3的内层2中，在其下方是前端部3的外层4，该外层密封腔16。

谐振器12和封装件具有多种结构，并且在图2、4和7中示出了具体的实施例。还应当理解，有不同的谐振器结构，例如具有或不具有横跨前腔16并且作为有源膜层12的加强件的硅膜24，并且还改善了随温度变化的工作频率的稳定性，并且，可以封装以封装件的不同的前部分3，并且前内部分2可以包括或可以不包括硅膜24和/或硅氧化物层26。

前外部分4可以是具有高电阻率的任何绝缘材料或电介质，例如硅、玻璃或具有超过3000 欧姆*厘米的电阻率的其他材料。前外部分可以是硅晶圆228，该硅晶圆228通过封装键合层 30连接至内前部分2的硅外层28；该封装键合层的材料可以是金或金铟，并作为薄层施加至两个硅晶圆28，228上，并熔合在一起，或者可以是有机粘合剂，例如PDMS、PBO、环氧树脂、SU-8，和从TOK^TM获得的树脂或薄膜(TMMR或TMMF)形式的TMM，也可以使用各种可喷墨芯片附着聚合物，例如可从Sekisui^TM或Inkron^TM获得。

SU-8是常用的环氧基的光致抗蚀剂，其由双酚A酚醛清漆环氧树脂构成，其溶解在有机溶剂(γ-丁内酯GBL或环戊酮，取决于配方)和高达10wt％的作为光酸产生剂的混合三芳基锍盐和六氟锑酸盐。聚二甲基硅氧烷(PDMS)，也称为二甲基聚硅氧烷或二甲基硅油，属于通常称为硅树脂的一类聚合有机硅化合物。PDMS是使用最广泛的硅基有机聚合物，并且以其非凡的流变(或流动)性能而闻名。PDMS是几种类型的硅油(聚合硅氧烷)中的一种。它是光学透明的，并且相对不活泼，无毒且不易燃。

TMM是高对比度的，环氧基的光致抗蚀剂。

可选地，如图7所示，外前部分可以由厚的有机干膜148组成，该有机干膜148层覆盖在内前部分2的硅外层28上，横跨阵列的前腔16。合适的厚的有机层是TOK^TM的TMMF。使用干燥的有机膜无需单独的封装键合层。在这样的实施例中，该有机层是外前侧层。

而，对于主要关注之处，对于图1和图7中所示的所有实施例共同的是，电子封装件10 (110,210,310,410)的背端部1，其限定并覆盖了背腔14，并且基本上由内有机材料层46和外有机材料层48制成，该外部有机材料层涂覆以密封衬里涂层34'。封装件10(110、210、310、410)的背端部1还包括在填充通孔40、42上的外接触垫板43、43B，其被接触垫板 38'通过外钝化层39中的孔连接至上电极18和下电极20。外接触垫板镀有阻挡材料45、45B，并终止于可焊接的凸块50，用于封装件的倒装芯片封装。背端部1的封装部基本上由有机(聚合物)材料制成，与其他封装系统相比，这大大降低了单位成本并提高了产量。应当理解，除了封装RF滤波器之外，本文所述的背端部1还可用于端接具有背腔14的其他电子组件，例如各种传感器。

由钝化材料，例如SiO2、氟掺杂的硅氧化物(SiOF)、多孔氧化物或碳掺杂的硅氧化物 (SiCO)制成的内层36，具有相对介电常数(即，介电常数)K≤4，其覆盖硅氧化物层26(如果存在)、前电极20以及延伸到有源膜层12之外的任何键合层22和硅膜24，并且还覆盖侧壁，并延伸超过有源膜层上12表面的边缘。

背电极18覆盖有源膜层12并选择性地覆盖由钝化材料36制成的内层，而使背电极材料 18B的一部分与覆盖有源膜层12的上电极18分离。该背电极材料18B层由通孔44连接至下电极20，该通孔穿过钝化材料36的内层。在背电极18的周边周围、有源膜层12的上方处，有上电极材料18制成的厚的缘沿或框架18A。

应当理解，单个芯片可以包括连接在一起的谐振器阵列，以形成滤波器。在这些谐振器的其中一些谐振器中，可以在滤波器芯片内的某些谐振器的整个背电极表面上，选择性地图案化与背侧电极材料相同材料的附加质量负载层(未示出)。当与同一滤波器芯片内的其他谐振器，例如是串联谐振器的中心频率相比时，这种质量负载层可以用于降低某些谐振器，例如并联谐振器的中心频率。

将耐HF侵蚀并且不易吸收水分的AlN，ScAlN，SiN或其他介电材料制成的薄的外钝化层39，选择性地沉积在钝化材料制成的内层36、背面电极18以及导电布线层38A，38B上。前布线和背布线在其中被图案化，并且将内导电布线层38A，38B选择性地沉积到布线中，并设置接触垫板38'，用于后续连接至封装外部的可焊接凸块50。

将导电材料制成的内布线层38A，38B，该材料通常为金，选择性地沉积到外钝化层39 中的布线图案中，并连接至背电极层18，以改善与电极18，20的连接的导电性能。导电层的一个布线层38A连接至背电极材料18的一部分，并连接至延伸自背电极材料的那一部分，该部分覆盖有源膜层12，但布线层38A其本身并不覆盖有源膜12的振动部分，该振动部分横跨前腔16。布线层38B的第二部分覆盖并连接至背电极材料18B的一部分，该部分与覆盖有源膜层12的上电极18分离，并通过背电极材料18B的这一部分通过通孔44连接至前电极，该通孔44穿过内钝化层36。

在处理期间，可以减薄外钝化层以调节其厚度、提高滤波器的产量，并将其频率响应设置为期望值。通常，将每个滤波器单元内的整个谐振器阵列的外钝化层减薄到所需的厚度。减薄之前的外钝化层的一般厚度在200nm至300nm的范围内，减薄之后的一般厚度在100nm 左右，一般的公差为+/-4埃。然而，需要理解的是，可以针对在同一晶圆内一起制造的滤波器的不同阵列指定不同的减薄，并且通常通过使用惰性气体(例如，Ar)的扫描离子束刻蚀机来执行。

有机支撑层46覆盖谐振器115周围的外钝化层39，并且限定背腔14的侧壁。连续的有机膜48覆盖该有机支撑层46和腔14，以密封该腔14。

该有机支撑层46和厚的连续有机层48可以是SU-8、PDMS、环氧树脂、PBO(Zylon^TM)，即聚(对亚苯基-2,6-苯并双恶唑)，或TMM，其可以以TMMFS2000薄膜光致抗蚀剂的形式获得。该有机支撑层46也可以是TMMR S2000液体光光致抗蚀剂，TMMF S2000和TMMR S2000均可从TOK^TM(Tokyo Ohka Kogyo)获得。

填充的通孔40、42(通常为铜)延伸穿过该有机支撑层46、厚的连续有机层48以及薄的外钝化层39，并通过内接触垫板38'连接至导电布线层38A，38B，内接触垫板通过在外钝化层39中形成孔来设置。填充的通孔40、42终止于外铜垫板43、43B、由镍制成的阻挡层45、45B以及可焊接凸块50、50B，该可焊接凸块50、50B由例如焊料、锡、SnAg，或其他无铅焊料制成，例如，该凸块用于将电子组件10的封装件以倒装芯片的方式连接至电路。

通常通过晶圆级以大阵列的方式制造用于电子组件的封装件10。在所有的实施例中相同的是，背沟槽65被形成为，穿过封装件的阵列的背部1，即穿过厚的连续有机层48、薄的外钝化层39和内钝化层36，还穿过任何硅层24和硅氧化物层26，至硅衬底28或更通常地至硅层228。可以将背沟槽65与通孔42一起构图，因为背侧的两层有机材料都是光敏的。背沟槽减少了应力并有助于后续的切割。

优选地，背部的上部的外表面和深沟槽65衬有密封衬里涂层34'，该密封衬里涂层34' 通常是介电材料，其选自由AlN、SiN、Ta₂O₅和TaN材料组成的组，并且厚度在100nm到500nm的范围内。该衬里涂层密封有机材料，避免因潮湿造成损坏。优选地，该衬里涂层通过使用低沉积温度(＜250℃)技术，例如RF溅射或PECVD，来产生无空隙的膜。在一些实施例中，特别是在图7中所示的实施例中，前端部外层4包括有机材料148，但是在一些实施例中，其中有机键合层30用于附着封装件前端部的内层28和外层228，例如图6所示的实施例那样，并且该组件用于需要额外防潮等级的应用中，相应的深沟槽60可设置在封装件的前侧，穿过外层228和键合层30，并穿入至硅衬底(晶圆)28。

可选地，对应的前沟槽60制造为，穿过封装件10的前端部3的外部分4，穿过任何封装件键合层30，至硅衬底28，或更一般地至所有实施例所共有的硅晶圆128。

在设置了沟槽的情况下，封装件310、410的前端部3上的深沟槽60与背端部1上的深沟槽65对准，并穿过前外层228(148)和任何有机封装键合层30，至前内层2的硅衬底或硅晶圆28上。前部和背部的外表面以及深沟槽60，65可以涂覆以密封衬里涂层34、34'，以防止潮湿。在一些实施例中，由于滤波器封装件以倒装的方式组装在共同的IC基板上，并且随后，与其他的组件一起全部嵌入在底部填充/包覆成型的环氧树脂材料中，因此不需要用这种防潮方式。在这样的情况下，并且在湿度敏感性规格水平(MSL)不那么严格的情况下，封装件可能不需要衬里涂层34、34'。

然而，在封装件1的背部上施加密封衬里层39'的情况下，必须将其选择性地从内垫板 38去除，以使得能够在通孔40、42与内垫板38之间进行导电接触，以通过内布线层38A， 38B连接至前电极20和背电极18。通常，密封衬里层39'也将从通孔的里面、内部和周围移除，从而在通孔42周围产生垫板41。

该密封衬里涂层34密封有机材料和硅，从而避免由于潮湿而损坏。然而，在某些情况下，取决于封装件的最终的结构和要求，或其应用，可以将密封层34施加于前沟槽60和硅层228。在另一些情况下，可能不需要密封层34，因为可以在整个滤波器封装上施加过模制/底部填充材料，从而提供额外的防潮功能。此外，在一些实施例中，可能根本不需要前沟槽。

通过切穿硅层28(128)，连通背沟槽65和前沟槽60，或者在未设置前沟槽60的情况下，使用背沟槽60作为引导，将用于电子组件10(110、210、310、410)的封装件阵列切割成为单独的电子组件10(110、210、310、410)的单独的滤波器封装件。

在优选实施例中，优选地，背电极18和前电极20由具有高声速和低声衰减的难熔金属制成，例如钼(Mo)、钨(W)、钛钨(TiW)或铷(Ru)。这样形成的谐振器和滤波器的质量和耦合大大优于现有技术。由于沉积在光滑的压电材料制成的有源膜上，并且可以选择添加晶种层以补偿有源膜和电极之间的晶格间距的差异，电极18，20可以沉积为高度取向的薄膜，甚至可以沉积为单晶层。

图3是谐振器15的俯视图，示出了振动膜上的背电极18具有五边形形状，没有平行边缘或成90°角，以抑制横向寄生模。还示出了背电极18和其周围的凸起的框架18A，以及在钝化材料36制成的内层上方的导电层38。凸起的框架18A有助于提高谐振器的Q值。框架18A、背电极18和前腔16被共对准并且具有相同的五边形形状而没有90°的角度，以减少寄生模。

导电布线层38A通过背电极层18A的一部分连接至在振动膜上延伸的背电极18。在外垫板43上的镍涂层45上的一个外接触凸块50通过通孔40连接至外钝化层39的孔，通孔40的材料通常是铜，该孔作为内布线层38A中的内垫板38'，连接至背电极20。第二外接触凸块50B通过外部接触垫板43B上的镍涂层45B连接至第二铜通孔42，并通过在外钝化层 39中的孔，在导电布线层38B的第二部分形成接触垫板38'，其连接至背电极层18B与背电极18相分离的那一部分，其通过通孔44穿过下方的钝化材料的内层36，到达有源膜层12 另一侧的前电极20。

通常，前电极20和背电极18由相同的材料制成，因此连接至前电极20的背电极层18B 的部分，通过通孔44能够接触前电极20，并通过内布线层38B中的内层垫板38'和填充的通孔42(通常是铜)将其连接到外部。两个铜通孔40、42终止于铜外层垫板43和43B，然后在其上电镀镍阻挡层45、45B。阻挡层45、45B的厚度通常在1μm至5μm的范围内，并其后紧接着的是可焊接凸块50，50B，其为例如由焊料、锡、SnAg或其他无铅焊料制成。

不仅上述的封装解决方案可以用于封装不同类型的电子组件，而且背端部1可以与不同的前端部3一起使用，以形成用于电子组件的封装件的不同实施例。

参考图4，示意性地示出了根据第二实施例的用于电子组件110的封装件。再次，该电子组件115是FBAR谐振器，其由高度取向的有源膜层12组成，并且优选地是单晶压电膜，

可以是例如BST、AlN、AlGaN、ScAlN、LiNbO₃或LiTaO₃材料制成的膜，其夹在背电极18和前电极20之间，电极的材料例如是Mo、W、Ti-W或Ru。然而，在该实施例中，可以作出必要的变形，前电极20通过诸如Au-In、Au、AlN、ScAlN或SiO₂制成的键合层22 直接附接至硅晶圆128。

与图2所示的第一实施例相反，在图4所示的第二实施例中，硅晶圆或玻璃晶圆128是比图1的硅膜24厚的层，并且通常为数十微米厚，可以是50微米或更厚。另外，与键合层122一样，从谐振器112的五边形振动部分的下方完全除去硅晶圆128，暴露出前电极20并形成具有相同五边形形状并与之对准的下腔116，并且具有至少与凸起的框架18A内的上电极18相同的尺寸。

因此，在第二实施例中，键合层22仅在腔体116周围将前电极20连接至硅晶圆128(与第一实施例相反，其中键合层22将前电极20连接至硅膜24，硅膜24通过硅氧化物BOX层26连接到硅衬底28)。

此外，最重要的是，第二实施例的谐振器115仅包括压电膜112以及背电极18和前电极 20，凸起的框架18A以及可能沉积在其上的背电极材料的调谐层(未示出)，薄的外钝化层 39。没有横跨腔体116的硅膜24，其用作压电层12的加强物并改变谐振器115的谐振频率。

键合层22因此仅连接谐振器115的压电膜12下方的前电极20的周边，而前电极延伸超出前腔116，并且前电极20的延伸需要能够电连接至填充的通孔44。通过从谐振器115下方选择性地去除(通常通过刻蚀)硅层或玻璃层128来形成前腔116。硅层128通过封装键合层30附接至硅载体228，以为下腔116提供基底，并且硅载体228以及其中的深沟槽60(如果设置的话)被密封衬里涂层34覆盖，其可以是以低沉积温度(<250℃)沉积的电介质，其材料例如为AIN、SiN、Ta₂O₅或TaN。该封装键合层30的材料可以是金或金铟，作为薄的键合层施加到硅内晶圆128和硅，蓝宝石，AlN或玻璃外晶圆228上并熔合在一起，但是通常是有机附着层，例如SU-8、PDMS、PBO、环氧树脂、例如从TOK获得的TMMF，从例如 Sekisui^TM或Inkron^TM获得的各种可喷墨芯片附着聚合物等。

具有低介电常数的由钝化材料，例如SiO₂、氟掺杂的硅氧化物(SiOF)、多孔氧化物，或碳掺杂的硅氧化物(SiCO)制成的内层36，覆盖前电极20周围的硅层128及键合层22，还覆盖有源膜层12、前电极20和键合层22这三者的侧壁，并延伸超过有源膜层12的上表面的边缘。封装件110的背端部1与第一实施例的封装件10的背端部相同。背电极18，其材料通常为Mo、W、Ti-W或Ru，沉积在内钝化材料层36上方和压电膜12上方。背电极材料18的加强框架18A选择性地沉积在背电极18上的压电膜12的顶表面的边缘周围处，其通常具有五边形形状(见图3)。背电极18和加强框架18A的五边形形状以及下面的前腔116 (未示出)的相关五边形形状具有相同的形状并且相互对准，前腔116至少与背电极的振动部分一样大，如由凸起的框架18A所限定的那样。同样地，框架18A有助于抑制谐振器115 的寄生模，并因此增加其Q值。

有用的是，在此阶段，可以将背电极材料沉积在内钝化层上方的背电极18B的延伸部上，并且不在振动部分的上方，以进一步降低其电阻。应当理解，单个芯片可以包括连接在一起的谐振器阵列，以形成滤波器。另外，可以在滤波器芯片内的某些谐振器的整个背面电极表面上，特别是在振动部分上，选择性地图案化与背电极材料相同的质量负载层。当与诸如相同的滤波器芯片内的串联谐振器的其他谐振器的中心频率相比时，这种质量负载层(未示出) 可以用于降低某些谐振器(诸如并联谐振器)的中心频率。

内导电布线层38、38'，其材料通常是金，被沉积至钝化材料36的内层上方的背电极层 18上、谐振器115的压电膜12的周围。它被外钝化层39覆盖，在外钝化层39中形成孔以进入导电布线层38、38B并形成内接触垫板38'，以将填充的通孔40、42附接至其上。

钝化材料的内层36和其上的背电极层18被图案化。在一侧(图4的左侧)，导电层38沉积在背电极层18的一部分上，该部分延伸自压电膜12，并因此提供与背电极18的接触。背电极层18的第二部分，该部分在压电膜12的一侧上、钝化材料36的内层，并且背电极层 18的该部分的一部分在有源层12的背表面上延伸并覆盖有源层12的背表面。

在另一侧，在图4的右侧，通过将背电极层的一部分18B，该部分与覆盖谐振器115的上表面的背电极层18分离，将内导电布线层38'附接至前电极层20。通孔44穿过钝化材料36的内层至下电极20，并且背电极层18B的一部分沉积在其上，该部分通过通孔44连接至前电极20。

由AlN、ScAlN、SiN或其他介电材料制成的薄的外钝化层39，沉积在钝化材料制成的内层36以及背电极18上，该外钝化层39耐HF侵蚀并且不吸收水分。该外钝化层39起着重要的作用，因为其厚度可以根据整个阵列上，在谐振器础上在谐振器上被调整(减薄)，从而允许调整每个滤波器的期望频率。

该钝化层39被选择性地图案化以内布线。将内布线层38'，其通常为金，沉积至内布线中的背电极层18B上，并且通过填充的通孔42，其通常为铜，来使得与外接触垫板43B的连接，该填充的通孔附接至布线层38B的那一部分，作为接触垫板38、38'，以导电连接至随后制造的通孔40、42。

有机支撑层46覆盖谐振器115周围的由钝化材料制成的内层36，并限定上腔14的侧壁。连续的有机膜48覆盖该有机支撑层46和腔14，以密封该腔14。

有机支撑层46和厚的连续有机层48的材料可以是SU-8、PDMS、环氧树脂、PBO(Zylon^TM)，即聚(对亚苯基-2,6-苯并双恶唑)，或TMM，其可以通过TMMF 2000薄膜光致抗蚀剂的形式获得。该有机支撑层46的材料也可以是TMMR S2000液体光致抗蚀剂。TMMF S2000和TMMR S2000均可从TOK(Tokyo Ohka Kogyo)获得。

填充的通孔40、42，其通常由铜制成，穿过该有机支撑层46、有机膜48以及外钝化层 39，并连接至导电布线层38、38'，该导电布线层38、38'被图案化在外钝化层39中，并提供至背电极18的连接，并通过背电极层18B，提供至前电极20的连接，该背电极层18B与在压电膜片12上的背电极分离。

衬里密封涂层34'可以选择性地施加至封装件的背端部的外表面上，以提高滤波器封装件的潮湿敏感性水平(MSL)，从通孔40、42的末端部去除衬里涂层34'应非常注意，衬里涂层 34'要覆盖外表面并覆盖到沟槽65里。铜通孔40、42的端部终止于外垫板层43和43B，该外垫板层43和43B通过电镀的方式覆盖以镍阻挡层45、45B。该镍阻挡层45的厚度通常为1μm 至5μm的范围内，并且其后紧接着是可焊接凸块50、50B，该凸块例如由焊料、锡、SnAg 或无铅焊料制成。

除了在谐振器115内不包括硅膜24和在其下方的硅氧化物层26之外，用于图4所示的第二实施例的各个部分的构造和材料与参考图1和2所提供的第一实施例的那些相似。

参考图5，现在描述用于电子组件210的封装件的第三实施例。与图1的实施例10一样，该组件是FBAR谐振器模块115，在谐振器模块115的侧各自具有背腔14和前腔216。

图5的实施例的背端部1与图1、2和4所示的第一和第二实施例的背端部1相同。

谐振器模块115由有源层12组成，该有源层为压电膜，夹在背电极18和前电极20之间，其中背电极18被外钝化层39覆盖，在前电极20和前腔216之间没有下层，并且因此与图4的实施例的谐振器模块115相同。前电极20形成下腔216的内表面。被电极覆盖但未被支撑的有源膜层12横跨前腔216，该前腔在电子组件封装210的前端部3的内前部分2中制造，并且前腔216被外前部分4密封，在这种情况下，该外前部分由作为干膜的有机外层148组成，并且其材料可以是SU-8、PDMS、环氧树脂、PBO(Zylon^TM)，即聚(对亚苯基-2,6-苯并双恶唑)，或TMM，其可以例如通过TMMF 2000薄膜光致抗蚀剂的形式获得。

内前部分2由硅膜24组成，该硅膜24通过掩埋的硅氧化物BOX层26连接至“衬底”，即如图1和2的实施例中的硅晶圆28，但在本实施例的情况下，去除前腔216内的硅膜24，并且无支撑的有源膜层12及其前电极20、背电极18和位于背电极18上方的外钝化层39横跨内前腔216，前腔216制造在用于电子组件的封装件210的前端部3的内前部分2中。由于外前部分4由有机层148组成，因此它可通过直接压在硅晶圆衬底28上的膜的形式施加，因此不需要如图1，2及4示出的实施例所需的封装键合层30。

再次，低介电常数的内钝化材料36诸如SiO₂、氟掺杂的硅氧化物(SiOF)、多孔氧化物、碳掺杂的硅氧化物(SiCO)或其他低k的介电材料，被选择性地沉积到硅氧化物层26的背表面上，并在电子组件115的周围并部分覆盖它。在这种情况下，低介电常数钝化材料36覆盖压电膜12、前电极20、键合层22以及硅膜24的剩余部分的侧和外周，键合层的材料通常为Au、Au-In、ScAlN或AlN，但也可能为SiO₂，其厚度通常约为100nm。

与其他实施例一样，前电极20和背电极18的材料例如可以是Mo、W、Ti-W或Ru。同样，加强框架18A(见图3)，其通常为五边形形状，并通常具有与背电极18相同的材料，可以选择性地沉积至背电极18本身上、在压电膜12的顶表面周围的周边处。背电极18，凸起的框架18A和前腔16(116、216)具有相同的五边形形状，前腔16(116、216)至少与凸起的框架18A所限定的背电极18的振动部分一样大，这有助于优化谐振器的振动模式。

单个芯片可以包括连接在一起的谐振器阵列，以形成滤波器。另外，可以在滤波器芯片内的某些谐振器的整个背电极表面上，选择性地图案化与背电极18材料相同的质量负载层 (未示出)。当与同一滤波器芯片内的其他谐振器，例如是串联谐振器的中心频率相比时，这种质量负载层可以用于降低某些谐振器，例如并联谐振器的中心频率。

该结构覆盖以外钝化层，该外钝化层具有在其中图案化的布线，该布线填充以金属，通常为金，以形成内布线层38，38'，该内布线层38，38'被选择性地沉积至背电极层18上、钝化材料制成的内层36的上方、谐振器膜12的周围，以最终将填充的通孔40、42附接至其上，以使电子组件115可以电附接至以外垫板43，43B，该外垫板43，43B由可焊凸块50，50B覆盖。

对钝化材料制成的内层36和其上的背电极层18进行图案化，并且在电子组件15的一侧，通孔44穿过钝化材料制成的内层36至前电极20。该通孔44可以通过选择性地干刻蚀内钝化层36来制造。由此，沉积在其上的背电极层18B连接至前电极20，但是其与在谐振器膜 12上的背电极18分离(电隔离)。通常，前电极与背电极18所选择的材料相同。内导电布线层38在有源膜层12的一侧(图5的左侧)，确保至填充的通孔42和钝化材料制成的内层 36上方的背电极层18的机械附着和电接触；并且，背电极层18的该部分的一部分延伸超过并覆盖有源膜层12的上表面。在另一侧(图5的右侧)，背电极层18B与覆盖谐振器12的上表面的背电极层18分离，并且背电极层的该部分14B通过通孔44连接至前电极层20。

外钝化层39可以由AlN、ScAlN、SiN或其他一些抗HF侵蚀且不吸收水分的介电材料制成，并选择性地沉积至硅氧化物层26、钝化材料制成的内层36、压电膜12的露出的背表面和背电极18的上方，并图案化以导电布线。将导电布线材料沉积到图形中，从而形成导电布线38、38'，该导电布线也作为接触垫板，用于将通孔40、42附接至其上。

有机支撑层46在压电谐振器膜周围覆盖外钝化层39，并限定上腔14的侧壁。通孔穿过该层至内布线层38。通常与该支撑层46的材料相同的连续有机膜48覆盖有机支撑层46和腔14，两者均限定腔14的外端部并将其密封。

有机支撑层46和连续的有机膜48的材料通常相同，并且可以是SU-8、PDMS、PBO(Zylon^TM)，即聚(对亚苯基-2,6-苯并双恶唑)，环氧树脂，或TMMF，其可从TOK^TM获得。有机支撑层46和连续有机膜48都可以是TMM。有机支撑层46，是光敏性的，可图案化以腔14、通孔以及深沟槽65，并且连续有机膜48也可图案化以通孔61和深沟槽65。

在一些实施例中，密封衬里涂层34'被施加至封装件1的背端部，以提高滤波器封装件的潮湿敏感性水平(MSL)，需要注意，不要填充通孔和在其周围沉积的接触垫板43、43B的上表面的位置，否则随后需从这些区域去除密封衬里涂层34'。

通常填充以铜的电通孔40，42穿过有机支撑层46和有机膜48，并通过外钝化层39中的孔机械地并电性地连接至导电布线层38，38'，其起到接触垫板38'的作用。填充的电通孔 40，42和布线层38，38'提供至背电极18和前电极20的接触，并通过终止层45和45B连接至可焊接凸块50，50B，其中，终止层的材料可以是镍，并沉积在外铜通孔垫板43和45上；可焊接凸块例如由焊料、锡或无铅焊料制成。

电子组件115或谐振器以及封装件210的背端部1置于硅氧化物层26上。压电有源膜层 12上的前电极20的边缘通过键合层22连接至硅膜24，硅膜24连接至硅氧化物层26。前电极20和硅膜24之间的键合层22可以是金-铟共晶、金、AlN、ScAIN或SiO₂，其通常约30nm至1000nm(1μm)厚。实际上，两个相同的键合层熔合在一起形成键合层。然而，与第二实施例一样，前电极20与下腔216相邻。

与第一实施例不同，在图5所示的第三实施例中，硅膜24不横跨下腔16。而，它位于内硅氧化物层26上。

因此，在图5的第三实施例中，硅膜24不是电子组件215的一部分，而在这种情况下电子组件215是谐振器。它不会加强有源膜层12，而仅仅是使其能够与硅氧化物层26连接，该硅氧化物层26置于较厚的硅晶圆28上，硅晶圆28也被称为“衬底”。因此，硅膜24连同其上的键合层22仅用于将部件215的前电极20连接至氧化物层26。而，硅膜24，氧化物层 26和硅衬底28的残留物，曾经是连续的硅膜，其通过连续的硅氧化物层连接至高电阻率的硅晶圆衬底，并且衬底上的这种膜24，以及硅氧化物层26均可在市场上获得。而，在腔216 内，通常通过刻蚀去除在衬底上的所有三层薄层。

再次，单晶硅膜24可以具有以下任何晶向：<111>，<100>和<110>。这种膜的厚度通常在0.05μm至0.5μm的范围内，并且可商购获得，提供为在BOX上的膜。滤波器的频带决定合适的厚度。

前腔16与附接至压电膜12的前电极24并排设置，并具有侧壁，该侧壁由键合层22，硅膜24，硅氧化物26BOX层和硅晶圆28或衬底形成。腔216的底部是外前层4，在该实施例中，该外前层4是有机层148，该有机层148在腔216的周围附接至硅晶圆28。在该实施例中，有机外前层148比第一实施例和第二实施例的可选的有机封装结合层30要厚得多，并且应可以用作干膜。例如，可以使用可从TOK(Tokyo Ohka Kogyo)以TMMF S2000膜光致抗蚀剂的形式获得的TMM。预计随着时间的推移，其他合适的有机干膜将可在市场上获得。

沟槽65可以在有机支撑层46和连续的有机膜48中形成，有机支撑层46和连续的有机膜48又在用于电子组件210的封装件阵列的有机的背端部1。该沟槽65减少应力。外部背表面和沟槽65可以涂覆以衬里密封涂层34'，该衬里密封涂层可以是具有低吸湿性质的电介质，以低沉积温度(<250℃)沉积，其材料例如为AlN、SiN、Ta₂O₅，或TaN。

该衬里密封涂层34'密封有机材料，避免因潮湿而损坏。该密封涂层34'可以通过例如RF 溅射或PECVD施加，以产生无空隙的膜。

在图5中还示出了穿过有机外前层148并至硅衬底28的深刻蚀的前沟槽260。

该前沟槽260和有机外前层148的下侧可以涂覆以密封衬里涂层34，其材料例如为AlN、 SiN、Ta₂O₅，或TaN。

然而，在一些实施例中，例如那些在安装时覆盖有厚的底部填充/包覆成型环氧树脂材料层的实施例，用于保护有源膜的聚合物的厚度比封装件本身的厚度大得多，在某些应用中，密封涂层34、34'中的一个或另一个可能是不必要的。然而，对于具有恶劣环境的应用以及在汽车、军事或航空电子工业等中的所谓的“关键任务”应用中，需要这种密封涂层34、34'来提供额外的防潮保护。

通过切穿硅衬底28，连通前沟槽260和背沟槽65，可以将用于电子组件210的封装件阵列切割成用于电子组件210的单个封装件。

参考图6，示出了用于电子组件的封装件310的第四实施例。在该第四实施例中，背端部分1与上面的实施例相同，在细节上作必要修改后，内前段再次包括一个硅薄层24，该硅薄层24经由硅氧化物的BOX(埋入氧化物)层26连接至硅衬底28上，如在图1、图2和图 5的实施例中那样。再次，前腔216通过从有源膜层12下面去除硅衬底28和硅氧化物层26 的一部分制造出来，但在此实施例中，与图5的实施例一样的是，也从前腔26上去除硅膜 24，以使得谐振腔215有源膜层12和下电极20横跨前腔26，而没有被硅膜28支撑。然而，与图5的实施例不同，但是与图1和图2中所示的实施例类似(并且类似于图4的实施例)，外前部分是硅、玻璃、蓝宝石或AlN材料的薄层228，其通过封装键合层30附接至硅衬底 28。

在薄层228的材料是硅的情况下，键合层30的材料可以是SiO₂，其通过热氧化在配合表面上生长，或通过PECVD沉积。封装键合层30还可以包括附着层，例如金或金-铟，在这种情况下，可能需要钛或铬的附着层。可替代地，硅、玻璃蓝宝石或AlN材料的薄层228可以经由键合层30附接至硅衬底28，该键合层30是有机附着层，例如SU-8、PDMS、PBO、环氧树脂、TMMR或TMMF，它们可以从TOK^TM获得，或者可以从例如Sekisui^TM或Inkron^TM获得的各种可喷墨芯片附着聚合物等。再次，背沟槽65以及前沟槽60，穿过封装件1的背部分以及封装件3的外部分4，至硅衬底28，以减小应力并可便于切割，并且封装件的背部分和背沟槽65可以涂覆有密封衬里涂层34。类似地，晶圆228，暴露的封装键合层30和前沟槽60可以涂覆以密封衬里涂料层34。该密封衬里涂层34、34'可以由诸如AlN、SiN、Ta₂O₅或TaN之类的具有低吸湿性介电材料组成，并以低沉积温度(＜250℃)沉积。

参照图7，在用于电子组件410的封装件的第五实施方式中，封装件的背部分1与其他实施方式中的相同，但在该实施方式中，前电极20经过必要的修改，其中，键合层22必要地修改为直接附接至硅晶圆28“衬底”上的硅氧化物层26(即，与第三实施例和第四实施例相反，在键合层22和硅氧化物层26之间没有任何硅膜24)。在硅氧化物层26和硅衬底28中形成腔216。有用地，为了键合至硅氧化物层26，可以将硅氧化物的薄键合层22沉积至超光滑的前电极20上，然后熔合至硅衬底28上的硅氧化物层26上。然后，当在硅衬底28和硅氧化物键合层26中形成腔216时，硅氧化物键合层22也被刻蚀掉。替代地，键合层22的材料可以是金、金-铟、AlN或ScAlN，并且该键合层从前腔216内去除，从而暴露出下前电极 20。

如在图5中所示的第三实施例中，腔的底部由有机外前层148提供，该有机外前层148 的材料可以是例如SU-8、PDMS、PBO(Zylon^TM)或TMM。在必要的情况下，沟槽260和有机外前层148的底侧可以涂覆以密封层34。然而，在一些应用中，由于底部填充和包覆成型的材料的应用，这些材料是包含滤波器倒装芯片管芯的RF模块封装件的一部分，因此可能不需要密封层34。

将注意，有机外前层148可以施加为干燥的聚合物膜，并且不需要单独的封装键合层30 来将有机外前层148附接至硅衬底28。同样，前沟槽60和后沟槽65设置成，穿过封装件1 的背部分和封装件前部分3的外部分4，至硅衬底28，以减小应力并有助于分割。

应当理解，尽管RF谐振器主要用作滤波器，但它们也有其他用途，例如传感器。还产生了研究可以在不同频率下工作的可调谐振器的兴趣。还应理解，背端部1，即用于在背电极18上形成背腔14的有机封装方案，并具有填充有通孔40，42，该通孔40，42终止于外通孔垫板43，43B，薄的终止层45，45B，该终止层的材料通常是镍，然后是可焊接凸块50， 50B，其由焊料、锡、SnAg或无铅焊料制成，例如由图1所示的那样，可用于为其他电子组件提供“背端部”，并且可以应用在其他用于“前端部”的封装方案中，即前电极20、下腔16和其周围的层。这样的封装方案可以包括其他谐振器封装件，以及用于其他电子组件的封装件，例如，如图1中所示的封装件10，特别是其背端部1，可以用于封装由腔14、16围绕并且在通孔40和42之间延伸的熔丝，通过倒装芯片的方式连接至电路板。

在第一近似下，压电谐振器的谐振频率fR由以下方程式给出：fR＝ν/λ≈νL/2t，其中νL是压电层的法线方向的纵向声速，t是压电膜的厚度，λ是纵波的声波波长。但是，实际上，谐振器其他层的声学特性会影响谐振器性能。特别地，电极的质量负载效应例如可以由诸如钼、钨、钛-钨或铷的重金属产生。

用于形成滤波器的谐振器的各种可能的结构超出了本申请的范围。然而，通常，滤波器模块包括以半梯形或网格形结构或其组合连接的多个复合FBAR谐振器模块10。

参考图8，示出了半梯形滤波器结构的简化电路，该结构由并联的BAW谐振器与串联的 BAW谐振器形成。在滤波器中，谐振器组合成一个“梯形”，其中每个“梯级”或“级”包括两个谐振器：一个以串联方式连接，另一个以并联方式连接。参考图9，在梯子上添加梯级可以增加对不希望的频率的抑制，从而形成一个带外抑制较少的信号(更陡的边缘)，但这是以插入损耗和更大的功耗为代价的。参照图10，另一谐振器配置可以是“网格”形状的，如图11 所示，其具有较差的截止但是更好的带外衰减。

参考图12，可以将梯形和格子型电路组合以提供图13所示的传输响应。

本发明的一个特征是，压电膜、电极和外钝化层的厚度都可以减薄成非常精确的厚度，从而将滤波器的频率响应设置为期望值，从而提高产量。

在一些实施例中，通过在有源膜的表面上施加扫描表面离子研磨工艺，将有源膜减薄至期望的厚度。在减薄之后，压电层可以具有+/-0.5nm的厚度均匀性，以及低于0.3nm的表面粗糙度。

通常，通过将外钝化层减小到期望的厚度，来减薄每个滤波器单元内的谐振器的整个阵列。减薄之前，外钝化层的典型厚度在200nm至300nm的范围内，而减薄之后，通常为100nm 左右。然而，将意识到，可以为在同一晶圆内共同制造的不同滤波器指定不同的减薄，并且覆盖滤波器单元内的不同谐振器的钝化层的厚度，可以在谐振器之间存在不同。此外，在多个谐振器滤波器封装件内的一些谐振器还包括质量负载层，其覆盖背电极的整个振动部分，从而提供阻尼效果。这在一批制造的谐振器和滤波器之间提供了非常高的受控可变性，其中基本上每个谐振器都可以针对特定应用进行个性化定制。

将理解，针对本文所示实施例的部分列出的各种候选材料可以用于其他实施例中。此外，本文描述的封装件可以用于封装其他电子组件，而不仅用于所描述的谐振器和滤波器。此外，封装件的背端部2可以与其他封装的前端部结合以封装其他谐振器、滤波器、传感器、熔丝等。

现在将描述封装的滤波器和谐振器的制造方法。

出于说明的目的，以下描述将着重于具有ScAlN膜的FBAR谐振器的布线的制造上。

图14A-14B是流程图，示出了用于制造图2的实施例的方法的步骤。图15-49示出了中间结构。在适当的地方，给出了变型的步骤以示出图3至图7的实施例是如何实现的。

如此，参考图14A-14B，现在提供一种用于制造图2的电子组件10的封装件的方法。

首先，步骤(a)，如图15所示，获得有源膜12，例如压电材料的单晶层(XRD FWHM <0.1度)，或高度取向(XRD FWHM<1度)的压电材料结晶薄层。压电材料可以是x范围通常在5％至50％之间的Ba_xSr_(1-x)TiO₃(BST)、AlN，x范围通常在10％至90％之间的Al_xGa_(1-x)N(AlGaN)或x范围在5％至43％的范围内并通常在10％至36％之间的Sc_xAl_(1-x)N(ScAlN)，该压电材料设置在载体衬底5上，该衬底5通常是单晶蓝宝石衬底，但是也可以是例如硅晶圆。

载体衬底5被GaN的释放层6覆盖。

载体5由c轴<0001>±1°的蓝宝石晶圆组成，其具有不掺杂的氮化镓(U-GaN)的释放层 6，该释放层具有c轴<000l>±1°的晶向，可以在市场上购得直径例如为4英寸和6英寸的晶圆，并且厚度分别为650μm和1000μm。它们具有高度抛光的光滑表面，其RMS平滑度小于1nm。U-GaN释放层6的厚度在0.5μm至5μm的范围内，并且具有在其上外延生长的RMS 小于1nm的抛光的表面。目前，这种涂覆有U-GaN6的蓝宝石晶圆5可从包括三安光电有限公司(San'an^TM)，苏州纳诺温科技有限公司(NANOWIN^TM)在内的各种中国制造商商购获得。这些衬底是为发光二极管(LED)行业开发的。

如果需要，可以将一个或多个缓冲层或晶种层8沉积在GaN释放层6上，然后将有源膜层12附着于其上，该有源膜层通常为高度取向的多晶膜，并且优选为压电材料的单晶。在Hurwitz的共同待决和共同拥有的美国专利申请，USSN15/468,609，USSN15/468,729，USSN15,679/879，USSN15/494,904等文件中，描述了在蓝宝石膜上沉积各种单晶形式的压电材料的方法。

当有源膜层12的材料是Ba_xSr_(1-x)TiO₃(BST)时，缓冲层或晶种层8的材料可以是<100> TiO₂(金红石)或<111>SrTiO₃或<100>TiO₂的单晶层后接<111>SrTiO₃单晶层，

并且可以使用可从供应商获得的可商购设备通过氧化物分子束外延法沉积，所述设备可从真空微工程公司，Varian^TM，Veeco^TM和SVT Associates^TM等供应商处获得。该氮化镓释放层6通常约为2.5μm厚，并且其RMS平滑度<1nm。由于缓冲层8中的金红石TiO2的<100>平面或单晶SrTiO3的<111>平面与GaN 6和蓝宝石5的<0001>平面之间的晶格匹配，缓冲层8可以作为单晶膜置于其上。

在其他实施例中，载体衬底5包括单晶<111>，<110>或<100>的硅晶圆，其上沉积有c 轴<0001>单晶GaN释放层。在硅衬底5上的这种U-GaN释放层6通常具有在0.05μm至10μm范围内的厚度，并且可以从诸如中国厦门宝威先进材料有限公司等多家公司购得。

然后使用氧化物分子束外延(MBE)工艺，使用氧化钡、氧化锶和氧化钛以低压过量氧气喷射，将通常具有约300nm至1000nm之间的厚度的Ba_xSr_(1-x)TiO₃(BST)材料的有源膜层12沉积在缓冲层16上。氧化物分子束外延(MBE)是一种高纯度低能量沉积技术，允许低点缺陷的制造。由于<111>Ba_xSr_(1-x)TiO₃晶格间距与<100>TiO₂(金红石)或<111>单晶 SrTiO₃缓冲层或晶种层8的晶格间距之间紧密匹配，并且缓冲层或晶种层8的晶格间距与带有C轴<0001>±1°氮化镓(U-GaN)6释放层的C轴<0001>±1°蓝宝石晶圆5的晶格间距之间紧密匹配，Ba_xSr_(1-x)TiO₃ 18也可以沉积为单晶有源膜层12。

AlN、Al_xGa_(1-x)N和Sc_xAl_(1-x)N是具有C平面晶向的HCP型Wmizite晶体结构。坚固的C轴结构是AlN、ScAlN和AlGaN FBAR滤波器的最重要先决条件，因为需要纵向激活FBAR 的声模，并且AlN、ScAlN和AlGaN的压电轴沿其c轴。在AlN中添加镓或特别是钪，可以使薄膜的晶格间距与衬底的晶格间距更容易匹配，并进一步增加压电材料的K² _eff，从而提高 RF滤波器的带宽。例如，Sc_0.16Al_0.84N的压电层12(x＝具有3.19埃的晶格常数，其原子间距与GaN释放层6的晶格常数相同。因此，具有非常高的晶向或单晶的低应力Sc_0.16Al_0.84N膜可以生长在GaN上，并具有较高的Q和K² _eff值。

在标题为“RF Resonators and Filters”的US 10,141,912和US10,153,750文件中描述了用这些材料制造RF谐振器和滤波器的方法。然而，其中描述的封装方案包括昂贵且易碎的陶瓷盖体。

由于在单晶中没有晶界，所以降低了单晶压电膜中的声信号的衰减。这也使损失的能量减至最小，否则这些损失的能量会转化为热量，而不得不耗散掉。

强结构的BST、AlN、AlGaN和ScAlN的压电膜12及其单晶膜具有比随机取向的膜更光滑的表面。这使得压电膜和电极之间的界面的表面粗糙度较小，从而避免纵向声波成为横向声波，并减小Q因数。因此，可利用具有沉积在其上的背电极18和前电极20两者的高度结构的晶体或单晶压电膜12，获得平滑的电极-压电界面，这样是非常有利的。此外，改善的表面粗糙度有助于减小薄膜电极的薄层电阻(金属的塔型体电阻率值)，以进一步改善Q值。在电极沉积过程得到良好控制的情况下，利用高度取向的压电膜在其上生长高度取向的电极结构变成可能，从而获得改善的声学特性及更好的电极导电性能的电极，并且总体上获得更好的谐振器的质量系数(FOM)值。

在AlN，或Ga掺杂尤其是Sc掺杂的AlN压电膜12的情况下，镓或钪掺杂的AlN晶种层8的使用，使具有U-GaN层的压电膜12的晶格间距与电极的晶格间距更容易匹配。

例如，如果需要晶格常数为3.25埃的Sc_0.275Al_0.725N的单晶压电层12，则位于GaN层和压电层12之间的晶种层8，其材料例如为Sc_0.2Al_0.8N，其晶格间距为3.22埃，可以帮助补偿晶格失配，并能够生长低应力、高取向的或单晶的Sc_0.275Al_0.725N膜12。

通过将第一Sc_0.1Al_0.9N晶种层8施加至设置在单晶蓝宝石载体上的GaN层的表面上，可以制造出Sc_xAl_(1-x)N的单晶有源膜12，其中0.1＜x≤0.25。Sc_xAl_(1-x)N 12沉积在其上，然后将化学计量与Sc_0.1Al_0.9N相同的第二晶种层沉积到Sc_xAl_(1-x)N压电膜上。Sc_0.1Al_0.9N的晶格间距为

这是钼的晶格常数，尽管钼是立方晶体结构，但钼仍可以高取向晶体或单晶形式生长在Sc_0.1Al_0.9N晶种层上。前钼电极沉积在第二晶种层上，并且随后，在去除载体膜和GaN 层之后，可以将钼的第二单晶层沉积在刚暴露的背膜上。尽管GaN的晶格间距为3.19，但已发现可以在其上直接生长Sc_0.1Al_0.9N。类似地，但是通过改变处理顺序，通过将有源膜层直接施加到设置在单晶蓝宝石载体上的GaN层的表面上，来制造得到Sc_xAl_(1-x)N的单晶有源膜，其中0.1<x≤0.36。将Sc_0.1Al_0.9N第一晶种层沉积到Sc_xAl_(1-x)N压电膜上。同样，Sc_0.1Al_0.9N的晶格间距为

这是钼的晶格常数，尽管钼是立方晶体结构，但仍可以单晶的形式生长到Sc_0.1Al_0.9N晶种层上。前钼电极沉积在第一晶种层上，随后，在去除载体膜和GaN层之后，可以将Sc_0.1Al_0.9N的第二晶种层沉积在刚暴露的背膜上。在随后的步骤之后，可以将钼电极的第二高度取向或单晶层沉积到第二晶种层上。

通常，为了制造Al_xGa_(1-x)N的有源膜层12，晶种层8应该尽可能地完全松弛，并且被选择为补偿压电层12和释放层6之间的晶格失配，并且在某些应用中，晶种层应用到电极材料，以生长高度取向的电极。通常，晶种层8的厚度为3nm至100nm，以不显着影响RF谐振器及整个滤波器的K² _eff值

应当理解，可以针对压电层12的共振频率带宽选择压电层12的化学计量，并且可以在压电层12的两个表面上施加一个或多个晶种层，以实现与释放层和/或与电极的晶格匹配。此外，一旦从U-GaN释放层6释放，可以在暴露的表面上施加一个或多个另外的晶种层，以匹配随后沉积在其上的背电极的晶格常数。

通常，可以通过等离子体辅助的分子束外延、金属有机化学气相沉积(MOCVD)或物理气相沉积PVD，来施加晶种层8和压电层12。

另外，晶种层8可以用作压电层12和释放层6之间的刻蚀停止层，因为在该工艺的后期，必须使用对压电层12的厚度和表面粗糙度的影响最小的方法，来去除释放层6。例如，在释放层6的材料是GaN且有源膜层12的材料是Sc_xAl_(1-x)N或Al_xGa_(1-x)N的情况下，可以将其用作具有适当化学计量(x的值)的晶种层8。然后，在通过例如ICP(电感耦合等离子体) 干法刻蚀去除释放层6的其余部分的同时，该晶种层8保护压电层12。

其他有源膜包括在YX1/36°的LiNbO₃和在YX1/42°至YX1/52°的LiTaO₃。可以通过获得块状铌酸锂或单晶钽酸锂的单晶供体晶圆，并用氢离子或氦离子轰击单晶供体晶圆至小于1.5 微米的深度以产生与膜弱耦合的膜来制造此类晶圆。通过热生长或沉积在硅衬底上的硅氧化物层，将具有弱连接膜的晶圆的侧面附着到硅衬底上；将单晶施主晶圆暴露在高温下，从而破坏将膜固定在施主晶圆上的键，并使单晶支撑膜通过硅氧化物层与硅处理层连接，抛光以去除损伤，并在必要时进行退火以使得原子重排，并且载体包括硅晶圆。关于这些材料的有源膜层的制造的更多信息，请参见Hurwitz的共同待决的申请号为USSN15/888,358文件中的图34-38，其解释了如何通过氦离子轰击剥落单晶来制造这些材料的膜。

进一步参考图16，现在将前电极20沉积到有源层12上，图14A步骤(b)。

前电极20的材料通常是诸如Mo、W、Ti-W，或Ru的难熔金属，它们是期望的，具有高声速、低声衰减和高度取向的晶体结构。

例如，可以通过溅射或MBE的方法沉积前电极20。例如，在选择Mo作为ScAlN压电层12上的前电极20的材料情况下，可以进一步利用压电层的高取向性质，以生长相比于无取向的Mo结构的，具有改善的电导率和声学特性的高取向Mo层。这可以通过选择ScAlN 的掺杂水平，或通过施加具有适当掺杂水平的晶种层来实现。

进一步参考图17，提供了作为封装件的前部分3的内前部分2的衬底-步骤(c)。在图1、 2、5和6的实施例中，衬底由硅膜24组成，该硅膜24经由硅氧化物BOX(埋入氧化物)层26附着至硅衬底28上。经由硅氧化物BOX(埋入氧化物)层26附接至硅衬底28的这种硅膜24，是使用SMARTCUTTM工艺制造的，可在市场上获得的结构。

在第一实施例中，支撑有源膜层12的硅膜24是谐振器15的一部分，并且通常是单晶硅层，并且可以具有<111>、<100>或<110>晶向。通常，该压电膜层12越薄，所得到的谐振器的频率越高。随着压电膜层12变薄，任何硅膜24，其保留以使得机械支撑和/或使温度变化引起的频率偏移最小化，也必须也变薄，以避免谐振器性能下降。因此，硅膜24的最佳厚度在0.1μm至0.5μm的范围内，这取决于频率。对于非常高频率的谐振器，硅膜可能会一起弃用。对于较低的频率，可接受的厚度为0.5μm。单晶硅膜24提供机械支撑层，并补偿谐振器15中与温度有关的频率变化，该谐振器具有低的声损耗，并且其自身利用SOI技术经由硅氧化物层26附着至较厚的硅晶圆28上，该硅晶圆28也被称为“衬底”，在衬底上设置膜。通过硅氧化物层26接合至硅晶圆28衬底的这种膜24，可作为硅晶绝缘体(SOI)产品在市场上获得。这种衬底上的硅膜24产品可以从SOITEC^TM(www.soitec.com)和WaferPro (www.waferpro)获得，例如，他们提供的硅膜24的厚度通常在0.1到0.5μm的范围内，其通过SiO₂BOX层连接至通常厚度为1至3μm的硅衬底28，该硅衬底28的厚度可以为700μm 或更厚，具体取决于晶圆的直径。

参考图18，衬底2，其随后将作为封装件的前内部分2，可以通过涂覆第一电极20和前部分2的内表面两者，附接至前电极20——步骤(d)，在这种情况下，图2所示的硅膜24，具有半键合层，该半键合层熔合在一起，形成键合层22，该键合层将前电极20附接至硅膜 24上，从而得到如图13所示的结构。例如，该键合层22可以由Au-In、Au、AlN、ScAlN，或SiO₂材料组成。

在图4的实施例中，形成封装件110的前端部3的内部分2的衬底仅仅是硅晶圆128。在该实施例中，通过在第一电极20和前部分2的内表面，在这种情况下是硅晶圆128，上覆盖两层熔合在一起的半键合层来产生键合层22。键合层22可以由例如Au、Au-In、AlN、ScAlN或SiO₂材料组成。在使用Au或Au-In材料的情况下，通常选择溅射沉积工艺。在使用AlN 或ScAlN材料的情况下，通常选择溅射或MBE工艺。在键合层的材料是SiO₂的情况下，可以通过PECVD将一半层沉积到电极层20上，并且可以将另外一半PECVD沉积或热生长到硅晶圆128上，然后将两个一半键合层熔合在一起。

在图7的实施例中，衬底，其形成封装件310的前端部3的内部分2，由硅氧化物层27组成，该硅氧化物层可以进行PECVD涂覆或热生长至硅衬底28上(其上没有硅膜)，并熔合至硅氧化物层，该硅氧化物层可以通过PECVD沉积在电极层20上，或熔合至键合层22，其可以由Au、Au-In、ScAlN、AlN组成。

现在将有源膜12从载体衬底5上分离——步骤(e)。

当载体衬底5包括具有c轴<0001>单晶GaN释放层的单晶<111>，<110>或<100>硅晶圆时，步骤(e)，去除晶圆载体，包括研磨去除晶圆载体以暴露出GaN，然后用ICP等离子体去除残留的GaN。

其中载体衬底5包括覆盖有GaN释放层6的蓝宝石单晶晶圆，其厚度通常在0.5μm至5μm的范围内。可以通过激光剥离工艺，将载体衬底5分离——步骤(e)，该步骤包括使用248nm的准分子方波激光器透过载体衬底5照射GaN 6，以使GaN解离。IPG Photonics^TM可以提供这种方波脉冲激光。以这种方式完成分离步骤(e)的工艺被称为激光剥离。

可以通过例如与Cl₂、BCl₃和Ar，通过电感耦合等离子体工艺去除残留的GaN 5。这可以在低于150℃的温度下实现，避免了对压电薄膜以及随后沉积的层例如电极层的热处理。在通过ICP去除GaN期间，可以改变Cl₂、BCl₃和Ar的气体比率，以在GaN层6和压电层 12之间实现高刻蚀速率选择性，因为至关重要的是，将压电层的厚度均匀性保持在+/-0.5nm 以下，且表面粗糙度降至0.3nm以下，以实现高性能的RF谐振器。

电感耦合等离子体(ICP)工艺可以在市场上获得，其使用例如可从NMC(NorthMicroelectrics)China Tool和SAMCO INC获得的设备。在将ScAlN，AlN或AlGaN作为压电层12材料的实施例中，可以通过激光剥离工艺来实现这些均匀性和表面粗糙度的值。此外，可以施加具有与压电层12不同的掺杂水平的ScAlN或AlGaN的晶种层8，用作坚固的刻蚀停止层，以保护压电体12的厚度均匀性和表面粗糙度。

在有源膜层12是Ba_xSr_(1-x)TiO₃单晶膜的情况下，TiO₂(金红石)和/或SrTiO₃缓冲层8 的目的是能够去除任何残留的GaN 6而不会破坏Ba_xSr_(1-x)TiO₃有源膜层12的整体性。

所得的结构在图19中示出，并且在旋转180°之后在图20中示出。

然后将有源膜层12或晶种层8(如果使用的话)减薄至所需的厚度——步骤(f)。这可以通过在有源膜的暴露表面上施加扫描表面离子研磨工艺来实现。通过减薄，可以获得具有平均表面粗糙度低于0.3nm且厚度均匀性优于+/-0.5nm的压电体表面。

参照图21，在制造谐振器时，对(压电)有源膜层12进行图案化并有选择地去除——图14A的步骤(g)，以制造离散的谐振器岛12a，其中一个如图21所示。应当理解，谐振器以大阵列制造，并且图21仅是这种阵列的一部分，因此仅示出了有源膜层12的一个岛12a。选择性去除(压电)有源膜层12的一种方法包括用感应耦合等离子体进行刻蚀。

参考图22，使用例如离子束刻蚀和/或离子铣削的方法，将前电极20和键合层22从有源膜层12的岛12a周围有选择地去除——步骤(h)，例如，选择性地将硅膜24暴露在谐振器岛周围。

在设置的情况下，硅膜24可以通过ICP或深反应离子刻蚀RIE从结构的背面选择性地去除，从而选择性地将硅氧化物BOX层26暴露在前电极20周围。

参考图23，将钝化材料的内层36选择性地施加至有源膜的岛12a的背部(施加并从其选择性地刻蚀掉)，并与硅氧化物层26一起形成沟槽65，向下至硅衬底28——图14A的步骤(i)。钝化材料36的内层通常由低介电常数和低损耗因子的介电材料组成，例如SiO₂、氟掺杂的硅氧化物(SiOF)、多孔氧化物，或碳掺杂的硅氧化物(SiCO)，并且介电常数为k≤4。

参考图24，现在将背电极18选择性地沉积——图14A的步骤(i)，到暴露的有源膜层 12上和钝化材料36的第一内层上。

背电极18可以作为连续层沉积到暴露的有源膜层12上和钝化材料36的第一内层上。优选地，该背电极18包括具有高声速和低声衰减性质的难熔金属，例如Mo、W、W-Ti，或Ru，并且其可以通过例如溅射、MBE，或先MBE后溅射的方法来沉积。参照图25，优选地，在附加的步骤中，将凸起的框架18A围绕其周边沉积到背电极18上，其通常在压电膜2的背面上具有五边形的形状(见图23)。优选地，凸起的框架的18A由与背电极18所选择的材料相同的材料制成，并且有助于提高谐振器的Q值。

现在参考图26，然后在背电极18和框架18A上沉积薄的外钝化层39。薄的外钝化层39 可以是耐HF侵蚀并且不吸收水分的介电材料。外钝化层39可以包括例如AlN、ScAlN或SiN 材料，并且通常具有在200nm至300nm之间范围内的厚度。通常，可以通过RF溅射来沉积AlN或ScAlN，而可以使用PECVD来沉积SiN。然后，将外钝化层39选择性地图案化以在其中形成布线，选择性地暴露下面的框架层18A。

如图27所示，可以同时图案化顶电极18和框架层18A并选择性地刻蚀掉，从而确保上电极18和框架层18A具有清晰的边缘切口。这还使上电极材料区域18B与压电层隔离，同时借助于在内钝化层36中图案化的通孔44将其电连接至底电极20。

现在参考图28，在步骤(k)中，将导电布线层38、38'选择性地沉积到布线中，布线图案化到外钝化层39中，导电布线层的材料可以是金。该导电布线层38、38'还起到内导电垫板的作用，使得随后制造通孔40、42(如图1、2、4-7所示)能够将上电极18和下电极20 连接至外垫板43、43B，外垫板43、43B具有封装外部的终止层45、45B和焊料凸块50，50B。第一导电布线层38提高了至背电极层18的非振动部分的导电性，并且随后使得背电极18能够接触到封装件的外部。第二导电布线层38'沉积在背电极层18B的一部分上，该部分与背电极18的振动部分隔离，但通过穿过钝化层36的通孔44连接至前电极20上。

为了制造包括连接在一起以形成滤波器的谐振器阵列的单个芯片，可以在滤波器芯片内的某些谐振器的整个背电极表面上选择性地图案化与背电极相同材料的质量负载层。通常，质量负载层的厚度在5nm至200nm之间的范围内。再次参考图3，其中示出了图28的中间结构的俯视图，凸起的框架18A和背电极18优选地具有五角形的形状，没有直角或平行的侧面以使寄生振动最小化。第一电极16(116、216)下方的腔具有相同的形状，并且至少具有相同的尺寸，并且与上电极(具有框架)的边缘同轴地对准。

参考图29，可以将器件晶圆的背部(即，有源膜12a的岛阵列，暴露的底电极20和硅膜14的暴露的上侧)临时键合至载体晶圆228/5，其可以是硅228、蓝宝石5，玻璃等，其中，有机例如树脂、聚酯、蜡，或橡胶。

然后，可以通过诸如研磨、化学抛光和/或化学机械研磨CMP的方法来减薄硅晶圆28(在图4的实施例中为128)——图14A的可选步骤(m)。优选地，将硅衬底28(或晶圆128)减薄至小于200微米的厚度。这对于实现下一步步骤是必要的，即在不同尺寸的硅衬底28(或晶圆128)中构造硅通孔(TSV)，以形成具有各种滤波器芯片所需的不同前腔16、116、216的谐振器。如果剩余的硅晶圆28(128)太厚，则由于液体溶液或气体混合物的负荷的影响，可能会在压电材料下方过小或过多地释放牺牲材料，导致膜过大或过小。硅晶圆28(128)越薄，可以产生的腔的尺寸越精确。以这种方式，可以将硅衬底28(晶圆128)的厚度减小到期望的厚度，该厚度通常小于50微米。这对于获得具有最小厚度的细长最终封装件也是必要的。

现在形成前腔16(116、216)的阵列——图14A的步骤(n)。

在图29的实施例中，其中前内部分2由经由硅氧化物26的掩埋氧化物(BOX)层连接至硅晶圆28“衬底”的硅膜24组成，该步骤是两阶段工艺如图1和2的实施例所示，其中硅膜24横跨在前腔16上。在图5和图6所示的实施例中，该步骤是三阶段工艺，其中该硅膜24 也被刻蚀掉。

在图7的实施例中，其中内前部分2由硅晶圆28“衬底”上的硅氧化物层25组成，这是一个两阶段的工艺，而在图4的实施例中，内前部分2前部分2仅由硅晶圆128组成，这是一阶段的工艺。

参考图30，选择性地刻蚀掉与有源膜层12的岛12a相对的(变薄的)硅晶圆28衬底(或图4的实施例中的硅晶圆128)，以暴露出下方的层。这可以通过对硅衬底28(硅晶圆128)进行深度反应刻蚀来实现，如通常所实践的那样，以形成硅通孔。如此形成的前腔16具有与背电极和框架18A相同的形状，并且与前电极和框架18A同心地布置，并且至少一样大。

参考图31，在图1、2、5-7的实施例中，可以通过一种或多种技术去除硅氧化物层26，所述技术选自：使用HF蒸气的化学刻蚀、使用含有HF作为活性成分的BOE(缓冲氧化物刻蚀)溶液的化学蚀、ICP或RIE刻蚀，其中硅晶圆28“衬底”作为掩模，以在硅膜24后面形成与压电谐振器膜12a的岛对准的每个前腔16。

在具有硅膜24的一些实施例中，硅膜24粘附到有源膜12的前侧上的前电极22上，通过选择性地去除BOX层26，该前电极选择性地暴露，以形成至少一个作为有源膜的加强件的前腔，该有源膜横跨前腔阵列的至少一个前腔16。例如，在图1和图2的实施例中就是这种情况，并且这也是图31所示的结构。

参考图32，在其他实施例中，诸如在图5和图6所示的那些实施例那样，硅膜24通过键合层22粘附到有源膜12的前侧上的前电极20上，通过选择性去除硅氧化物26而选择性地暴露该硅膜，其本身又通过反应性离子刻蚀在腔16内被刻蚀掉，并且还可以去除(或者可以保留)键合层22，从而在有源膜层12的岛12a的前面留下不受支撑的前电极20，该前电极20横跨至少一个前腔16。当键合层包括Au或Au-In时，可以通过KI/I₂溶液将其除去。在一些实施例中，可能需要Ti或Ti-W的附着层，以将金或Au-In键合至前电极20和SiO₂层26上。如果这样，则可以通过干刻蚀将其去除。

可替代地，AlN或ScAlN的半键合层可以附接至前电极20和SiO₂层26这两者，并熔合在一起。这些可以通过感应耦合等离子体ICP工艺，使用BCl₃，和/或Cl₂，和/或稀释的氢氧化四甲基铵(TMAH)的2.4％的湿溶液，其对钼具有100％选择性，从前腔216内刻蚀掉。

然后，密封下腔16——图14B的步骤(o)。

参照图33，在一些实施例中(例如，图1、2、4和6中所示的那些实施例)，外前端部分4可以是硅晶圆、玻璃晶圆、蓝宝石晶圆或AIN晶圆228，其可以通过封装键合层30(通常是金、金-铟)连接至(通常减薄的)衬底28。如有必要，可以先沉积钛或铬的附着层。

可替代地，封装键合层30可以是相对薄的有机附着层，其厚度通常在例如5微米至50 微米的范围内，例如可从TOK^TM获得的SU-8、PDMS、环氧树脂、TMMF；或例如可从Sekisui^TM或Inkron^TM获得的各种可喷墨芯片附着聚合物。

参照图34，在其他实施例中(例如，图5和图7中所示的那些)，密封底腔216、316的步骤(o)可以包括，将厚的连续有机层层压到硅晶圆28“衬底”的外表面上，该硅晶圆28“衬底”横跨前腔阵列的至少一个腔16。

厚的连续有机外部前层148可以是TMMF^TM S2000膜光致抗蚀剂，目前可从TOK^TM(Tokyo Ohka Kogyo)获得。然而，可以使用可作为膜使用的其他有机材料。

参见图35，其中外前端部分4是如图1、2、4和6所示的硅晶圆128，该硅晶圆通过封装键合层30键合至(可选地变薄的)衬底28上，该封装键合层30不论是金还是有机的，若晶圆的厚度大于封装件10的前部3的外部4的所需厚度，则可以减薄该晶圆——步骤(p)，通过方法来进行减薄，该方法选自包括以下项目的组：研磨、化学抛光，和化学机械研磨CMP；以这种方式，可以将外前端部分4的厚度减小到50微米以下，从而确保封装件10的总厚度较小。

然后可以通过溶解、熔化或激光加热有机键合材料29，来去除载体晶圆228/5和有机键合材料29，从而留下图36中示意性示出的结构。

参考图26，在可选步骤(q)中，减薄暴露的外钝化层39。此步骤可提高滤波器的产量，并将其频率响应设置为期望的值。通常，通过将外钝化层减小至期望的厚度，来减薄每个滤波器单元内的谐振器的整个阵列。减薄之前的外钝化层的一般厚度在200nm至300nm的范围内，减薄之后的一般厚度在100nm左右，一般的公差为+/-5埃。然而，应当理解，可以针对在同一晶圆内共同制造的不同的滤波器规定不同的减薄，并且通常通过使用扫描离子束刻蚀机来实现不同的减薄，该扫描离子束刻蚀机使用诸如氩气的惰性气体。

如图37所示，选择性地施加有机支撑层46——步骤(q)，该有机支撑层46施加至在图 36所示结构的表面上，覆盖外钝化层39，其通过去除图35的载体228/5暴露。该有机支撑层46可以是SU-8。PDMS、PBO(Zylon^TM)，即聚(对亚苯基-2，6-苯并二恶唑)。该有机支撑层46也可以是TMM光致抗蚀剂，既可以以TMMF S2000薄膜光致抗蚀剂的形式获得，也可以以TMMRS2000液体光致抗蚀剂的形式获得，可以通过旋涂在外钝化层39上来施加。两种形式的TMM均可从TOK(Tokyo Ohka Kogyo)获得。在实践中，该有机支撑层46可以是光敏的，可以层压在图36所示的结构的表面上，以得到图37所示的结构，然后如图38所示，可以将该有机支撑层46图案化以形成背腔14的阵列的壁，和通孔61，该通孔向下穿过外钝化层的孔至导电布线层38、38B。

该图案化还使沟槽65穿过内钝化材料36和任何硅膜24或硅氧化物层26，至硅晶圆28' 衬底(或硅晶圆128)。通常，覆盖层，其描述为被选择性地施加或沉积的情况下，它可以通过模版沉积，也可以作为连续层施加，然后选择性地除去。

然后，如图39所示，在有机支撑层46上选择性地施加连续的干燥有机膜48，从而封闭腔14——步骤(r)。通孔61和沟槽65延伸穿过连续有机膜48。

连续有机膜48的材料通常与有机支撑层46相同，并且两者都是光敏聚合物，便于图案化以沟槽、通孔(以及在有机支撑层46的情况下的腔)，并且可以是SU-8、PDMS、PBO、环氧树脂，或PBO(Zylon^TM)等多种材料中的任何一种。该有机支撑层46和连续有机膜48 都可以是TMM光致抗蚀剂，但是连续有机膜48不能以液体形式施加，因此必须以膜形式设置，例如，以TMMF S2000膜光致抗蚀剂而不是TMMR S2000液体光致抗蚀剂的形式设置。

应当理解，通常，有机材料不用于MEMS组件的封装。其原因之一是聚合物可能吸收湿气，并且这可能腐蚀MEMS装置的运动部件，在这种情况下为压电膜，从而导致其性能发生变化并最终失效。本申请公开了具有有机背端部1的封装件。该封装件专为倒装芯片组装而设计，垫板位于封装件的背部。在焊接垫板之后，通常将封装件嵌入底部填充/包覆成型的环氧树脂材料中，因此保护有源膜的聚合物厚度要比封装件本身大得多。但是，对于某些恶劣环境的应用以及所谓的“关键任务”应用，例如在汽车、军事和航空电子行业中，则需要具有额外防潮功能的封装件。参考图40，对于这样的应用，可以执行在封装的前侧3上制造深沟槽60的可选步骤——步骤(u)，其中将在前侧上的深沟槽60与在封装件1的背面上深沟槽65对准，并使深沟槽60穿过前外层228，以及任何有机封装接合层30至前内层2的硅28。例如，可以利用机械刀片切割技术或者利用激光或等离子体烧蚀来制造沟槽60。

参照图41，在沟槽65的制造之后，可以将密封衬里涂层34、34'施加在前端部分3的外表面和背端部分1的外表面上，以及施加在(前端60及)背端65上的深沟槽内。该密封衬里涂层34，34'可以由诸如AlN、SiN、Ta₂O₅，或TaN之类的介电材料组成，其厚度在100nm 至500nm之间。该密封衬里涂层34，34'密封有机材料并避免其由于潮湿而损坏。在一些实施例中，例如通过使用低沉积温度(＜250℃)RF溅射或PECVD来施加密封衬里涂层34，34'，以产生无空隙的低应力膜。

参考图42，在又一个实施例中，可以跳过产生深沟槽60的步骤和/或沉积前侧密封衬里涂层34的步骤，并且仅将衬里涂层34'施加至背侧外表面和背侧的沟槽65。此外，对于使用以下模块的应用：将滤波器封装倒装芯片组装在通用IC基板上，以及将其他组件随后全部嵌入到底部填充/包覆成型环氧树脂材料中，并且在湿度敏感度标准等级(MSL)不是十分严格的情况下，可以一并省去衬里沉积的步骤。

参考图43，将密封衬里涂层34'施加到背表面上时，必须选择性地去除密封衬里涂层34' 以露出布线层38、38'上的垫板。通常，也将该密封衬里涂层34'从通孔61处去除，并在外背表面的外表面上周围的小区域上移除，以能够在通孔61周围制造外垫板。这可以通过使用光致抗蚀剂，暴露通孔61，然后使用例如离子束铣削或等离子刻蚀干刻蚀或刻蚀掉密封衬里38' 来实现。

然后，填充通孔61——图14B的步骤(v)。

参考图44，晶种层41，其材料通常是铜，但可能先是钛附着层、Ti-W附着层，或Cr附着层，其厚度在20nm至100nm之间，然后是铜的晶种层41，其厚度通常约为1000nm，其溅射到通孔61中并覆盖在背表面上。

参考图45，在晶种层41沉积之后，晶种层41涂覆以光致抗蚀剂44并图案化，以暴露出通孔61。光致抗蚀剂44的曝光还在通孔61周围形成了垫板区域，并且它还可以产生用于再分布层(RDL)的图案，其中将来的倒装芯片铜和焊料凸块可以置于在该图案上。本发明的实施例的独特特征是，可以在通孔61上方垂直地制造铜垫板43、43B和倒装芯片凸块50，50B，这是有助于小型化的特征。

参考图46，通过电镀沉积，填充通孔61以制造填充的通孔40，42和其上的通孔垫板43、 43B。填充的电通孔40、42和垫板43、43B通常由铜制成。填充的通孔40、42穿过有机支撑层46和有机膜48，并连接至导电布线层38、38B的内垫板38'，从而形成与背电极18和前电极20的接触。

参照图47，通常，将阻挡层45、45B施加至外接触垫板43、43B，然后是可焊接凸块50， 50B，其例如用焊料、SnAg、锡或无铅焊料制成——步骤(w)，以使铜通孔40，42终止。

参考图47，去除光致抗蚀剂，然后参考图48，然后去除晶种层。

然后，参考图49，可以使焊料凸块50，50B回流(步骤(x))。

在此阶段，在前外层228太厚的实施例中，可以将其减薄——图14B的步骤(y)。

返回参考图39，其中前外层4是比指定厚度更厚的硅晶圆228，并且可选地产生沟槽60，参见图40，硅前端部228随后可仍被减薄，从而从其外表面去除密封衬里层34，但在前侧沟槽60内留下衬里涂层34，以仍然保护有机键合层30。然而，如先前参考图35所描述的那样，在步骤(p)中施加形成封装件的背面的有机层46和48之前，前外层在附接至载体228/5的同时可能已经减薄。然而，另外地或替代地，在施加和焊料凸块的回流之后(步骤(x))，执行最终的减薄步骤——步骤(y)。在这样的处理选项中，将UV胶带施加在工件的背面上，然后将外前层228减薄至其最终厚度。可以使用化学方式，机械方式或化学机械研磨CMP 方法。因此，不仅减薄是可选的，取决于用于密封前腔16的晶圆的厚度，以及期望的最终厚度，而且不仅在执行该阶段时而且在执行该阶段时都具有灵活性。

现在将阵列切割——步骤(z)成单独的封装电子组件10，该电子组件可以是如图1和3 所示的封装谐振器，或者是由谐振器阵列组成的滤波器，其随后可以使用在其上带有可焊凸块50，50B的接触垫板43，43B，进行串联连接和并联连接。由于有深沟槽65(和60)，切割步骤(x)简单地包括沿着深沟槽65切穿阵列，或切穿在背侧1和前侧31背沟槽65、60 之间的减薄的硅衬底28。例如，这可以使用锯片、通过激光，或通过用深反应离子刻蚀工艺的等离子体来实现。

封装的电子组件10可以在模块结构中，被反转并与其他滤波器和/或有源半导体器件和/ 或无源部件一起电连接至IC基板，或在独立的结构，在没有有源器件，且具有或没有无源组件的情况下，被反转并电连接至IC基板。通常，IC基板本身可能包含集成模块的元件，例如电感器和电容器，以增强滤波器的性能，尤其是提高其带宽，其很大程度上取决于其K² _eff值。

提高滤波器的K² _eff值的另一种方法是使IC基板在数个层中提供大量/大长度的电感器，这会增加其层数、尺寸和价格。综上所述，本文所述的高K² _eff值的谐振器以及基于此的滤波器需要较少的具有较低电感值的电感器，就可以满足高性能，宽带滤波器的要求。利用本发明的实施例，可以通过高百分比Sc掺杂的AlN，例如用Sc_xAl_(1-x)N(其中，通常，x在0.1≤X≤0.36 的范围内)，来实现更高的K² _eff值，而不会将Q值降低至2000以下，因为压电层及其电极具有良好的晶向(XRD FWHM<1度)。有了这些特性，不仅提高了滤波器的FOM和功率处理能力，而且还减小了谐振器尺寸，从而减小了总体封装件的尺寸。此外，相应的IC基板需要较少的电感器和层，因此预期其形状因数和成本将下降。因此，本文公开的本发明的实施例提出了一种具有更高的性能(FOM)，更大的带宽(K² _eff)，更好的功率处理，降低的封装尺寸和成本的滤波器，所需的IC基板的层数和形状因数更少，从而降低了整体成本。

因此，本发明的多个方面着眼于应用于RF滤波器的这种单晶压电膜和电极。

诸如FBAR的体声谐振器(BAW)，包括压电膜，压电膜夹在金属电极之间的。尽管讨论了钼，钨，钛-钨和铑等难熔金属电极，但是本文公开的技术的特征在于首先制造压电膜，然后仅将电极金属施加至该压电膜上。因此，电极材料具有高度的晶向，该晶向仅与压电层的晶向和晶格间距相对应，并且与所获得的那些相比，以薄膜形式的电极能够实现优异的表面粗糙度值、更低的电阻以及更好的声学性能。此外，与将压电层沉积在电极上的其他制造技术和设计相比之下，在本发明的实施例中，电极不必承受压电材料的沉积或制造温度，因此可以使用电极材料范围更广，并且说明书中提供的电极材料仅作为示例提供。

封装的电子组件10通常是谐振器，并且是相似谐振器的阵列中的一个，这些谐振器一起组成滤波器，其通常设置在普通的封装件中。可以制造非常大的封装谐振器阵列，然后使用深沟槽60和/或65将其切成单独的滤波器单元，每个滤波器都由多个相互连接的谐振器组成，由通孔40，42和对应的外倒装芯片垫板43，43B提供相互之间的连接。应当理解，五边形 (除了基于方形的五边形)不能完全嵌合，但是仍然可以紧密地封装在一起。这以及谐振器 (压电和电极)的材料特性和晶圆级封装(WLP)，为设计人员提供了将倒装芯片垫板43， 43B设置在任何封装件位置的可能性，由于内接触垫板在内布线层38，38'上的布置的灵活性，它们和互连通孔40，42可以在阵列的平面中被移位。

使每个谐振器15的背电极18和前电极20的接触通孔40，42与滤波器的各个五角形谐振器15相邻，这有助于确保滤波器封装的尺寸保持较小。

由于可以应用扫描表面离子铣削工艺和其他减薄技术来精确地控制每个层的厚度，以及在选定的谐振器上选择性沉积质量负载层，因此同一阵列内的不同谐振器可能具有不同的谐振频率，并且每个谐振器可以有效地分别定制，尽管是在晶圆水平上大规模生产的。

包括谐振器阵列的滤波器封装件。可以被翻转并附接至IC基板或电路板。像这样在倒装芯片封装中设置滤波器，可使它们非常小，这有助于实现用户设备的小型化和功能，这可能要求手持、紧凑且重量轻，同时具有较高的功能。

已经描述了本发明的电子封装件的各种实施例，以及与电子封装件一起封装的谐振器和滤波器，应当理解，各种封装件具有通过共有的方法制造的前端部，以及具有触点的有机背端部，这是所有实施例所共有的。

参考图50，一种制造用于封装的电子组件阵列的前端部的阵列的方法，包括以下步骤：

i.获得载体衬底，该载体衬底具有附着其中的有源膜层，其中，在该有源膜层的暴露表面上具有前电极；

ii.获得内前端部分，该内前端部分包括至少一层，该层选自陶瓷层，和半导体层；

iii.将该内前端部分附着至前电极的暴露表面上；

iv.从该有源膜层的背表面上去除该载体衬底；

v.可选地减薄内前部分；

vi.通过去除材料来处理后表面，以在至少一个前电极岛上形成至少一个有源膜岛的阵列；

vii.通过选择性地去除内前端部分的至少外层，以形成至少一个前腔的阵列，以使得在前电极岛的相对侧上存在与膜的每个岛相对的一个腔；

viii.将外前端部分施加至内前端部分上，并将外前端部分键合至内前端部分的外表面上，以使得外前端部分横跨并密封前腔阵列的至少一个腔；

ix.可选地减薄外前端部分；

x.可选地形成前沟槽，其中前端部沟槽将穿过所有有机层与内硅层，并且

xi.可选地，在封装件的上方和深沟槽中施加密封层。

封装件的背部，其为有机的，可以制造成具有背端部沟槽，该沟槽位于封装件的背侧，并与封装件前部上的前端部沟槽对应，以用于随后的切割。

在图51中描述了一种制造用于电子组件的封装件的背端部的阵列的方法，该方法包括：

a.获得电子组件阵列，每个电子组件包括至少一个夹在前电极和背电极之间的膜层岛，其中，封装件的前端部在前电极的下方，并且具有接触背电极和前电极的导电垫板；

b.沉积内光敏有机层；

c.显影背腔的阵列，其包括一个背腔、在该组件周围的深沟槽，以及每个膜层岛上的一对通孔，其中该通孔暴露外钝化层中的孔，其作为布线层上的内接触垫板，该内接触垫板连接至前电极及背电极；

d.将光敏有机膜的外背层施加至内背有机层上，其跨越并密封至少一个上腔；

e.显影通孔和深沟槽的延伸；

f.在背表面上以及在沟槽中选择性地施加密封涂料层，而通孔不施加密封涂料层；

g.用金属填充穿过外有机层和内有机层的通孔，其接触导电垫板，以形成填充的通孔；

h.在填充通孔的外端部施加终止层和焊料凸块。

通常，电子组件的阵列中的每一个电子组件包括：有源膜层，该有源膜层在封装件的前端部上方的前电极上，以及包围该电子组件并部分覆盖该电子组件的第一钝化材料；背电极材料层，其选择性地覆盖钝化材料和有源膜，其中，穿过第一钝化材料的通孔使得，背电极材料的一部分接触前电极，该背电极材料的该部分与在有源膜层上的背电极分离；一个导电材料区域，其连接至并覆盖背电极材料的一部分，该部分从有源膜层的背部开始导电地延伸，以及导电材料的第二区域，其连接至并覆盖背电极层的一部分，该部分不导电地连接至有源膜层的背部，但通过前电极连接至有源膜层的前部。

因此，本领域技术人员将理解，本发明不限于上文已经具体示出和描述的内容。相反，本发明的范围由所附权利要求书限定，并且包括上文描述的各种特征及其变型和修改的组合和子组合，这是本领域技术人员在阅读前述说明后将想到的。

在权利要求中，词语“包括”及其变体例如“包含”、“具有”等表示包括了所列的组件，但是一般不排除其他组件。

Claims (26)

1.一种用于制造前端部的阵列的方法，所述前端部用于封装的电子组件，每个所述电子组件包括，

封装在封装件内的电子组件，包括，

封装件的前部分，包括内部分，所述内部分具有在其中的腔，所述腔与谐振器相对，所述谐振器由凸起的框架限定，所述封装件的所述前部分还包括密封所述腔的外部分；以及

封装件的背部分，包括，在内背部分中的背腔，和外背部分，所述外背部分密封所述腔，封装件的所述背部分还包括第一通孔和第二通孔，所述在第一通孔和第二通孔至少一个所述背腔的周围，并穿过背端部，以连接至所述电子组件的前电极和背电极；所述通孔终止于外接触垫板，所述接触垫板以“倒装芯片”方式能够连接至电路板；所述方法包括以下步骤：

i.获得载体衬底，其具有有源膜层，所述有源膜层通过其后表面附接至所述载体衬底，其中，在所述有源膜层的前表面上具有前电极；

ii.获得内前端部分；

iii.将内前端部分附接至前电极的暴露的前表面；

iv.从有源膜层的后表面上去除载体衬底；

v.可选地减薄内前部分；

vi.通过去除材料来处理后表面，以在至少一个前电极岛上形成至少一个有源膜岛阵列；

vii.通过选择地去除内前端部分的至少外层来形成至少一个前腔的阵列，使得在前电极的前侧，与有源膜岛相对的一侧上存在一个腔，其与膜的每个岛相对；

viii.将外前端部分施加至内前端部分上，并将所述外前端部分键合至所述内前端部分的外表面，使得所述外前端部分横跨并密封前腔阵列的至少一个腔。

2.根据权利要求1所述的方法，其中，步骤(iii)，将封装件的前部的内部分附接至前电极，包括，将第一半键合层沉积至第一电极上，以及将第二半键合层沉积至封装件的前部的所述内部分上，并将这些键合层熔合在一起。

3.根据权利要求2所述的方法，其中，以下限定中的至少一项是正确的：

·这些半键合层是相同的，并且每一个半键合层包括：Au-In或Au、AlN、ScAlN，或SiO₂；

·前电极和有源膜具有超平坦的表面(粗糙度<0.3nm)，并且所述前电极相对于所述有源膜具有较高的晶体取向；

·所述键合层包括Au或Au-In，并且，使用Ti附着层或Ti-W附着层，以促进所述键合层附着至前电极和/或内前部分中的至少一个；

·从腔内去除所述键合层和所述附着层以暴露前电极；和

·所述键合层包括AlN或ScAlN，其既附接至封装件的前电极又附接至封装件前端部的硅内前部分，然后熔合在一起。

4.根据权利要求1所述的方法，还包括从前腔内去除键合层以暴露前电极。

5.根据权利要求4所述的方法，其中，以下限定中的至少一项是正确的：

·通过技术从腔内去除任何的SiO₂，所述技术选自：用HF蒸气刻蚀、通过以HF为有效成分的BOE(缓冲氧化物刻蚀)溶液、通过ICP刻蚀，或通过RIE刻蚀；

·所述键合层包括Au或Au-In，并通过用KI/I2湿溶液刻蚀，从腔内去所述该键合层以暴露前电极；

·通过干法刻蚀，从腔内去除所述键合层及前电极之间的任何Ti附着层或Ti-W附着层，以露出前电极；和

·所述键合层包括AlN或ScAlN，通过感应耦合等离子体(ICP)工艺，并通过使用BCl₃，和/或Cl₂，和/或稀的四甲基氢氧化铵(TMAH)湿溶液，从腔内去除所述键合层以露出前电极。

6.根据权利要求1所述的方法，其中，步骤(iv)，将载体衬底从有源膜的表面去除，选自由以下工艺组成的组：

·激光剥离；

·其中所述载体衬底包括覆盖以GaN的蓝宝石单晶晶圆，通过激光剥离来去除，包括使用248nm的准分子方波激光透过蓝宝石照射GaN；和

·在所述载体衬底包括硅晶圆的情况下，将所述载体衬底从有源膜的表面去除包括：研磨掉所述载体衬底。

7.根据权利要求1所述的方法，其中，步骤(iv)进一步包括以下至少一项：

·通过感应耦合等离子体去除GaN；和

·获得平均表面粗糙度(Ra)小于0.3nm的压电膜或压电晶种层。

8.根据权利要求1所述的方法，其中，所述内前端部分包括具有至少3000Ω·cm的电阻率的硅衬底或硅晶圆，并且步骤(v)包括通过临时聚合物键合材料，将器件晶圆的背部临时地键合至载体晶圆，并通过方法减薄所述硅晶圆，所述方法选自包括以下项目的组：研磨、化学抛光，和化学机械研磨CMP。

9.根据权利要求8所述的方法，其中，以下限定中的至少一项是正确的：

·所述载体晶圆选自包括以下材料的组：玻璃、硅，和蓝宝石；

·所述临时聚合物键合材料选自包括以下材料的组：树脂、聚酯、蜡，和橡胶；

·通过施加热量、化学溶剂，和激光辐照中的至少一种，去除所述临时聚合物键合材料。

10.根据权利要求1所述的方法，其中，处理后表面包括，选择性地去除有源膜以形成岛，选择性地去除下电极，并可选地去除在其下的有源膜周围的硅晶圆和/或硅氧化物层，并通过在所述有源膜暴露的表面上施加扫描表面离子研磨工艺，将所述有源膜减薄至期望的厚度。

11.根据权利要求1所述的方法，其中，前内部分包括硅晶圆，并且步骤(vii)，形成至少一个前腔的阵列包括，施加贯穿硅的刻蚀，以穿过硅晶圆形成至少一个前腔的阵列。

12.根据权利要求11所述的方法，其中，所述前内部分还包括在所述硅晶圆和第一电极之间的硅氧化物层，并且步骤(vii)还包括，通过利用HF蒸气进行化学刻蚀、BOE(含HF的缓冲氧化物刻蚀)、ICP刻蚀，或RIE刻蚀中的一种，选择性地去除所述硅氧化物层，其中，所述硅晶圆作为掩模，以形成与有源材料岛对齐的至少一个腔。

13.根据权利要求12所述的方法，其中，所述前内部分还包括在硅氧化物层和第一电极之间的硅膜，并且步骤(vii)要么还包括通过贯穿硅的刻蚀，选择性地去除硅膜，所述硅膜通过先前的硅氧化物的去除被暴露，并去除键合层，从而使在有源膜前侧上的未被支撑的前电极暴露，所述前电极横跨至少一个前腔；或者，

要么将所述硅膜通过键合层保持键合至前电极，所述硅膜通过使用贯穿硅的刻蚀使硅氧化物去除而暴露，而所述有源膜横跨至少一个所述前腔。

14.根据权利要求1所述的方法，其中，外前部分包括硅层、玻璃层，或陶瓷层，步骤(viii)包括通过封装键合层将所述外前部分附接至所述内前部分。

15.根据权利要求14所述的方法，其中，应用以下限定中的至少一项：

·所述封装键合层包括金，或金铟合金，并且将键合材料以薄覆盖层的形式施加至所述内前部分的外表面，并且以薄覆盖层的方式施加至所述外前部分的内表面，然后所述薄覆盖层熔合在一起；

·将附着层沉积在衬底和所述键合层之间，所述附着层选自由以下项目组成的组：钛附着层、钛-钨附着层，和铬附着层；

·所述封装键合层包括有机键合层；和

·所述封装键合层包括有机键合层，所述有机键合层选自包括以下材料的组：SU-8、PDMS、PBO、以环氧树脂为基础的薄膜材料、TMMF，和能够喷涂的芯片附着聚合物。

16.根据权利要求14所述的方法，其中，可选步骤(xi)包括，通过方法减薄外前层，所述方法选自包括以下工艺的组：研磨、化学抛光，和化学机械研磨CMP，然后去除载体晶圆和聚合物键合材料。

17.根据权利要求1所述的方法，其中，前部分的外层包括厚的有机层，并且，步骤(viii)包括：将所述厚的有机层叠加至硅衬底的外表面上，并横跨前腔阵列上的至少一个腔。

18.根据权利要求17所述的方法，其中，所述前部分的所述外层包括PBO或TMMF或是以环氧树脂为基础的薄膜材料。

19.根据权利要求18所述的方法，其中，在前端部上方制造背端部，所述背端部终止以终止物。

20.根据权利要求1所述的方法，还包括步骤(xi)：在前表面上制造深沟槽，使得所述深沟槽暴露内硅晶圆，然后，当制造整个封装件时，施加密封衬里涂层至背外表面并施加至其深沟槽内，同时确保所述密封衬里涂层不覆盖外接触垫板，然后在适用的情况下，将所述密封衬里涂层施加至前外表面，并施加至其上的深沟槽内。

21.根据权利要求20所述的方法，其中，所述密封衬里涂层选自包括以下材料的组：AlN、SiN、Ta₂O₅，和TaN，并且通过射频(RF)溅射或通过PECVD沉积至100nm至500nm的厚度范围内。

22.根据权利要求21所述的方法，其中，将所述前端部制造成阵列的形式，并且所述方法还包括步骤(xii)：将阵列分割成单个封装组件。

23.一种用于制造背端部的阵列的方法，所述背端部用于封装件中的电子组件，包括封装件的前部分，包括内部分，所述内部分具有在其中的腔，所述腔与谐振器相对，所述谐振器由凸起的框架限定，所述封装件的所述前部分还包括密封所述腔的外部分；以及封装件的背部分，包括，在内背部分中的背腔，和外背部分，所述外背部分密封所述腔，所述封装件的所述背部分还包括第一通孔和第二通孔，所述在第一通孔和第二通孔至少一个所述背腔的周围，并穿过背端部，以连接至所述电子组件的前电极和背电极；所述通孔终止于外接触垫板，所述接触垫板以“倒装芯片”方式能够连接至电路板；所述方法包括以下步骤：

i.获得电子组件的阵列，每个电子组件包括夹在前电极和背电极之间的至少一个膜层岛，其中，所述封装件的前端部在前电极下方，并具有与背电极和前电极接触的导电垫板；

ii.沉积内光敏有机层；

iii.显影背腔的阵列，其包括一个背腔、在所述组件周围的深沟槽，以及针对每个膜层岛的一对通孔，其中，所述通孔暴露布线层，所述布线层被图案化在外钝化层中，用于连接至前电极和背电极；

iv.将光敏有机膜的外背层施加至内背有机层上，其横跨并密封至少一个上腔；

v.显影通孔和深沟槽的延伸；

vi.选择性地在背表面上和沟槽中施加密封涂料层，而通孔不施加所述密封涂料层；

vii.以金属填充穿过外有机层和内有机层的通孔的阵列，其接触导电垫板，以形成填充的通孔；

viii.在填充的通孔的外端部施加终止物和焊料凸块；和

ix.将阵列切割成单独的芯片。

24.根据权利要求23所述的方法，其中，将钛附着层或钛-钨附着层溅射在所述背部分的外表面上及所述通孔中，并在其上溅射铜的晶种层，然后通过电镀以铜填充所述通孔，再从所述外表面去除所述晶种层。

25.根据权利要求23所述的方法，其中，所述封装件的背部还包括密封衬里涂层，所述密封衬里涂层在所述封装件的周围并在所述深沟槽内，以提供防潮保护。

26.根据权利要求25所述的方法，其中，所述密封衬里涂层选自包括以下材料的组：AlN、SiN、Ta₂O₅，和TaN。

Images