CN109904090A - 一种异常芯片中异常栓塞的分析方法、装置及设备 - Google Patents

Abstract

本申请实施例公开了一种异常芯片中异常栓塞的分析方法、装置及设备，该方法包括：去除所述异常芯片背面的基体，使所述异常芯片的栓塞层裸露出来；根据所述栓塞层裸露出的每一栓塞底部的电性参数，确定异常栓塞；根据所述异常栓塞顶部的微观结构信息，确定所述异常栓塞的异常原因。

Description

一种异常芯片中异常栓塞的分析方法、装置及设备

技术领域

本申请实施例涉及半导体制造技术，涉及但不限于一种异常芯片中异常栓塞的分析方法、装置及设备。

背景技术

在半导体制造领域，对于异常芯片中异常栓塞进行失效分析的过程中，一般采用hotspot(热点)定位失效地址，然后进行去层分析，通过SEM VC(Scanning ElectronMicroscope Voltage Contrast，扫描电子显微镜电压衬度测试)，Nanoprober(纳米探针)等分析方法来精确定位失效地址。但是，这些方法进行异常观测的限制较大，尤其是取样过程中容易破坏失效栓塞的原始面貌，导致无法准确找到失效原因。

发明内容

有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种失效芯片中异常栓塞的分析方法、装置及设备。

本申请实施例的技术方案是这样实现的：

本申请实施例提供一种异常芯片中异常栓塞的分析方法，该分析方法包括：

去除所述异常芯片背面的基体，使所述异常芯片的栓塞层裸露出来；

根据所述栓塞层裸露出的每一栓塞底部的电性参数，确定异常栓塞；

根据所述异常栓塞顶部的微观结构信息，确定所述异常栓塞的异常原因。

本申请实施例还提供一种异常芯片中异常栓塞的分析装置，该分析装置包括：

减薄部件，用于去除所述异常芯片背面的基体，使所述异常芯片的栓塞层裸露出来；

第一检测部件，用于根据所述栓塞层裸露出的每一栓塞底部的电性参数，确定异常栓塞；

第二检测部件，用于根据所述异常栓塞顶部的微观结构信息，确定所述异常栓塞的异常原因。

本申请实施例还提供一种异常芯片中异常栓塞的分析设备，该分析设备包括：存储器、处理器和操作部件，所述存储器存储有可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序控制所述操作部件实现上述分析方法。

本申请实施例中，通过从异常芯片的背面去除基体后，从背面定位异常栓塞，再根据定位到的异常栓塞顶部的微观结构信息来确定异常原因。如此，进行异常栓塞的准确定位，并且不破坏异常栓塞顶部的原始面貌，准确分析异常栓塞的异常原因，从而能够有针对性地进行良率改善，大大提升了异常分析的准确度和效率。

附图说明

图1为本申请实施例异常芯片的组成结构剖面示意图；

图2为本申请实施例分析方法的实现流程示意图；

图3为本申请实施例中去除基体的原理示意图；

图4A为本申请实施例中SEM检测异常栓塞的VC的原理示意图；

图4B为本申请实施例中SEM检测异常栓塞的VC的成像原理示意图；

图5为本申请实施例中将异常芯片固定在载玻片上的原理示意图；

图6为本申请实施例中检测异常栓塞微观结构的原理示意图；

图7为本申请实施例分析装置的组成结构示意图；

图8为本申请实施例分析设备的一种硬件实体示意图。

具体实施方式

3D NAND是一种闪存类型，通过把存储单元堆叠在一起来解决2D或平面NAND闪存面积带来的限制。3D NAND具有多层堆叠的结构，是由交错分布的金属、半导体的导电层和非金属绝缘层的图形化结构所形成的大规模集成电路。其主要特点是具有多层金属布线，而为了防止金属层间的短路，在层间淀积有非金属介电层来起到隔离作用。多层金属布线之间，还需要形成电通路，从而形成三维立体的电路结构。因此，导电层间的非金属介电层上还需要在特定位置形成通孔，在通孔中使用金属塞来填充，以导通不同的金属或半导体导电层。填充在非金属介电层通孔内的金属塞被称为栓塞，通常由金属钨或铝制成。

在3D NAND产品的制造过程中，常常遇到CT(Contact，栓塞)与M1(Metal1，金属层1)的界面接触不良导致的电阻过大的问题，这里的CT用于导通硅基体与M1。如图1所示，硅基体Si位于异常芯片10底部，CT导通M1层与硅基体，CT的顶部与M1层金属相接触，异常芯片10还包括，M2金属层和M3金属层，分别由非金属介电层11相隔离，异常栓塞12的异常点在CT的顶部与M1接触的部位。为了确定造成其界面接触不良的原因，通常需要对异常芯片进行采样，通过对样品的拆解和分析，确定失效点CT的异常形态，从而推测造成异常的原因。然而，相关技术中的分析方法比较受限，因为对于同一条M1层的金属线，下面可能存在多个CT，而在M1层难以准确定位具体失效CT。当CT顶部与M1接触的位置发生异常时，通过常规的研磨方式处理样品到CT层，则失效地址的CT顶部的原始结构已经被研磨处理所破坏，从而无法准确找到失效原因。

对此，本申请实施例通过从异常芯片的背面，即硅基体所在的一侧进行解析，防止发生异常的CT顶部结构被破坏，从而准确定位异常CT，并确定异常原因。

下面结合附图和实施例对本申请的技术方案进一步详细阐述。

本申请实施例提供一种异常芯片中异常栓塞的分析方法，如图1所示，该分析方法包括以下步骤：

步骤S101、去除所述异常芯片背面的基体，使所述异常芯片的栓塞层裸露出来；

由于待检测的栓塞层位于基体与金属层之间，这里的基体可以采用硅、锗或氧化物半导体等半导体材料制成。将异常芯片背面的基体去除掉，会从异常芯片的背面裸露出栓塞层的底部。此时，由于在去除基体的过程中，并不会接触到栓塞层的顶部，所以栓塞层顶部的原始面貌不会被破坏，仍然保持原始的失效所带来的特性。

去除基体的方式可以采用研磨或刻蚀的方式，也可以采用研磨与刻蚀相结合的方式。

步骤S102、根据所述栓塞层裸露出的每一栓塞底部的电性参数，确定异常栓塞；

当栓塞层从底部裸露出来时，就可以对栓塞进行电性测试，当栓塞的顶部出现异常时，会出现高阻的现象，导致栓塞与金属层无法正常导通，从而使发生异常的栓塞与正常的栓塞存在电性的不同。通过电性测试，即可准确定位发生异常的地址，确定异常栓塞。

步骤S103、根据所述异常栓塞顶部的微观结构信息，确定所述异常栓塞的异常原因。

准确定位异常栓塞后，可以对该异常栓塞进行解析，确定其顶部的原始的微观结构信息，并根据该微观结构信息来确定造成该异常的原因。这里，可以通过切片来使异常栓塞的顶部裸露出来，再通过检查设备来对异常栓塞的顶部进行检测，确定其微观结构信息。

通过上述方法，从异常芯片的背面进行处理，准确定位异常栓塞，而不破坏异常点的原始形态，再针对定位到的异常点进行分析，从而准确确定异常原因，大大提升了良率改善的效果。

本申请实施例提供另一种异常芯片中异常栓塞的分析方法，该方法包括：

步骤S201、根据所述异常芯片的基体参数，确定刻蚀参数；

步骤S202、根据所述刻蚀参数对所述基体进行刻蚀，直至剩余预设厚度的基体；

步骤S203、对所述预设厚度的基体进行研磨，直至所述栓塞层裸露出来。

上述步骤S201至步骤S203提供了步骤S101的一种实现方式，采用刻蚀与研磨相结合的方式来去除基体。

首先根据异常芯片基体参数，来确定刻蚀参数。基体参数包括基体的厚度，根据厚度来确定采用何种刻蚀参数来去除基体。对基体进行刻蚀会在较短的时间内使基体明显减薄，但如果完全采用刻蚀的方式来去除全部基体，则很容易造成栓塞层的损伤，破坏掉待测试的栓塞。因此，可以先采用刻蚀的方式来去除大部分基体，并剩余预设厚度的基体；然后再通过研磨的方式来将剩余基体去除。这样，即能够快速去除基体，也能够尽可能保证栓塞层不被破坏。

如图3所示，异常芯片10的基体13厚度例如为780um，通过刻蚀参数来控制刻蚀的过程，当刻蚀进行到使基体13剩余较薄的一部分时，例如剩余1um时，停止刻蚀，再通过研磨去除剩余的基体。

步骤S204、根据所述栓塞层裸露出的每一栓塞底部的电性参数，确定异常栓塞；

步骤S205、根据所述异常栓塞顶部的微观结构信息，确定所述异常栓塞的异常原因。

在其他实施例中，所述刻蚀参数包括刻蚀工艺、刻蚀速率和刻蚀时间；所述刻蚀工艺包括干刻蚀或湿刻蚀；所述基体参数包括基体厚度。

干刻蚀是使用等离子气体对材料进行刻蚀的技术，等离子气体的化学活性较强，针对不同的材料，选择合适的气体，就可以很快与材料发生反应。另一方面，可以利用电场对等离子气体进行引导和加速，使其具备一定的能量，当其轰击到被刻蚀材料的表面时，会将被刻蚀物材料的原子击出，从而去除相应材料的薄膜。这里是对基体的刻蚀，选择与其对应的等离子气体，并可以加以适当的电场，来达到一定的刻蚀速率，在一定的刻蚀时间后，使基体厚度明显减薄，仅剩余预设厚度的基体。例如，采用ICP etch(Inductively CouplePlasma Etch，感应耦合等离子体刻蚀)的方式，去除基体。

湿刻蚀是使用溶液浸泡待刻蚀的材料，使待刻蚀的材料与溶液发生化学反应，溶解在溶液中，从而达到减薄或去除的目的。针对不同材料的薄膜，采用对应的溶液，就可以达到快速刻蚀的目的。例如，这里对基体进行刻蚀，可以先采用强氧化剂对基体进行氧化，生成二氧化硅薄膜，然后用氢氟酸等酸性溶液使二氧化硅溶解，从而使基体减薄。

本申请实施例提供另一种异常芯片中异常栓塞的分析方法，该方法包括：

步骤S301、根据所述异常芯片的基体参数，确定刻蚀参数；

步骤S302、根据所述刻蚀参数对所述基体进行刻蚀，直至剩余预设厚度的基体；

步骤S303、对所述预设厚度的基体进行研磨，直至所述栓塞层裸露出来。

步骤S304、从所述异常芯片背面使用SEM检测每一栓塞底部的VC；

步骤S305、将所述VC异常的栓塞确定为所述异常栓塞；

步骤S306、根据所述异常栓塞顶部的微观结构信息，确定所述异常栓塞的异常原因。

上述步骤S304和步骤S305提供了步骤S204的一种实现方式，当栓塞层裸露出来时，通过SEM检测每一栓塞底部的VC。由于存在顶部异常的栓塞，与金属层接触不良，导致栓塞上存在电荷时，无法被导走，从而与其他正常的栓塞电性状态不同。SEM对去除基体的样品表面进行检测时，向样品表面发射电子束进行扫描，并收集样品反射回的二次电子。样品表面的每一栓塞底部的VC都相同时，反射的二次电子也是相同的，在SEM的成像也应当是相同的。当存在异常栓塞时，由于其电性状态与正常栓塞的VC不同，反射的二次电子也与正常的栓塞不同，异常栓塞在SEM的电压衬度成像也与正常栓塞存在区别。因此，通过SEM检测每一栓塞底部的VC，就可以准确定位顶部发生异常的栓塞。

本申请实施例提供另一种异常芯片中异常栓塞的分析方法，该方法包括：

步骤S401、根据所述异常芯片的基体参数，确定刻蚀参数；

步骤S402、根据所述刻蚀参数对所述基体进行刻蚀，直至剩余预设厚度的基体；

步骤S403、对所述预设厚度的基体进行研磨，直至所述栓塞层裸露出来。

步骤S404、从所述异常芯片背面使用SEM检测每一栓塞底部的VC；

步骤S405、根据所述每一栓塞底部的VC确定SEM图像；

步骤S406、根据所述SEM图像，确定每一栓塞底部的亮度；

步骤S407、将亮度低于预设阈值的栓塞，确定为异常栓塞；其中，亮度低于预设阈值的栓塞为VC异常的栓塞；

步骤S408、根据所述异常栓塞顶部的微观结构信息，确定所述异常栓塞的异常原因。

上述步骤S405和步骤S407提供了步骤S305的一种实现方式，SEM测试中由于样品表面电位差而造成电压衬度不同，通过反射的二次电子能够反应出电压衬度，将电压作为SEM成像的信号，能够得到电压衬度的成像。通过不同栓塞在图像中的亮度，来确定异常的栓塞。如图4A所示，异常芯片10的基体已经被去除，异常栓塞12在于M1层接触的位置存在异常，对其CT层底部进行SEM扫描得到成像14，异常栓塞12在图像中呈现出亮度异常点15。这里可以预设一个亮度的阈值，当栓塞在图像中的亮度低于预设阈值时，则将其确定为异常栓塞。SEM成像如图4B所示，其中，(1)图示出的成像14与(2)图所示出的实际应用中检测时得到的成像14相对应，亮度异常点15在成像14中的亮度低于周围其他栓塞的亮度。

本申请实施例提供另一种异常芯片中异常栓塞的分析方法，该方法包括：

步骤S501、使用粘合剂将所述异常芯片的正面固定在载玻片上；

步骤S502、去除固定在所述载玻片上的异常芯片的基体，使所述异常芯片的栓塞层裸露出来；

步骤S503、根据所述栓塞层裸露出的每一栓塞底部的电性参数，确定异常栓塞；

步骤S504、根据所述异常栓塞顶部的微观结构信息，确定所述异常栓塞的异常原因。

上述步骤S501和步骤502提供了一种制备待测试样品的方法，将粘合剂涂覆在异常芯片的正面，并防止在与异常芯片相同大小的载玻片上。通过加热使粘合剂固化，从而将异常芯片与载玻片固定粘合在一起。如图5所示，异常芯片10翻转后，使用粘合剂30使异常芯片10的正面与载玻片20粘合，并加热固化。加热时，可以使用加热台在90摄氏度下加热20分钟。然后，可以使用砂纸去除样品边缘残余的粘合剂，并使异常芯片与载玻片的边缘平齐无毛刺。然后再对固定在载玻片上的异常芯片进行处理，去除基体。这样，能够保证异常芯片的正面得到保护，在刻蚀的时候不会被损坏。

在其他实施例中，所述粘合剂为环氧树脂胶；所述环氧树脂胶包括，胶粘剂和固化剂；所述胶粘剂和固化剂可以以预设比例混合配制而成；其中，胶粘剂的比例可以大于固化剂的比例。在一种实施例中，所述胶粘剂和固化剂的配比可以为9比1。

本申请实施例提供另一种异常芯片中异常栓塞的分析方法，该方法包括：

步骤S601、去除所述异常芯片背面的基体，使所述异常芯片的栓塞层裸露出来；

步骤S602、根据所述栓塞层裸露出的每一栓塞底部的电性参数，确定异常栓塞；

步骤S603、通过FIB(Focused Ion Beam，聚焦离子束)对所述异常芯片进行处理，得到裸露出所述异常栓塞顶部的TEM样品；

步骤S604、通过TEM(Transmission Electron Microscope，投射电子显微镜)检测所述TEM样品，确定所述异常栓塞顶部的微观结构信息；

步骤S605、根据所述微观结构信息，确定所述异常栓塞的异常原因。

上述步骤S603和步骤S604提供了步骤S103的一种实现方式。使用FIB切取异常栓塞所在位置的样品，得到能够提供给TEM进行检测的TEM样品，然后通过TEM对该TEM样品进行检测，得到异常栓塞顶部的微观结构信息。如图6所示，(1)图中示出了使用FIB制备异常芯片10的异常栓塞12的TEM样品，(2)图为TEM对样品进行检测时所呈现的图像，其中金属层M1与失效栓塞12接触的位置存在接触不良，导致高阻现象。

本申请实施例提供一种芯片的失效分析方法，该方法包括：

步骤S701、选择AB胶固化剂与胶粘剂配比为1:9的环氧树脂胶混合均匀；

步骤S702、制备一块与样品大小一样的载玻片，在载玻片上均匀涂覆一层配好的AB胶；

步骤S703、将需要分析的样品正面(Passivation面)放在载波片上，裸露出背面基体，并在加热台上采用90℃的温度加热20分钟左右；

步骤S704、采用砂纸去除样品边缘残余的AB胶，使样品与载玻片边缘平齐无毛刺；

步骤S705、计算背面基体的厚度，在ICP刻蚀机选好对应的硅刻蚀工艺，设置好刻蚀速率和时间，并进行刻蚀处理，直至背面还有厚度为1微米左右剩余的基体；

步骤S706、对刻蚀后的样品进行研磨，去除背面1微米厚度的基体，裸露出CT底部；

步骤S707、用SEM观测CT底部的VC，找出顶部异常的CT；

步骤S708、用FIB包住异常CT制备成TEM样品，采用TEM观测失效CT顶部的尾管结构，找出失效原因。

基于前述的实施例，本申请实施例提供一种异常芯片中异常栓塞的分析装置，如图7所示，所述分析装置700包括减薄部件、第一检测部件和第二检测部件，其中：

减薄部件701，用于去除所述异常芯片背面的基体，使所述异常芯片的栓塞层裸露出来；

第一检测部件702，用于根据所述栓塞层裸露出的每一栓塞底部的电性参数，确定异常栓塞；

第二检测部件703，用于根据所述异常栓塞顶部的微观结构信息，确定所述异常栓塞的异常原因。

在实际应用中，减薄部件包括实现刻蚀和/或研磨等减薄功能的装置或设备；第一检测部件包括SEM等检测装置或设备；第二检测部件包括FIB、TEM或SEM等检测装置或设备，或他们的组合装置或设备等。该分析装置还可以包括实现上述实施例所提供的任一种方法中各步骤的装置或设备等其他部件。

以上装置实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本申请装置实施例中未披露的技术细节，请参照本申请方法实施例的描述而理解。

对应地，本申请实施例提供一种异常芯片中异常栓塞的分析设备，包括存储器、处理器和操作部件，所述存储器存储有可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序控制所述操作部件实现上述实施例提供的分析方法中的步骤。

这里需要指出的是：以上设备实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本申请设备实施例中未披露的技术细节，请参照本申请方法实施例的描述而理解。

需要说明的是，图8为本申请实施例异常芯片中异常栓塞的分析设备的一种硬件实体示意图，如图8所示，该分析设备800的硬件实体包括：存储器801、处理器802、通信接口803和操作部件804，其中，

处理器802通常控制分析设备800中各操作部件的总体操作。

通信接口803可以使分析设备800通过网络与其他终端或服务器通信。

存储器801配置为存储由处理器802可执行的指令和应用，还可以缓存待处理器802以及分析设备800中各部件待处理或已经处理的数据(例如，图像数据、音频数据、语音通信数据和视频通信数据)，可以通过闪存(FLASH)或随机访问存储器(Random AccessMemory，RAM)实现。

操作部件804用于根据处理器的控制指令来对样品实施分析方法对应的各操作步骤，可以包括上述装置实施例中所述的减薄部件、第一检测部件和第二检测部件等。

应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

另外，在本申请各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

以上所述，仅为本申请的实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种异常芯片中异常栓塞的分析方法，其特征在于，所述分析方法包括：

去除所述异常芯片背面的基体，使所述失效芯片的栓塞层裸露出来；

根据所述栓塞层裸露出的每一栓塞底部的电性参数，确定异常栓塞；

根据所述异常栓塞顶部的微观结构信息，确定所述异常栓塞的异常原因。

2.根据权利要求1所述的分析方法，其特征在于，所述去除所述异常芯片背面的基体，使所述异常芯片的栓塞层裸露出来，包括：

根据所述异常芯片的基体参数，确定刻蚀参数；

根据所述刻蚀参数对所述基体进行刻蚀，直至剩余预设厚度的基体；

去除所述预设厚度的基体，使所述栓塞层裸露出来。

3.根据权利要求1所述的分析方法，其特征在于，所述刻蚀参数包括刻蚀工艺、刻蚀速率和刻蚀时间；所述基体参数包括基体厚度。

4.根据权利要求2所述的分析方法，其特征在于，所述根据所述栓塞层裸露出的每一栓塞底部的电性参数，确定异常栓塞，包括：

从所述异常芯片背面检测每一栓塞底部的电压衬度；

将所述电压衬度异常的栓塞确定为所述异常栓塞。

5.根据权利要求4所述的分析方法，其特征在于，所述将所述电压衬度异常的栓塞确定为所述异常栓塞，包括：

根据所述每一栓塞底部的电压衬度确定扫描电子显微镜图像；

根据所述扫描电子显微镜图像，确定每一栓塞底部的亮度；

将亮度低于预设阈值的栓塞，确定为异常栓塞；其中，亮度低于预设阈值的栓塞为电压衬度异常的栓塞。

6.根据权利要求1所述的分析方法，其特征在于，在去除所述异常芯片背面的基体前，所述分析方法还包括：将所述异常芯片的正面固定在载玻片上；

所述去除所述异常芯片背面的基体，使所述异常芯片的栓塞层裸露出来，包括：去除固定在所述载玻片上的异常芯片的基体，使所述异常芯片的栓塞层裸露出来。

7.根据权利要求1所述的分析方法，其特征在于，所述根据所述异常栓塞顶部的微观结构信息，确定所述异常栓塞的异常原因，包括：

对所述异常芯片进行处理，得到裸露出所述异常栓塞顶部的检测样品；

检测所述检测样品，确定所述异常栓塞顶部的微观结构信息；

根据所述微观结构信息，确定所述异常栓塞的异常原因。

8.一种异常芯片中异常栓塞的分析装置，其特征在于，所述分析装置包括：

减薄部件，用于去除所述异常芯片背面的基体，使所述异常芯片的栓塞层裸露出来；

第一检测部件，用于根据所述栓塞层裸露出的每一栓塞底部的电性参数，确定异常栓塞；

第二检测部件，用于根据所述异常栓塞顶部的微观结构信息，确定所述异常栓塞的异常原因。

9.一种异常芯片中异常栓塞的分析设备，其特征在于，所述分析设备包括：存储器、处理器和操作部件，所述存储器存储有可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序控制所述操作部件实现上述权利要求1至7任一项提供的分析方法。