CN106847727B - 一种微纳米级晶片测试探头及制备方法 - Google Patents
一种微纳米级晶片测试探头及制备方法 Download PDFInfo
- Publication number
- CN106847727B CN106847727B CN201710085165.7A CN201710085165A CN106847727B CN 106847727 B CN106847727 B CN 106847727B CN 201710085165 A CN201710085165 A CN 201710085165A CN 106847727 B CN106847727 B CN 106847727B
- Authority
- CN
- China
- Prior art keywords
- micro
- test
- nano level
- wafer sort
- level wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
Abstract
本发明涉及一种微纳米级晶片测试探头及制备方法,其中方法包括:使用主离子源轰击金属靶材在工件的衬底表面上形成金属层,所述金属层包括位于测试区内的测试圆点、位于引线区内的引出焊盘以及两者之间的连接线;使用主离子源轰击绝缘靶材在工件的测试圆点之外的区域上形成绝缘保护膜;使用主离子源轰击金属靶材在工件的测试圆点所在区域上形成测试圆柱;使用辅离子源轰击工件进行抛光打磨,打磨所述测试圆柱的平面圆周边沿倒角形成球面后,制成平面结构的微纳米级晶片测试探头。本发明制备出的探头测试间距为0.5~20μm,既可以检测普通晶片的四周引脚,又可以测试薄膜晶片表面的凸点,满足了微纳米级晶片测试的需求。
Description
技术领域
本发明涉及电子技术领域,尤其涉及一种微纳米级晶片测试探头及制备方法。
背景技术
近年来电子数码产品外形越来越轻薄短小,功能越来越丰富强大,同时半导体芯片制造技术突飞猛进,已经进入32纳米以下领域,集成电路(Integrated Circuit,IC)体积越来越小,引脚越来越多,晶圆(Wafer)制备、晶片或裸片(Die))封装和芯片(Chip)测试越来越精密复杂。如果能在晶片切割封装前对已经生成晶片阵列和划片槽的晶圆(衬底或基片)进行测试,发现晶片中的瑕疵品或报废品并进行标记,可以避免不良品造成后续封装成本的浪费。晶圆探针测试卡,简称探针卡(Probe card),是晶圆测试中被测晶片和测试机之间的接口,主要用于晶圆分片封装前对晶片电学性能进行初步检测,筛选出不良晶片并进行标记,不再进行后续封装。探针卡的使用原理是将探针卡上的针头与晶片上的焊点(Pad)或凸点(Bump)直接接触,导出晶片讯号,再配合测试仪器与软件控制达到自动化检测晶圆。它对前期测试的开发及后期量产测试的成品率保证都非常重要,是晶圆制造过程中对制造成本影响相当大的重要制程。
传统的探针卡主要分为环氧水平式探针卡(或悬臂式探针卡)、薄膜水平式探针卡、垂直式探针卡、刀片式探针卡等等,采用金属探针接触晶片焊点和电路板焊盘焊接引线的结构,探针以手工方式、根据晶片测试的区域,有序而紧密的安置在探针卡上。由于复杂的针套、针管、针头以及电路板的局限,通常测试的最小间距只能达到0.1~1毫米,大多只能测试晶片的四周引脚,无法对薄膜晶片表面的凸点进 行检测,探针卡已面临测试极限和新的挑战,无法满足微纳米级晶片测试的需求。
发明内容
本发明要解决的技术问题是,针对现有探针卡的最小测试间距只能达到0.1~1毫米的缺陷,提供一种微纳米级晶片测试探头及制备方法,通过离子束溅射沉积技术制备微纳米级晶片测试探头。
本发明第一方面,提供了一种微纳米级晶片测试探头的制备方法,包括:
S1、利用图形化的第一光刻胶层作为掩膜,使用主离子源轰击金属靶材,产生的溅射粒子沉积在工件的衬底表面上形成金属层,所述金属层包括位于测试区内的测试圆点、位于引线区内的引出焊盘以及两者之间的连接线;
S2、利用图形化的第二光刻胶层作为掩膜,使用主离子源轰击绝缘靶材,产生的溅射粒子沉积在工件的测试圆点之外的区域上形成绝缘保护膜;
S3、利用图形化的第三光刻胶层作为掩膜,使用主离子源轰击金属靶材,产生的溅射粒子沉积在工件的测试圆点所在区域上形成测试圆柱;
S4、使用辅离子源轰击工件进行抛光打磨,打磨所述测试圆柱的平面圆周边沿倒角形成球面后,制成平面结构的微纳米级晶片测试探头。
在根据本发明所述的微纳米级晶片测试探头的制备方法中,所述方法还包括步骤:S5、将所述平面结构的微纳米级晶片测试探头折叠形成上方开口的矩形盒子,其中所述测试区位于所述矩形盒子的底面,所述引线区位于所述矩形盒子的侧面。
在根据本发明所述的微纳米级晶片测试探头的制备方法中,所述平面结构的微纳米级晶片测试探头呈八边形。
在根据本发明所述的微纳米级晶片测试探头的制备方法中,所述步骤S1中生成的测试圆点的间距为0.5~20μm。
在根据本发明所述的微纳米级晶片测试探头的制备方法中,步骤S1中生成金属层的厚度为10nm~20nm,测试圆点的直径为50~100nm,引出焊盘的直径为400~600nm,连接线的宽度为40nm~60nm;所述步骤S3中形成的测试圆柱的高度为50~100nm。
在根据本发明所述的微纳米级晶片测试探头的制备方法中,其特征在于,所述衬底由聚酰亚胺制成;和/或所述金属靶材为金靶材;和/或所述绝缘靶材为二氧化硅靶材。
在根据本发明所述的微纳米级晶片测试探头的制备方法中,所述步骤S1~S3中主离子源的离子能量为200~600eV,束流为20~60mA;所述步骤S4中辅离子源的离子能量为100~400eV,束流为10~40mA,工件台沉积角度为45°,工件台转速为15rpm。
本发明第二方面,提供了如上所述的微纳米级晶片测试探头的制备方法制得的微纳米级晶片测试探头,采用如上所述的微纳米级晶片测试探头的制备方法制得。
本发明第三方面,提供了一种微纳米级晶片测试探头,一种微纳米级晶片测试探头,包括从下至上依次设置的衬底、金属层和绝缘保护层:所述金属层包括位于测试区内的测试圆点、位于测试区外的引出焊盘以及两者之间的连接线;所述测试圆点上设有突出于绝缘保护层表面的测试圆球。
在根据本发明所述的微纳米级晶片测试探头中,所述微纳米级晶片测试探头的形状为上方开口的矩形盒子,其中所述测试区位于所述矩形盒子的底面,所述引线区位于所述矩形盒子的侧面。
本发明的上述技术方案具有如下优点:本发明通过离子束反应溅射沉积技术制备出的探头的测试间距达到为0.5~20μm,既可以检测普通晶片的四周引脚,又可以测试薄膜晶片表面的凸点,满足了微纳米级晶片测试的需求。
附图说明
图1为根据本发明优选实施例使用的四靶台双离子源溅射沉积设备的结果示意图;
图2a-2d为根据本发明优选实施例的微纳米级晶片测试探头的制备流程图;
图3为根据本发明优选实施例的微纳米级晶片测试探头的平面结构示意图;
图4a为根据本发明优选实施例的微纳米级晶片测试探头安装后的示意图;图4b为图4a中A处的放大示意图;
图5为本发明测试的薄膜温度传感器晶片示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供了一种微纳米级晶片测试探头的制备方法。可以结合四靶台双离子源溅射沉积(DIBSD)技术来制备。请参阅图1,为根据本发明优选实施例使用的四靶台双离子源溅射沉积设备的结果示意图。图2a-2d为根据本发明优选实施例的微纳米级晶片测试探头的制备流程图。图3为根据本发明优选实施例的微纳米级晶片测试探头的平面结构示意图。
下面结合上述附图对本发明提供的微纳米级晶片测试探头的制备方法进行描述,该制备方法包括以下步骤:
S1、利用图形化的第一光刻胶层作为掩膜,使用主离子源101轰击金属靶材103,产生的溅射粒子106沉积在工件109的衬底表面上形 成金属层,该金属层包括位于测试区4内的测试圆点21、位于引线区5内的引出焊盘22以及两者之间的连接线23。
本发明采用四靶台双离子源溅射沉积设备,在使用前先将金属靶材103和绝缘靶材104固定在靶台105的不同靶面上。该靶台105为可旋转靶台,其具有四个靶面,可同时安装4种靶材,通过自身的旋转将所需的靶材置于主离子源101的离子束102发射方向上。主离子源101和辅离子源107均使用99.99%的高纯度的氩气(Ar)作为工作气体。
本发明采用的衬底1优选由聚酰亚胺(Polymide)制成。该步骤中先在衬底1上制备第一光刻胶层,衬底1的裸露部分即未被第一光刻胶层遮挡的部分的图形与待沉积的金属层图形一致。随后将衬底1固定在工件台110上作为待处理的工件109。关闭真空室112,采用先机械泵单机抽真空,后涡轮分子泵双机抽真空,直到系统本底压强为8×10-5Pa。由主离子源101发射高能离子束轰击金属靶材103如金(Au)靶材,产生的溅射粒子106沉积在衬底1的裸露部分上形成金属层,如图2a中所示。优选地,该步骤中主离子源101发射的高能离子束的离子能量为200~600eV,束流为20~60mA。沉积的金属层的厚度为10nm~20nm,更优选为10nm。
S2、利用图形化的第二光刻胶层作为掩膜,使用主离子源101轰击绝缘靶材104,产生的溅射粒子106沉积在工件109的测试圆点21之外的区域上形成绝缘保护膜3。
具体地,在该步骤中先取出沉积了金属层的工件109,清除原第一光刻胶层,并制备第二光刻胶层,即绝缘保护膜光刻胶。该第二光刻胶层的图形与测试圆点21的图形一致,即遮挡住测试圆点所在的位置。随后将工件109置入溅射沉积设备中,过程同前述步骤S1,再旋转靶台105选择绝缘靶材104,例如SiO2靶材。由主离子源101发射高能主离子束轰击SiO2靶材,SiO2靶材产生的溅射粒子沉积在工件109上,生成绝缘保护膜3,如图2b中所示。优选地,该步骤中主离子源101 发射的高能离子束的离子能量为200~600eV,束流为20~60mA。沉积的绝缘保护膜3的厚度为10nm~20nm,更优选为10nm。
S3、利用图形化的第三光刻胶层作为掩膜,使用主离子源101轰击金属靶材103,产生的溅射粒子106沉积在工件109的测试圆点21所在区域上形成测试圆柱24。测试圆柱24与测试圆点21为同一种溅射粒子沉积而成,故可成为一体。
具体地,取出沉积了绝缘保护膜3的工件109,清除原第二光刻胶层,并制备第三光刻胶层,即测试圆柱光刻胶。该第三光刻胶层的图形与绝缘保护膜3的图形一致,即裸露出测试圆点。随后将工件109置入溅射沉积设备中,过程同前述步骤S1,再旋转靶台105选择Au靶材。由主离子源101发射高能主离子束轰击Au靶材,Au靶材产生的溅射粒子沉积在工件109上,生成测试圆柱24,如图2c中所示。优选地,该步骤中主离子源101发射的高能离子束的离子能量为200~600eV,束流为20~60mA。沉积的测试圆柱24的高度为50~100nm,更优选为50nm。
S4、使用辅离子源106轰击工件109进行抛光打磨,打磨测试圆柱24的平面圆周边沿倒角形成球面后,制成平面结构的微纳米级晶片测试探头。
具体地,从溅射沉积设备中取出沉积了测试圆柱24的工件109,清除原第三光刻胶层后放回。由辅离子源107发射高能主离子束108轰击工件109进行抛光打磨,启动工件台110旋转/扫描模式,打磨测试圆柱平面圆周边沿倒角形成近似球面,如图2d中所示。该步骤中使用的高能主离子束的离子能量为100~400eV,束流为10~40mA,工件台沉积角度为45°,工件台转速为15rpm。
本发明也相应提供了一种微纳米级晶片测试探头,可以采用如上所述的微纳米级晶片测试探头的制备方法制得,也可以采用其它方法制得。该微纳米级晶片测试探头包括从下至上依次设置的衬底1、金属层和绝缘保护层3。结合图2a-2d以及图3可以看到,在衬底1上沉积 有金属层,该金属层包括位于测试区4内的测试圆点21、位于引线区内的引出焊盘22以及两者之间的连接线23。测试圆点21上设有突出于绝缘保护层3表面的测试圆球25。且测试圆球25与测试圆点21为同一种溅射粒子沉积而成,故可成为一体。从微纳米级晶片测试探头的平面结构可以看出,矩形的测试区4中排布有多个测试圆球25,构成测试点阵,可在测试时与晶片上焊点或凸点直接接触,导出晶片信号,再配合测试仪器与软件控制达到自动化检测晶圆。每个测试圆球25通过一根连接线23与引线区5内的一个引出焊盘22连接,再由外接排线将测试圆球25检测到的晶片信号导出进行检测。
本发明采用离子束反应溅射沉积技术制出的测试探头精度可达纳米级。因此,可通过合理地图形设计及引线排布,使得沉积的测试圆点21和最终形成的测试圆球的间距为0.5~20μm。例如在矩形的测试区4中制备数百到几千个测试圆球形成测试点阵。优选地,测试圆球的直径为50~100nm,间距为0.5~20μm。相应地,引出焊盘的直径为400~600nm,连接线的宽度为40nm~60nm。因此,本发明可使晶片测试间距达到0.5~20μm,既可以检测普通晶片的四周引脚,又可以测试薄膜晶片表面的凸点,满足微纳米级晶片测试的需求。
优选地,在本发明的另一些优选实施例中,还可以将上述图3所示的平面结构的微纳米级晶片测试探头折叠形成上方开口的矩形盒子。例如,将平面结构的微纳米级晶片测试探头设计为八边形。可以沿虚线6剪开,聚酰亚胺的衬底经加热折叠后形成矩形盒子,固定在测试台三维移动机构的测试头7上,并从引出焊盘23焊接引出排线8,如图4a所示。测试区4位于矩形盒子的底面,引线区5位于矩形盒子的侧面。图4b为图4a中A处的放大示意图。在测试晶片时,可以将晶片固定在下方的测试台上,控制测试头7,使底部凸出的测试圆球25与晶片接触,获取晶片上各个测试点的数据。
相应地,本发明提供的微纳米级晶片测试探头的制备方法中还包括步骤S5、将平面结构的微纳米级晶片测试探头折叠形成上方开口的 矩形盒子,其中测试区4位于矩形盒子的底面,引线区5位于矩形盒子的侧面。
请参阅图5,为本发明测试的薄膜温度传感器晶片示意图。该薄膜温度传感器晶片9至少包括:基片、薄膜热电偶、焊盘膜、绝缘膜和保护膜。薄膜热电偶采用离子束溅射沉积技术在基片上形成。该薄膜热电偶包括正极热电偶膜和负极热电偶膜,其中正极热电偶膜和负极热电偶膜的内端对接形成热电偶接点。焊盘膜通过离子束溅射沉积技术在正极热电偶膜和负极热电偶膜的外接端上沉积而成,用于与外接引线连接。绝缘膜和保护膜依次通过离子束溅射沉积技术覆盖在薄膜热电偶上,并覆盖薄膜热电偶所在基片区域表面。如图5所示,分别选取正极热电偶膜测试点91、负极热电偶膜测试点92、热电偶接点测试点93、焊盘膜测试点94、绝缘膜测试点95、保护膜测试点95和基片测试点97。将该薄膜温度传感器晶片9的长×宽=2.5×4mm。将已经形成薄膜温度传感器晶片9阵列的200mm晶圆固定在测试台上,启动测试软件并导入薄膜温度传感器晶片9的工艺测试点数据,三维移动机构将测试探头逐一紧贴在被测晶片表面,通过对相应的输入凸点(即测试圆球25)发送电平信号,测试对应的输出凸点(即引出焊盘22)的输出阻抗,对薄膜温度传感器晶片9进行短路和断路初级测试。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (8)
1.一种微纳米级晶片测试探头的制备方法,其特征在于,包括步骤:
S1、利用图形化的第一光刻胶层作为掩膜,使用主离子源轰击金属靶材,产生的溅射粒子沉积在工件的衬底表面上形成金属层,所述金属层包括位于测试区内的测试圆点、位于引线区内的引出焊盘以及两者之间的连接线;
S2、利用图形化的第二光刻胶层作为掩膜,使用主离子源轰击绝缘靶材,产生的溅射粒子沉积在工件的测试圆点之外的区域上形成绝缘保护膜;
S3、利用图形化的第三光刻胶层作为掩膜,使用主离子源轰击金属靶材,产生的溅射粒子沉积在工件的测试圆点所在区域上形成测试圆柱;
S4、使用辅离子源轰击工件进行抛光打磨,打磨所述测试圆柱的平面圆周边沿倒角形成球面后,制成平面结构的微纳米级晶片测试探头。
2.根据权利要求1所述的微纳米级晶片测试探头的制备方法,其特征在于,所述方法还包括步骤:
S5、将所述平面结构的微纳米级晶片测试探头折叠形成上方开口的矩形盒子,其中测试区位于所述矩形盒子的底面,引线区位于所述矩形盒子的侧面。
3.根据权利要求2所述的微纳米级晶片测试探头的制备方法,其特征在于,所述平面结构的微纳米级晶片测试探头呈八边形。
4.根据权利要求1-3中任一项所述的微纳米级晶片测试探头的制备方法,其特征在于,所述步骤S1中生成的测试圆点的间距为0.5~20μm。
5.根据权利要求4所述的微纳米级晶片测试探头的制备方法,其特征在于,步骤S1中生成金属层的厚度为10nm~20nm,测试圆点的直径为50~100nm,引出焊盘的直径为400~600nm,连接线的宽度为40nm~60nm;所述步骤S3中形成的测试圆柱的高度为50~100nm。
6.根据权利要求1-3中任一项所述的微纳米级晶片测试探头的制备方法,其特征在于:
所述衬底由聚酰亚胺制成;和/或
所述金属靶材为金靶材;和/或
所述绝缘靶材为二氧化硅靶材。
7.根据权利要求1-3中任一项所述的微纳米级晶片测试探头的制备方法,其特征在于,所述步骤S1~S3中主离子源的离子能量为200~600eV,束流为20~60mA;所述步骤S4中辅离子源的离子能量为100~400eV,束流为10~40mA,工件台沉积角度为45°,工件台转速为15rpm。
8.一种微纳米级晶片测试探头,其特征在于,采用权利要求1-7中任一项所述的微纳米级晶片测试探头的制备方法制得。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710085165.7A CN106847727B (zh) | 2017-02-17 | 2017-02-17 | 一种微纳米级晶片测试探头及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710085165.7A CN106847727B (zh) | 2017-02-17 | 2017-02-17 | 一种微纳米级晶片测试探头及制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106847727A CN106847727A (zh) | 2017-06-13 |
CN106847727B true CN106847727B (zh) | 2019-07-02 |
Family
ID=59127707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710085165.7A Active CN106847727B (zh) | 2017-02-17 | 2017-02-17 | 一种微纳米级晶片测试探头及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106847727B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108866501A (zh) * | 2018-08-30 | 2018-11-23 | 东莞市典雅五金制品有限公司 | 一种四靶双离子束溅射镀膜装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101030548A (zh) * | 2007-03-27 | 2007-09-05 | 中国科学院上海微系统与信息技术研究所 | 微机械圆片级芯片测试探卡及制作方法 |
CN106222623A (zh) * | 2016-08-31 | 2016-12-14 | 北京埃德万斯离子束技术研究所股份有限公司 | 氮化物半导体薄膜及制备方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100735526B1 (ko) * | 2006-02-08 | 2007-07-04 | 삼성전자주식회사 | 와이어 본딩 신뢰성이 향상된 반도체 소자, 이의 제조에사용되는 레티클, 및 그 제조 방법 |
-
2017
- 2017-02-17 CN CN201710085165.7A patent/CN106847727B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101030548A (zh) * | 2007-03-27 | 2007-09-05 | 中国科学院上海微系统与信息技术研究所 | 微机械圆片级芯片测试探卡及制作方法 |
CN106222623A (zh) * | 2016-08-31 | 2016-12-14 | 北京埃德万斯离子束技术研究所股份有限公司 | 氮化物半导体薄膜及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106847727A (zh) | 2017-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10371717B2 (en) | 3D chip testing through micro-C4 interface | |
CN105448752B (zh) | 埋入硅基板扇出型封装方法 | |
US6909300B2 (en) | Method for fabricating microelectronic fabrication electrical test apparatus electrical probe tip having pointed tips | |
TWI710070B (zh) | 用於半導體封裝體之致能矽橋線內測試的防護環設計 | |
CN101211874A (zh) | 超薄芯片尺寸封装结构及其方法 | |
KR19980079829A (ko) | 기판을 통한 플립 칩 집적회로의 검사 방법 | |
CN114424053A (zh) | 使用x射线检测设备缺陷的方法及系统 | |
TW528874B (en) | Non-destructive inspection method | |
CN105590915A (zh) | 半导体封装件及其制法 | |
US8580581B2 (en) | Substrate for electronic device, stack for electronic device, electronice device, and method for manufacturing the same | |
JP2007036060A (ja) | 半導体装置及びその製造方法 | |
CN103258750A (zh) | 半导体器件及其制作方法 | |
CN208904014U (zh) | 一种多芯片层叠扇出型封装结构 | |
CN106356312A (zh) | 对封装芯片进行测试及失效分析的方法 | |
CN105334086A (zh) | Tem样品的制备方法及tem样品 | |
KR102520346B1 (ko) | 임베딩된 코어 프레임을 사용하는 패키지의 휨 제어 | |
CN106847727B (zh) | 一种微纳米级晶片测试探头及制备方法 | |
CN105206506B (zh) | 晶圆的处理方法 | |
CN105070732B (zh) | 高像素影像传感器封装结构及其制作方法 | |
CN106289892B (zh) | 一种tem样品制备方法 | |
US7205643B2 (en) | Stray field shielding structure for semiconductors | |
CN105810593A (zh) | 一种扇出型封装结构及其封装方法 | |
CN103871917A (zh) | 制备半导体失效分析样品的方法 | |
CN102097672B (zh) | 一种用于微波频段的穿硅同轴线的制造方法 | |
CN103081082B (zh) | Tsv裸片与封装衬底之间的结合完整性的非接触确定 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |