JP3294438B2 - 多結晶半導体薄膜の形成方法およびそれを用いた薄膜トランジスタの形成方法 - Google Patents
多結晶半導体薄膜の形成方法およびそれを用いた薄膜トランジスタの形成方法Info
- Publication number
- JP3294438B2 JP3294438B2 JP16174394A JP16174394A JP3294438B2 JP 3294438 B2 JP3294438 B2 JP 3294438B2 JP 16174394 A JP16174394 A JP 16174394A JP 16174394 A JP16174394 A JP 16174394A JP 3294438 B2 JP3294438 B2 JP 3294438B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline
- layer
- forming
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は、多結晶半導体薄膜の
形成方法および薄膜トランジスタ（ＴＦＴ）の製造方法
に関する。
形成方法および薄膜トランジスタ（ＴＦＴ）の製造方法
に関する。
【０００２】
【従来の技術】従来の多結晶薄膜の形成方法の一例が、
文献：「電子情報通信学会技術研究報告、ＥＤ９２−４
１、ＳＤＭ９２−２２、ｐｐ．１７−２２」に開示され
ている。この文献によれば、ＴＦＴのチャネル層をプラ
ズマＣＶＤ法を用いて多結晶シリコンを堆積させて形成
している。また、プラズマＣＶＤ法を用いることによ
り、３００℃程度の基板温度でガラス基板上に＜１１０
＞方位に強く配向した多結晶シリコン（以下、ｐｏｌｙ
−Ｓｉとも表記する）薄膜を形成することができる。
文献：「電子情報通信学会技術研究報告、ＥＤ９２−４
１、ＳＤＭ９２−２２、ｐｐ．１７−２２」に開示され
ている。この文献によれば、ＴＦＴのチャネル層をプラ
ズマＣＶＤ法を用いて多結晶シリコンを堆積させて形成
している。また、プラズマＣＶＤ法を用いることによ
り、３００℃程度の基板温度でガラス基板上に＜１１０
＞方位に強く配向した多結晶シリコン（以下、ｐｏｌｙ
−Ｓｉとも表記する）薄膜を形成することができる。
【０００３】
【発明が解決しようとする課題】ところで、多結晶薄膜
の電気特性（電気伝導度）は、この多結晶薄膜を構成す
る結晶粒の結晶性、主に粒径に依存する。このため、電
気特性の優れた多結晶薄膜を得るためには、大きな結晶
粒を得ることが必要である。結晶粒の粒径は、結晶成長
時の核密度によって支配される。この粒径を大きくする
ためには、結晶成長時のＳｉＦ4 ガスの流量を増やす方
法が知られている。
の電気特性（電気伝導度）は、この多結晶薄膜を構成す
る結晶粒の結晶性、主に粒径に依存する。このため、電
気特性の優れた多結晶薄膜を得るためには、大きな結晶
粒を得ることが必要である。結晶粒の粒径は、結晶成長
時の核密度によって支配される。この粒径を大きくする
ためには、結晶成長時のＳｉＦ4 ガスの流量を増やす方
法が知られている。
【０００４】しかしながら、上記文献にも記載されてい
るように、ＳｉＦ4 ガスの流量をあまりに増やすと、結
晶性が逆に劣化してしまうという問題点があった。
るように、ＳｉＦ4 ガスの流量をあまりに増やすと、結
晶性が逆に劣化してしまうという問題点があった。
【０００５】このため、ＳｉＦ4 ガスの流量を増やさず
に結晶粒の粒径を大きくすることができる、多結晶薄膜
の形成方法およびこの形成方法を用いたＴＦＴの製造方
法の実現が望まれていた。
に結晶粒の粒径を大きくすることができる、多結晶薄膜
の形成方法およびこの形成方法を用いたＴＦＴの製造方
法の実現が望まれていた。
【０００６】
【課題を解決するための手段】この出願に係る第１の発
明の多結晶半導体薄膜の形成方法によれば、原料となる
元素を含んだガスを加速電子あるいは熱で分解して基板
上に堆積させて、多結晶薄膜を形成するにあたり、基板
上に、第１層目の多結晶層を堆積する工程と、この第１
層目の多結晶層上に、この多結晶層を構成する結晶粒を
部分的に覆う厚さで、非晶質層を堆積する工程と、この
非晶質層を堆積した第１層目の多結晶層上に、第２層目
の多結晶層を堆積する工程とを含むことを特徴とする。
明の多結晶半導体薄膜の形成方法によれば、原料となる
元素を含んだガスを加速電子あるいは熱で分解して基板
上に堆積させて、多結晶薄膜を形成するにあたり、基板
上に、第１層目の多結晶層を堆積する工程と、この第１
層目の多結晶層上に、この多結晶層を構成する結晶粒を
部分的に覆う厚さで、非晶質層を堆積する工程と、この
非晶質層を堆積した第１層目の多結晶層上に、第２層目
の多結晶層を堆積する工程とを含むことを特徴とする。
【０００７】また、この出願に係る第２の発明の薄膜ト
ランジスタの製造方法によれば、ガラス基板上に、多結
晶半導体薄膜としての多結晶シリコン薄膜を、上述した
第１の発明の多結晶半導体薄膜の形成方法を用いて形成
する工程と、この多結晶シリコン薄膜上の２箇所に、互
いに離間したオーミック層をそれぞれ形成する工程と、
このオーミック層同士の間の多結晶シリコン薄膜上に、
絶縁膜を介して制御電極を形成する工程とを含むことを
特徴とする。
ランジスタの製造方法によれば、ガラス基板上に、多結
晶半導体薄膜としての多結晶シリコン薄膜を、上述した
第１の発明の多結晶半導体薄膜の形成方法を用いて形成
する工程と、この多結晶シリコン薄膜上の２箇所に、互
いに離間したオーミック層をそれぞれ形成する工程と、
このオーミック層同士の間の多結晶シリコン薄膜上に、
絶縁膜を介して制御電極を形成する工程とを含むことを
特徴とする。
【０００８】
【作用】この出願に係る第１の発明の多結晶半導体薄膜
の形成方法によれば、先ず、第１層目の多結晶層を堆積
する。この際、この多結晶層を構成する結晶粒の粒径の
大きなもの程、この多結晶層の表面での凹凸が大きくな
る。従って、結晶粒が大きなもの程、その先端が表面上
に突き出ていると考えられる。
の形成方法によれば、先ず、第１層目の多結晶層を堆積
する。この際、この多結晶層を構成する結晶粒の粒径の
大きなもの程、この多結晶層の表面での凹凸が大きくな
る。従って、結晶粒が大きなもの程、その先端が表面上
に突き出ていると考えられる。
【０００９】次に、この多結晶層を構成する結晶粒の一
部分が覆われる程度の厚さで非晶質層を堆積する。この
堆積させる厚さは、第１層目の多結晶層の表面の凹凸の
大きさよりも薄くする。また、堆積時に表面マイグレー
ションにより非晶質層の膜厚にむらができることが予想
される。その結果、粒径の小さな結晶粒の表面は、粒径
の大きなものよりも相対的に窪んでいるので、粒径の大
きな結晶粒よりも非晶質層で覆われる確率が高くなる。
一方、粒径の大きな結晶粒は、表面での凹凸が大きいた
めに非晶質層で覆われる確率は低くなる。従って、主に
粒径の大きな結晶粒のみが非晶質層上に部分的に露出し
た状態となると考えられる。
部分が覆われる程度の厚さで非晶質層を堆積する。この
堆積させる厚さは、第１層目の多結晶層の表面の凹凸の
大きさよりも薄くする。また、堆積時に表面マイグレー
ションにより非晶質層の膜厚にむらができることが予想
される。その結果、粒径の小さな結晶粒の表面は、粒径
の大きなものよりも相対的に窪んでいるので、粒径の大
きな結晶粒よりも非晶質層で覆われる確率が高くなる。
一方、粒径の大きな結晶粒は、表面での凹凸が大きいた
めに非晶質層で覆われる確率は低くなる。従って、主に
粒径の大きな結晶粒のみが非晶質層上に部分的に露出し
た状態となると考えられる。
【００１０】次に、この非晶質層を堆積した第１層目の
多結晶層上に、第２層目の多結晶層を堆積する。この
際、露出した結晶粒を主に核として再成長が始まる結
果、結晶核を選択することになり、粒径が増大すると考
えられる。
多結晶層上に、第２層目の多結晶層を堆積する。この
際、露出した結晶粒を主に核として再成長が始まる結
果、結晶核を選択することになり、粒径が増大すると考
えられる。
【００１１】また、この出願に係る第２の発明の薄膜ト
ランジスタの製造方法によれば、ガラス基板上にチャネ
ル層を形成するにあたり、第１の発明の多結晶薄膜の形
成方法を用いて多結晶シリコン薄膜を形成するため、結
晶性の良いチャネル層を得ることができる。このため、
電気特性、例えば素子の動作速度の優れた薄膜トランジ
スタを製造することが可能となる。
ランジスタの製造方法によれば、ガラス基板上にチャネ
ル層を形成するにあたり、第１の発明の多結晶薄膜の形
成方法を用いて多結晶シリコン薄膜を形成するため、結
晶性の良いチャネル層を得ることができる。このため、
電気特性、例えば素子の動作速度の優れた薄膜トランジ
スタを製造することが可能となる。
【００１２】
【実施例】以下、図面を参照してこの出願に係る第１の
発明の多結晶半導体薄膜の形成方法および第２の発明の
薄膜トランジスタの形成方法のそれぞれの一例について
説明する。尚、図面は、これらの発明が理解できる程度
に概略的に示してあるにすぎない。従って、これらの発
明は、図示例にのみ限定されるものでないことは明らか
である。尚、図では、断面を表すハッチングを一部省略
して示している。
発明の多結晶半導体薄膜の形成方法および第２の発明の
薄膜トランジスタの形成方法のそれぞれの一例について
説明する。尚、図面は、これらの発明が理解できる程度
に概略的に示してあるにすぎない。従って、これらの発
明は、図示例にのみ限定されるものでないことは明らか
である。尚、図では、断面を表すハッチングを一部省略
して示している。
【００１３】＜第１実施例＞ ・ＰＣＶＤ装置の説明 ここでは、薄膜の形成方法の説明に先立ち、図２を参照
して、この実施例で使用するプラズマＣＶＤ（ＰＣＶ
Ｄ）装置について説明する。図２は、ＰＣＶＤ装置の模
式図である。この装置の構造自体は従来公知であるの
で、その詳細な説明は省略するが、この発明の説明の便
宜のため、その構造を簡単に説明する。この装置は、反
応室１０内に下部電極１２と上部電極１４とを設けてい
る。下部電極１２は、モータ１６によって回転させるこ
とができ、また、下部電極１２には、ヒータ制御部１８
によって制御される加熱ヒータ２０が設けてある。ま
た、この下部電極１２の上部電極１４側の対向面上には
基板としてのガラス基板２２あるいはその他等を載置で
きる構造となっている。一方、上部電極１４は、ガス導
入部２４を構成しており、反応室１０をプラズマクリー
ニングするためのガスおよび薄膜の原料ガス導入系２６
に連結されている。このガス導入系２６は、上部電極１
４のガス吹出し孔から反応室１０へとガスを導入できる
構造となっている。この実施例では、ガス導入系２６と
して、ＳｉＨ4 ガス導入系２６ａ、ＳｉＦ４ガス導入系
２６ｂおよびＨ２ ガス導入系２６ｃを設けてあり、各
ガス導入系２６ａ〜ｃではそれぞれマスフローラコント
ローラ（ＭＦＣ）２８ａ〜ｃによって個別にガス流量を
制御することができる。また、反応室１０の真空排気
は、排気系３０を経てロータリポンプ３２および油拡散
ポンプ３４で行う。さらに、上部電極１４は、マッチン
グ回路３６を介して高周波電源３８と接続し、通常の１
３．５６ＭＨｚでｒｆパワーを反応室１０の反応空間に
供給できる構造となっている。
して、この実施例で使用するプラズマＣＶＤ（ＰＣＶ
Ｄ）装置について説明する。図２は、ＰＣＶＤ装置の模
式図である。この装置の構造自体は従来公知であるの
で、その詳細な説明は省略するが、この発明の説明の便
宜のため、その構造を簡単に説明する。この装置は、反
応室１０内に下部電極１２と上部電極１４とを設けてい
る。下部電極１２は、モータ１６によって回転させるこ
とができ、また、下部電極１２には、ヒータ制御部１８
によって制御される加熱ヒータ２０が設けてある。ま
た、この下部電極１２の上部電極１４側の対向面上には
基板としてのガラス基板２２あるいはその他等を載置で
きる構造となっている。一方、上部電極１４は、ガス導
入部２４を構成しており、反応室１０をプラズマクリー
ニングするためのガスおよび薄膜の原料ガス導入系２６
に連結されている。このガス導入系２６は、上部電極１
４のガス吹出し孔から反応室１０へとガスを導入できる
構造となっている。この実施例では、ガス導入系２６と
して、ＳｉＨ4 ガス導入系２６ａ、ＳｉＦ４ガス導入系
２６ｂおよびＨ２ ガス導入系２６ｃを設けてあり、各
ガス導入系２６ａ〜ｃではそれぞれマスフローラコント
ローラ（ＭＦＣ）２８ａ〜ｃによって個別にガス流量を
制御することができる。また、反応室１０の真空排気
は、排気系３０を経てロータリポンプ３２および油拡散
ポンプ３４で行う。さらに、上部電極１４は、マッチン
グ回路３６を介して高周波電源３８と接続し、通常の１
３．５６ＭＨｚでｒｆパワーを反応室１０の反応空間に
供給できる構造となっている。
【００１４】・ｐｏｌｙ−Ｓｉ薄膜の形成 次に、この発明の多結晶半導体薄膜の形成方法の実施例
について説明する。第１の発明の多結晶半導体薄膜の形
成方法によれば、原料となる元素を含んだガスを加速電
子あるいは熱で分解して基板上に堆積させて多結晶薄膜
を形成する。そこで、第１実施例では、図１を参照し
て、プラズマＣＶＤ法を用いてガラス基板上に多結晶シ
リコン（ｐｏｌｙ−Ｓｉ）薄膜を形成する例について説
明する。図１の（Ａ）〜（Ｃ）は、第１実施例の説明に
供する断面工程図である。
について説明する。第１の発明の多結晶半導体薄膜の形
成方法によれば、原料となる元素を含んだガスを加速電
子あるいは熱で分解して基板上に堆積させて多結晶薄膜
を形成する。そこで、第１実施例では、図１を参照し
て、プラズマＣＶＤ法を用いてガラス基板上に多結晶シ
リコン（ｐｏｌｙ−Ｓｉ）薄膜を形成する例について説
明する。図１の（Ａ）〜（Ｃ）は、第１実施例の説明に
供する断面工程図である。
【００１５】先ず、第１実施例では、ガラス基板２２上
に、第１層目の多結晶層４２として、ｐｏｌｙ−Ｓｉ４
２を堆積する。
に、第１層目の多結晶層４２として、ｐｏｌｙ−Ｓｉ４
２を堆積する。
【００１６】堆積にあたっては、上述したＰＣＶＤ装置
の反応室１０にガラス基板２２を設置した後、ロータリ
ポンプ３２および油拡散ポンプ３４を用いて反応室１０
の真空排気を行う。ガラス基板２２は、加熱ヒータ２０
により３００℃に加熱する。充分に真空排気を行った
後、原料ガスとして、ＳｉＨ4 ガスを１０ＳＣＣＭ、Ｓ
ｉＦ4 ガスを５００ＳＣＣＭ、Ｈ2 ガスを５００ＳＣＣ
Ｍの流量でそれぞれ反応室１０に導入する。原料ガスを
導入し、コンダクタンスバルブ４０により反応室１０の
圧力を３００Ｐａに設定する。次に、１３．５６ＭＨｚ
の高周波（ｒｆ）を７０Ｗ印加して反応室１０に導入し
たガスをプラズマ放電させる。１０分間放電させて、第
１層目の多結晶層４２としてのｐｏｌｙ−Ｓｉを約１０
０ｎｍの厚さに堆積させる。
の反応室１０にガラス基板２２を設置した後、ロータリ
ポンプ３２および油拡散ポンプ３４を用いて反応室１０
の真空排気を行う。ガラス基板２２は、加熱ヒータ２０
により３００℃に加熱する。充分に真空排気を行った
後、原料ガスとして、ＳｉＨ4 ガスを１０ＳＣＣＭ、Ｓ
ｉＦ4 ガスを５００ＳＣＣＭ、Ｈ2 ガスを５００ＳＣＣ
Ｍの流量でそれぞれ反応室１０に導入する。原料ガスを
導入し、コンダクタンスバルブ４０により反応室１０の
圧力を３００Ｐａに設定する。次に、１３．５６ＭＨｚ
の高周波（ｒｆ）を７０Ｗ印加して反応室１０に導入し
たガスをプラズマ放電させる。１０分間放電させて、第
１層目の多結晶層４２としてのｐｏｌｙ−Ｓｉを約１０
０ｎｍの厚さに堆積させる。
【００１７】ガラス基板２２上に堆積させた第１層目の
多結晶層４２を模式的に図１の工程断面図に示す。ガラ
ス基板２２上から多数の結晶粒（グレイン）が＜１１０
＞方位に成長するが、その中で比較的粒径の大きな結晶
粒４２ａは、多結晶層４２の表面での凹凸が大きく、粒
径の小さな結晶粒４２ｂよりも先端が突き出ている。こ
の凹凸は通常１０ｎｍ程度である（図１の（Ａ））。
多結晶層４２を模式的に図１の工程断面図に示す。ガラ
ス基板２２上から多数の結晶粒（グレイン）が＜１１０
＞方位に成長するが、その中で比較的粒径の大きな結晶
粒４２ａは、多結晶層４２の表面での凹凸が大きく、粒
径の小さな結晶粒４２ｂよりも先端が突き出ている。こ
の凹凸は通常１０ｎｍ程度である（図１の（Ａ））。
【００１８】尚、ｐｏｌｙ−Ｓｉ４２を堆積する厚さ
は、薄膜の全体の厚さを薄くする上では薄い程望ましい
が、あまりに薄い場合は未だグレインが大きくなってい
ない。その結果、多結晶層の表面の凹凸が少ないため
に、後述の非晶質層で部分的に覆うことが困難となる。
従って、第１層目の厚さは、約５０〜２００ｎｍである
ことが望ましい。
は、薄膜の全体の厚さを薄くする上では薄い程望ましい
が、あまりに薄い場合は未だグレインが大きくなってい
ない。その結果、多結晶層の表面の凹凸が少ないため
に、後述の非晶質層で部分的に覆うことが困難となる。
従って、第１層目の厚さは、約５０〜２００ｎｍである
ことが望ましい。
【００１９】次に、この第１層目の多結晶層４２上に、
この多結晶層４２を構成する結晶粒４４を部分的に覆う
厚さで、非晶質層４４を堆積する。
この多結晶層４２を構成する結晶粒４４を部分的に覆う
厚さで、非晶質層４４を堆積する。
【００２０】この実施例では、非晶質層４４を堆積する
にあたり、第１層目のｐｏｌｙ−Ｓｉを堆積した後、一
端放電を止め、ＳｉＦ4 ガスの導入も止めて、ＳｉＨ4
ガスとＨ2 ガスのみを導入する。そして、反応室１０の
圧力は３００Ｐａを保ったまま、この状態で、再び１
３．５６ＭＨｚの高周波（ｒｆ）を７０Ｗ印加して反応
室１０に導入したガスを約１０秒間プラズマ放電させ
る。この放電により非晶質層４４としてアモルファスシ
リコン（α−Ｓｉ）４４が約２ｎｍ程度の厚さで堆積す
る。この厚さは、第１層目のｐｏｌｙ−Ｓｉ４２の表面
の凹凸の大きさ（約１０ｎｍ）よりも薄く、また、表面
マイグレーションのために膜厚にむらができることが予
想される。このため、主に大きなグレイン４２ａのみが
部分的にα−Ｓｉの表面に露出した状態となる（図１の
（Ｂ））。
にあたり、第１層目のｐｏｌｙ−Ｓｉを堆積した後、一
端放電を止め、ＳｉＦ4 ガスの導入も止めて、ＳｉＨ4
ガスとＨ2 ガスのみを導入する。そして、反応室１０の
圧力は３００Ｐａを保ったまま、この状態で、再び１
３．５６ＭＨｚの高周波（ｒｆ）を７０Ｗ印加して反応
室１０に導入したガスを約１０秒間プラズマ放電させ
る。この放電により非晶質層４４としてアモルファスシ
リコン（α−Ｓｉ）４４が約２ｎｍ程度の厚さで堆積す
る。この厚さは、第１層目のｐｏｌｙ−Ｓｉ４２の表面
の凹凸の大きさ（約１０ｎｍ）よりも薄く、また、表面
マイグレーションのために膜厚にむらができることが予
想される。このため、主に大きなグレイン４２ａのみが
部分的にα−Ｓｉの表面に露出した状態となる（図１の
（Ｂ））。
【００２１】尚、第１層目の多結晶層４２の結晶粒が部
分的に覆われていることは、例えば、ＲＨＥＤ（反射高
速電子線回折）、ＡＦＭ（原子間力顕微鏡）またはＳＴ
Ｍ（走査型電子顕微鏡）を用いて確認することが可能で
ある。
分的に覆われていることは、例えば、ＲＨＥＤ（反射高
速電子線回折）、ＡＦＭ（原子間力顕微鏡）またはＳＴ
Ｍ（走査型電子顕微鏡）を用いて確認することが可能で
ある。
【００２２】また、非晶質層４４の厚さをあまりに薄く
すると、第１層目の表面の小さなグレイン４２ｂも露出
させてしまい大きなグレイン４２ａのみを主に露出させ
ることができないので好ましくない。一方、非晶質層４
４の厚さをあまりに厚くすると、第１層目の表面を全て
覆ってしまい大きなグレイン４２ａのみを主に露出させ
るということができないので好ましくない。従って、非
晶質層４４は、約２〜４ｎｍの厚さで堆積することが望
ましい。
すると、第１層目の表面の小さなグレイン４２ｂも露出
させてしまい大きなグレイン４２ａのみを主に露出させ
ることができないので好ましくない。一方、非晶質層４
４の厚さをあまりに厚くすると、第１層目の表面を全て
覆ってしまい大きなグレイン４２ａのみを主に露出させ
るということができないので好ましくない。従って、非
晶質層４４は、約２〜４ｎｍの厚さで堆積することが望
ましい。
【００２３】次に、この非晶質層４４を堆積した第１層
目の多結晶層４２上に、第２層目の多結晶層４６を堆積
する。
目の多結晶層４２上に、第２層目の多結晶層４６を堆積
する。
【００２４】この実施例では、第２層目の多結晶４６を
堆積するにあたり、非晶質層のα−Ｓｉ４４を堆積した
後、再びＳｉＦ4 ガスを５００ＳＣＣＭの流量で導入
し、第１層目のｐｏｌｙ−Ｓｉ４２の堆積条件と同一条
件で３０分間のプラズマ放電を行う。
堆積するにあたり、非晶質層のα−Ｓｉ４４を堆積した
後、再びＳｉＦ4 ガスを５００ＳＣＣＭの流量で導入
し、第１層目のｐｏｌｙ−Ｓｉ４２の堆積条件と同一条
件で３０分間のプラズマ放電を行う。
【００２５】第２層目のｐｏｌｙ−Ｓｉ４６を堆積する
際には、α−Ｓｉ４４の表面に露出した、主に比較的大
きなグレイン４２ａを結晶核として、ｐｏｌｙ−Ｓｉ４
６が再成長をする。その結果、比較的大きな結晶核を選
択することになり、かつ、結晶核の数が限定されるの
で、ＳｉＦ4 ガスの流量を増やすことなくグレインの大
きな多結晶半導体薄膜を形成することできる（図１の
（Ｃ））。
際には、α−Ｓｉ４４の表面に露出した、主に比較的大
きなグレイン４２ａを結晶核として、ｐｏｌｙ−Ｓｉ４
６が再成長をする。その結果、比較的大きな結晶核を選
択することになり、かつ、結晶核の数が限定されるの
で、ＳｉＦ4 ガスの流量を増やすことなくグレインの大
きな多結晶半導体薄膜を形成することできる（図１の
（Ｃ））。
【００２６】第１実施例において得られたｐｏｌｙ−Ｓ
ｉ薄膜のＸ線回折による（２２０）反射の半値幅の角度
を測定したところ、０．２４８°という値が得られた。
これは、計算上約３５０Å（３５ｎｍ）の粒径に相当す
る。一方、比較例として、第１層目のｐｏｌｙ−Ｓｉを
堆積した時と同じ条件で４０分間プラズマ放電を行って
形成したｐｏｌｙ−Ｓｉ膜の半値幅の角度を測定したと
ころ、０．２７６°という値が得られた。この値は、計
算上約３１４Å（３１．４ｎｍ）の粒径に相当する。従
って、この実施例では、ＳｉＦ4 ガスの流量を増やすこ
となく、結晶粒の粒径が従来よりも大きなｐｏｌｙ−Ｓ
ｉ薄膜が得られたことが確認できた。
ｉ薄膜のＸ線回折による（２２０）反射の半値幅の角度
を測定したところ、０．２４８°という値が得られた。
これは、計算上約３５０Å（３５ｎｍ）の粒径に相当す
る。一方、比較例として、第１層目のｐｏｌｙ−Ｓｉを
堆積した時と同じ条件で４０分間プラズマ放電を行って
形成したｐｏｌｙ−Ｓｉ膜の半値幅の角度を測定したと
ころ、０．２７６°という値が得られた。この値は、計
算上約３１４Å（３１．４ｎｍ）の粒径に相当する。従
って、この実施例では、ＳｉＦ4 ガスの流量を増やすこ
となく、結晶粒の粒径が従来よりも大きなｐｏｌｙ−Ｓ
ｉ薄膜が得られたことが確認できた。
【００２７】＜第２実施例＞第２実施例では、図３を参
照して、第２の発明の薄膜トランジスタ（ＴＦＴ）の製
造方法にの一例について説明する。図３の（Ａ）〜
（Ｃ）は、第２実施例の説明に供する断面工程図であ
る。
照して、第２の発明の薄膜トランジスタ（ＴＦＴ）の製
造方法にの一例について説明する。図３の（Ａ）〜
（Ｃ）は、第２実施例の説明に供する断面工程図であ
る。
【００２８】先ず、ガラス基板５０上に、多結晶半導体
薄膜としての多結晶シリコン薄膜５２を、上述した第１
実施例と同じ形成方法を用いて形成する。形成された薄
膜は、通常のエッチング技術を用いて、所望の平面パタ
ーンに画成してチャネル層５２を得る（図３の
（Ａ））。
薄膜としての多結晶シリコン薄膜５２を、上述した第１
実施例と同じ形成方法を用いて形成する。形成された薄
膜は、通常のエッチング技術を用いて、所望の平面パタ
ーンに画成してチャネル層５２を得る（図３の
（Ａ））。
【００２９】次に、チャネル層５２上の２箇所に、互い
に離間したオーミック層５４をそれぞれ形成する。この
ため、この実施例では、薄膜上に、ｎ+ 型ｐｏｌｙ−Ｓ
ｉ５６を１００ｎｍの厚さで堆積し、その上にクロム
（Ｃｒ）５８を５０ｎｍの厚さで堆積し、通常のエッチ
ング技術を用いてオーミック層５４を画成する（図３の
（Ｂ））。
に離間したオーミック層５４をそれぞれ形成する。この
ため、この実施例では、薄膜上に、ｎ+ 型ｐｏｌｙ−Ｓ
ｉ５６を１００ｎｍの厚さで堆積し、その上にクロム
（Ｃｒ）５８を５０ｎｍの厚さで堆積し、通常のエッチ
ング技術を用いてオーミック層５４を画成する（図３の
（Ｂ））。
【００３０】次に、このオーミック層５４同士の間の多
結晶シリコン薄膜５２上に、絶縁膜６０を介して制御電
極（ゲート電極）６２を形成する。このため、この実施
例では、ＰＣＶＤ法により絶縁膜６０としてのＳｉＮX
膜６０を形成し、これにコンタクトホール６４を形成す
る。この際Ｃｒ層５８は、コンタクトホール６４形成時
のエッチングストッパとして働く。コンタクトホール６
４形成後、ソース電極６６、ドレイン電極６８およびゲ
ート電極６２をそれぞれ形成する（図３の（Ｃ））。
結晶シリコン薄膜５２上に、絶縁膜６０を介して制御電
極（ゲート電極）６２を形成する。このため、この実施
例では、ＰＣＶＤ法により絶縁膜６０としてのＳｉＮX
膜６０を形成し、これにコンタクトホール６４を形成す
る。この際Ｃｒ層５８は、コンタクトホール６４形成時
のエッチングストッパとして働く。コンタクトホール６
４形成後、ソース電極６６、ドレイン電極６８およびゲ
ート電極６２をそれぞれ形成する（図３の（Ｃ））。
【００３１】このようにして得られたＴＦＴは、大画面
の液晶ディスプレイパネルやイメージセンサに用いて好
適である。
の液晶ディスプレイパネルやイメージセンサに用いて好
適である。
【００３２】上述した各実施例では、これら発明を、特
定の材料を用い、特定の条件で形成した例について説明
したが、これらの発明は多くの変更および変形を行うこ
とができる。例えば、上述した第１実施例では、プラズ
マＣＶＤ法を用いて多結晶半導体薄膜を形成したが、こ
の発明では、成膜方法として、例えば、熱ＣＶＤ法また
はスパッタリング法を用いても良い。例えば、熱ＣＶＤ
法を用いる場合は、成長時の温度を低くすることにより
非晶質層を堆積させることができる。また、上述した第
１実施例では、多結晶半導体薄膜として、ｐｏｌｙ−Ｓ
ｉを堆積させたが、この発明では、例えば、ゲルマニウ
ムや炭素または、シリコンを初めとするこれらの混晶を
堆積させて、ポリシリコンゲルマニウム、ポリゲルマニ
ウムまたはポリシリコンカーバイト等の多結晶半導体薄
膜を形成しても良い。
定の材料を用い、特定の条件で形成した例について説明
したが、これらの発明は多くの変更および変形を行うこ
とができる。例えば、上述した第１実施例では、プラズ
マＣＶＤ法を用いて多結晶半導体薄膜を形成したが、こ
の発明では、成膜方法として、例えば、熱ＣＶＤ法また
はスパッタリング法を用いても良い。例えば、熱ＣＶＤ
法を用いる場合は、成長時の温度を低くすることにより
非晶質層を堆積させることができる。また、上述した第
１実施例では、多結晶半導体薄膜として、ｐｏｌｙ−Ｓ
ｉを堆積させたが、この発明では、例えば、ゲルマニウ
ムや炭素または、シリコンを初めとするこれらの混晶を
堆積させて、ポリシリコンゲルマニウム、ポリゲルマニ
ウムまたはポリシリコンカーバイト等の多結晶半導体薄
膜を形成しても良い。
【００３３】
【発明の効果】第１の発明の多結晶半導体薄膜の形成方
法によれば、非晶質層を堆積した第１層目の多結晶層上
に、第２層目の多結晶層を堆積する。この際、露出した
結晶粒を主に核として再成長が始まる結果、結晶核を選
択することになるため粒径がより増大すると考えられ
る。
法によれば、非晶質層を堆積した第１層目の多結晶層上
に、第２層目の多結晶層を堆積する。この際、露出した
結晶粒を主に核として再成長が始まる結果、結晶核を選
択することになるため粒径がより増大すると考えられ
る。
【００３４】また、第２の発明の薄膜トランジスタの製
造方法によれば、ガラス基板上にチャネル層を形成する
にあたり、第１の発明の多結晶薄膜の形成方法を用いて
多結晶シリコン薄膜を形成するため、結晶性の良いチャ
ネル層を得ることができる。その結果、電気特性、例え
ば素子の動作速度の優れた薄膜トランジスタを製造する
ことが可能となる。
造方法によれば、ガラス基板上にチャネル層を形成する
にあたり、第１の発明の多結晶薄膜の形成方法を用いて
多結晶シリコン薄膜を形成するため、結晶性の良いチャ
ネル層を得ることができる。その結果、電気特性、例え
ば素子の動作速度の優れた薄膜トランジスタを製造する
ことが可能となる。
【図１】（Ａ）〜（Ｃ）は、この発明の多結晶半導体薄
膜の形成方法の実施例の説明に供する工程断面図であ
る。
膜の形成方法の実施例の説明に供する工程断面図であ
る。
【図２】第１実施例において使用するＰＣＶＤ装置の模
式図である。
式図である。
【図３】（Ａ）〜（Ｃ）は、この発明の半導体トランジ
スタの製造方法の実施例の説明に供する断面工程図であ
る。
スタの製造方法の実施例の説明に供する断面工程図であ
る。
２０：加熱ヒータ ２２：ガラス基板 ３２：ロータリポンプ ３４：油拡散ポンプ ３６：マッチング回路 ３８：高周波電源 ４０：コンダクタンスバルブ ４２：第１層目の多結晶層（ｐｏｌｙ−Ｓｉ） ４２ａ：大きな結晶粒 ４２ｂ：小さな結晶粒 ４４：非晶質層（α−Ｓｉ） ４６：第２層目の多結晶層（ｐｏｌｙ−Ｓｉ） ５０：ガラス基板 ５２：多結晶シリコン基板（チャネル層） ５４：オーミック層 ５６：ｎ+ 型ｐｏｌｙ−Ｓｉ ５８：Ｃｒ ６０：絶縁膜（ＳｉＮX 膜） ６２：ゲート電極 ６４：コンタクトホール ６６：ソース電極 ６８：ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 H01L 21/336 H01L 29/786
Claims (2)
- 【請求項１】 原料となる元素を含んだガスを加速電子
あるいは熱で分解して基板上に堆積させて、多結晶薄膜
を形成するにあたり、 基板上に、第１層目の多結晶層を堆積する工程と、 該第１層目の多結晶層上に、当該多結晶層を構成する結
晶粒を部分的に覆う厚さで、非晶質層を堆積する工程
と、 該非晶質層を堆積した前記第１層目の多結晶層上に、第
２層目の多結晶層を堆積する工程とを含むことを特徴と
する多結晶半導体薄膜の形成方法。 - 【請求項２】 ガラス基板上に、多結晶半導体薄膜とし
ての多結晶シリコン薄膜を、請求項１に記載の方法を用
いて形成する工程と、 該多結晶シリコン薄膜上の２箇所に、互いに離間したオ
ーミック層をそれぞれ形成する工程と、 該オーミック層同士の間の前記多結晶シリコン薄膜上
に、絶縁膜を介して制御電極を形成する工程とを含むこ
とを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16174394A JP3294438B2 (ja) | 1994-07-14 | 1994-07-14 | 多結晶半導体薄膜の形成方法およびそれを用いた薄膜トランジスタの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16174394A JP3294438B2 (ja) | 1994-07-14 | 1994-07-14 | 多結晶半導体薄膜の形成方法およびそれを用いた薄膜トランジスタの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0831749A JPH0831749A (ja) | 1996-02-02 |
| JP3294438B2 true JP3294438B2 (ja) | 2002-06-24 |
Family
ID=15741047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16174394A Expired - Fee Related JP3294438B2 (ja) | 1994-07-14 | 1994-07-14 | 多結晶半導体薄膜の形成方法およびそれを用いた薄膜トランジスタの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3294438B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000331932A (ja) | 1999-05-18 | 2000-11-30 | Hitachi Ltd | 多結晶半導体薄膜，その製造方法，半導体装置，半導体装置の製造方法および電子装置 |
| JP5595004B2 (ja) * | 2008-10-21 | 2014-09-24 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP5595003B2 (ja) * | 2008-10-23 | 2014-09-24 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US8884297B2 (en) | 2010-05-14 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof |
-
1994
- 1994-07-14 JP JP16174394A patent/JP3294438B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831749A (ja) | 1996-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2981102B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3164956B2 (ja) | Ｃｖｄにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法 | |
| US7754294B2 (en) | Method of improving the uniformity of PECVD-deposited thin films | |
| JP3553410B2 (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| JPH05211127A (ja) | プラズマ強化化学気相成長法 | |
| KR101199007B1 (ko) | 박막 트랜지스터 제조를 위한 저온 프로세스 | |
| WO2000044033A1 (fr) | Procede et appareil de depot de film | |
| JPH07326589A (ja) | 薄膜トランジスタ用シングルチャンバｃｖｄプロセス | |
| JPH07101687B2 (ja) | 絶縁体の堆積方法 | |
| US7521341B2 (en) | Method of direct deposition of polycrystalline silicon | |
| US6605520B2 (en) | Method of forming silicon-germanium film | |
| US6857388B2 (en) | Cold wall chemical vapor deposition apparatus with a heater control unit | |
| CN101317249B (zh) | 制造多晶硅薄膜的方法 | |
| JP3294438B2 (ja) | 多結晶半導体薄膜の形成方法およびそれを用いた薄膜トランジスタの形成方法 | |
| US5783257A (en) | Method for forming doped polysilicon films | |
| JP2000260721A (ja) | 化学的気相成長装置、化学的気相成長方法および化学的気相成長装置のクリーニング方法 | |
| CN116065140A (zh) | 薄膜沉积方法 | |
| JP3194256B2 (ja) | 膜成長方法と膜成長装置 | |
| JPH08288223A (ja) | 薄膜の製造方法 | |
| JPH1116838A (ja) | 多結晶シリコン膜の成長方法およびｃｖｄ装置 | |
| JPH07297404A (ja) | 薄膜トランジスタの製造方法 | |
| KR19980055062A (ko) | 반도체 게이트전극 및 비트라인 형성방법 | |
| JPH06260418A (ja) | 成膜のための前処理方法 | |
| KR20090031193A (ko) | 저온 실리콘 질화물 형성방법 및 이 방법으로 형성된결정질 나노 도트를 포함하는 전하 트랩형 메모리 소자 및그 제조방법 | |
| JPH0869974A (ja) | 半導体被膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |