CN101307488B - 多晶硅薄膜的制备方法 - Google Patents

多晶硅薄膜的制备方法 Download PDF

Info

Publication number
CN101307488B
CN101307488B CN2007100406443A CN200710040644A CN101307488B CN 101307488 B CN101307488 B CN 101307488B CN 2007100406443 A CN2007100406443 A CN 2007100406443A CN 200710040644 A CN200710040644 A CN 200710040644A CN 101307488 B CN101307488 B CN 101307488B
Authority
CN
China
Prior art keywords
preparation
steps
polysilicon membrane
polycrystalline silicon
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100406443A
Other languages
English (en)
Other versions
CN101307488A (zh
Inventor
何永根
陈旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2007100406443A priority Critical patent/CN101307488B/zh
Publication of CN101307488A publication Critical patent/CN101307488A/zh
Application granted granted Critical
Publication of CN101307488B publication Critical patent/CN101307488B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种的多晶硅薄膜的制备方法，涉及半导体领域的制造技术。该制备方法包括将沉积多晶硅薄膜的步骤分为至少两步进行，在每两步之间进行辅助气体处理步骤以抑制晶粒的增长。所述辅助气体可以是氮气或氢气或氦气。与现有技术相比，采用本发明制备方法获得的多晶硅薄膜的晶粒较小，在后续对多晶硅薄膜离子注入过程中，可有效减少注入离子对半导体衬底的渗入，同时在后续蚀刻多晶硅薄膜的过程中，有效提高特征尺寸的精度，从而减少半导体器件性能的衰减。

Description

多晶硅薄膜的制备方法
技术领域
本发明涉及半导体领域的制造技术，具体地说，涉及一种半导体器件上作为栅极的多晶硅薄膜的制备方法。 
背景技术
半导体器件一般包括半导体硅衬底、位于衬底上面的栅氧化层(一般为二氧化硅，也可能是氮化硅等)以及沉积于栅氧化层上面的多晶硅薄膜，其中多晶硅薄膜为半导体器件的栅极。随着半导体技术的发展，半导体器件的运行速度越来越快，芯片电路的集成度越来越高，对电源消耗的也越来越低，从而使得半导体器件的多晶硅栅极的特性尺寸(critical dimension，CD)、栅氧化层的厚度等等参数逐渐变小，这样在多晶硅薄膜靠近栅氧化层处，较容易形成空乏层，影响半导体器件的导通特性。另外，空乏层的厚度还受到多晶硅薄膜的离子注入的浓度、深度和多晶硅薄膜热处理方法影响。目前业界较常通过提高多晶硅薄膜的离子注入浓度来降低空乏层的厚度，以减少半导体器件的性能在空乏层的衰减程度。 
对于65纳米或更高精度的技术代而言，预掺杂技术(在对多晶硅薄膜蚀刻之前进行离子掺杂)被广泛应用于半导体器件的多晶硅薄膜。为了减小多晶硅薄膜靠近栅氧化层处空乏层的厚度，在保证其他参数符合的情况下，尽量增加多晶硅薄膜的离子浓度，一般多晶硅薄膜的离子注入剂量可达到2～5E15/平方厘米。目前作为栅极的多晶硅薄膜较多采用的是无掺杂沉积。由于无掺杂多晶硅薄膜的结构为典型的柱状晶粒，在离子注入的过程中，由于离子注入浓度一般较高，注入的离子很容易通过多晶硅薄膜晶界边缘渗入半导体衬底，引起半导体衬底沟道离子剂量的变化，从而导致半导体器件性能的衰减，降低成品率。 
为避免注入多晶硅薄膜的离子渗入半导体衬底，可以改善对多晶硅薄膜离子注入的方法、条件，也可以对多晶硅薄膜本身进行控制，如控制多晶硅薄膜厚度的一致性、晶粒的大小以及晶粒的形状等等。本发明提供了新的多晶硅薄膜的制备方法，其通过减小多晶硅薄膜晶粒大小的方法来阻止离子渗入半导体衬底。
化学气相沉积(Chemical Vapor Deposition process，CVDP)是普遍采用的制备多晶硅薄膜的方法。现有的制备方法如下：首先将硅烷气体(SiH4或者Si2H6)输入沉积装置的反应室内，在一定温度条件下，硅烷气体分解产生活性粒子Si、H、SiH2和SiH3等等；所述活性粒子在半导体衬底表面的吸附和扩散；在半导体衬底上被吸附的活性分子在其表面上发生反应生成多晶硅薄膜，并放出H2。 
发明内容
本发明解决的技术问题在于提供一种可减小半导体器件衰减的多晶硅薄膜的制备方法。 
为解决上述技术问题，本发明提供了一种多晶硅薄膜的制备方法，该方法包括将沉积多晶硅薄膜的步骤分为至少两步进行，在每两步之间进行辅助气体处理步骤以抑制晶粒的增长，所述辅助气体是氮气、氦气中的一种气体或氮气和氦气的混合气体。 
进一步地，每次进行辅助气体处理步骤的时间为5-10秒。 
与现有技术相比，采用本发明制备方法获得的多晶硅薄膜的晶粒较小，在后续对多晶硅薄膜离子注入过程中，可有效减少注入离子对半导体衬底的渗入，同时在后续蚀刻多晶硅薄膜的过程中，亦可提高特征尺寸的控制精度，从而减少半导体器件性能的衰减，达到了提高半导体器件成品率的有益效果。 
附图说明
通过以下对本发明一实施例结合其附图的描述，可以进一步理解其发明的目的、具体结构特征和优点。其中，附图为： 
图1为采用本发明制备方法的流程示意图。 
具体实施方式
下面结合图1对本发明公开的多晶硅薄膜的制备方法作进一步详细描述。 
本发明的多晶硅薄膜的制备方法包括如下步骤：提供进行沉积反应的沉积装置，该沉积装置可以是对单片晶圆进行化学气相沉积的装置，也可以是对数 片晶圆同时进行沉积的高温炉管，该沉积装置设有进行沉积反应的反应室以及与反应室相通的数个通气管道，有些管道用于输送反应气体即硅烷气体(SiH4或者Si2H6)，有些用于输送辅助气体如氮气，氢气或者氦气等等；将沉积多晶硅薄膜的步骤分为至少两步进行，温度条件约600-650度，且在每两步沉积步骤之间进行辅助气体处理步骤。 
若进行沉积多晶硅薄膜步骤的时间是60秒，按照本发明的制备方法将沉积步骤分4步进行，本实施方式中，四步平均分配时间，即每一步进行15秒。沉积步骤开始，打开输送反应气体即硅烷气体的通气管道(以下简称“管道M”)，将硅烷气体输入反应室内进行第1步沉积步骤15秒，关闭管道M，同时打开输送辅助气体的通气管道(以下简称“管道N”)，输入氮气，氢气、氦气或者其他具有类似气体特性的气体或者两种或多种上述气体的混合气体进行气体处理步骤，进行约5-10秒，然后关闭管道N，打开管道M，进行第2步沉积步骤15秒，然后进行气体处理步骤，直至进行第4步沉积步骤，沉积预设厚度的多晶硅薄膜。另外，需要说明的是，沉积步骤的时间分配可以根据需要设置，几步沉积步骤可以平均分配，也可以不平均分配，只要每两个沉积步骤之间进行辅助气体处理步骤，就可以大大减少晶粒的晶键，起到有效抑制晶粒在水平方向和垂直方向的生长的效果。 
表1为同一晶圆采用现有1步沉积步骤制备方法，以及采用本发明4步和5步沉积步骤和辅助气体处理步骤的制备方法获得晶粒直径比较表。其中长度和直径的单位是纳米。从表一中可知，采用本发明的制备方法，获得的多晶硅薄膜的晶粒平均直径分别为44.42纳米和46.77纳米，均比采用现有方法获得多晶硅薄膜的晶粒的平均直径52.66纳米小。 
表一 
Figure DEST_PATH_GSB00000101140200021
本发明通过将沉积多晶硅薄膜的沉积步骤分多步进行，且在每两步之间进行辅助气体处理步骤，大大抑制了多晶硅薄膜形成过程中的晶粒的增长。采用本发明制备方法获得的多晶硅薄膜不仅具有较好的典型柱状晶体结构，且晶粒较小，这样在后续对多晶硅薄膜进行离子注入的过程中，注入离子不容易穿过晶粒的晶界边缘，减少甚至避免了注入离子对半导体衬底的渗入，有效地减少了半导体器件性能的衰减，提高了产品的成品率。 
另外，由于半导体器件朝着精密化发展，多晶硅薄膜的厚度也会越来越薄，如果采用现有的多晶硅薄膜的制备方法，晶粒较大，蚀刻过程中，特征尺寸的精度就不容易控制。如果采用本发明的制备方法，多晶硅薄膜的晶粒较小，可以大大提高蚀刻过程中特性尺寸的精度。

Claims (5)

1.一种多晶硅薄膜的制备方法，其特征在于，该方法将沉积多晶硅薄膜的步骤分为至少两步进行，在每两步之间进行辅助气体处理步骤以抑制晶粒的增长，所述辅助气体是氮气、氦气中的一种气体或氮气和氦气的混合气体。
2.如权利要求1所述的多晶硅薄膜的制备方法，其特征在于：每次进行辅助气体处理步骤的时间为5-10秒。
3.如权利要求1所述的多晶硅薄膜的制备方法，其特征在于：所述沉积步骤分为四步进行，在每两步之间进行氮气处理步骤。
4.如权利要求1所述的多晶硅薄膜的制备方法，其特征在于：所述沉积步骤分为五步进行，在每两步之间进行氮气处理步骤。
5.如权利要求1所述的多晶硅薄膜的制备方法，其特征在于：制备多晶硅薄膜的沉积装置包括输送进行沉积步骤的反应气体的通气管道以及用于输送辅助气体的通气管道。
CN2007100406443A 2007-05-15 2007-05-15 多晶硅薄膜的制备方法 Expired - Fee Related CN101307488B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100406443A CN101307488B (zh) 2007-05-15 2007-05-15 多晶硅薄膜的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100406443A CN101307488B (zh) 2007-05-15 2007-05-15 多晶硅薄膜的制备方法

Publications (2)

Publication Number Publication Date
CN101307488A CN101307488A (zh) 2008-11-19
CN101307488B true CN101307488B (zh) 2012-05-09

Family

ID=40124151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100406443A Expired - Fee Related CN101307488B (zh) 2007-05-15 2007-05-15 多晶硅薄膜的制备方法

Country Status (1)

Country Link
CN (1) CN101307488B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859698B (zh) * 2009-04-09 2012-03-14 上海先进半导体制造股份有限公司 槽刻蚀及多晶硅注入工艺
CN102412130A (zh) * 2011-03-30 2012-04-11 上海华力微电子有限公司 利用栅多晶硅提高晶体管载流子迁移率的方法
CN104217940A (zh) * 2014-09-24 2014-12-17 上海华力微电子有限公司 多晶硅薄膜的制备方法
CN104849861B (zh) * 2015-06-01 2017-08-08 中国科学院光电技术研究所 一种用于制备光学薄膜的方法
CN105529249A (zh) * 2016-02-29 2016-04-27 上海华力微电子有限公司 一种多晶硅制备方法
CN111834207B (zh) * 2019-04-22 2023-06-16 上海新微技术研发中心有限公司 一种沉积多晶硅薄膜的方法
CN111628047B (zh) * 2020-06-01 2023-02-28 常州顺风太阳能科技有限公司 一种N型TOPCon太阳能电池的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466192A (zh) * 2002-07-03 2004-01-07 旺宏电子股份有限公司 利用微晶硅膜作为浮置闸以促进快闪式存储器性能的方法
US6893948B2 (en) * 2001-03-10 2005-05-17 International Business Machines Corporation Method of reducing polysilicon depletion in a polysilicon gate electrode by depositing polysilicon of varying grain size
CN1716537A (zh) * 2004-06-29 2006-01-04 海力士半导体有限公司 在半导体装置中形成多晶硅层的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893948B2 (en) * 2001-03-10 2005-05-17 International Business Machines Corporation Method of reducing polysilicon depletion in a polysilicon gate electrode by depositing polysilicon of varying grain size
CN1466192A (zh) * 2002-07-03 2004-01-07 旺宏电子股份有限公司 利用微晶硅膜作为浮置闸以促进快闪式存储器性能的方法
CN1716537A (zh) * 2004-06-29 2006-01-04 海力士半导体有限公司 在半导体装置中形成多晶硅层的方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
CN 1466192 A,全文.
CN 1716537 A,全文.
吴嘉丽等.LPCVD多晶硅薄膜制备技术.第六届全国表面工程学术会议.2006,439-441. *
张玉等.用Cat-CVD方法制备多晶硅薄膜及结构分析.液晶与显示21 6.2006,21(6),668-673.
张玉等.用Cat-CVD方法制备多晶硅薄膜及结构分析.液晶与显示21 6.2006,21(6),668-673. *

Also Published As

Publication number Publication date
CN101307488A (zh) 2008-11-19

Similar Documents

Publication Publication Date Title
CN101307488B (zh) 多晶硅薄膜的制备方法
US4966861A (en) Vapor deposition method for simultaneously growing an epitaxial silicon layer and a polycrystalline silicone layer over a selectively oxidized silicon substrate
US7498270B2 (en) Method of forming a silicon oxynitride film with tensile stress
US7482245B1 (en) Stress profile modulation in STI gap fill
KR100940377B1 (ko) 성막 방법, 성막 장치 및 컴퓨터에서 판독 가능한 매체
JPH04234112A (ja) 多結晶シリコンの選択的デポジション方法
KR20050031455A (ko) 나노결정 형성 방법
KR20190126203A (ko) 실리콘 갭충전을 위한 2-단계 프로세스
JP2947828B2 (ja) 半導体装置の製造方法
JPH04219927A (ja) 半導体装置の製造方法
US7919397B2 (en) Method for reducing agglomeration of Si layer, method for manufacturing semiconductor device and vacuum treatment apparatus
JP2003347229A5 (zh)
CN105280503B (zh) 提高横向导电结构 SiC MOSFET 沟道迁移率的方法
KR20130121728A (ko) 불순물 확산 방법, 기판 처리 장치 및 반도체 장치의 제조 방법
JPH03173420A (ja) 半導体内壁に対する不純物の注入方法
CN102031501B (zh) 一种在衬底上选择性原子层淀积薄膜的方法
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
US5874352A (en) Method of producing MIS transistors having a gate electrode of matched conductivity type
CN113496869A (zh) 一种外延基底用硅晶片之背面膜层及制造方法
CN113840941A (zh) 钝化膜的制造方法
US8158495B2 (en) Process for forming a silicon-based single-crystal portion
GB2335203A (en) Oxidising doped silicon films
CN115012032B (zh) 多晶硅薄膜及其形成方法
Adam et al. 300mm cold-wall UHV/CVD reactor for low-temperature epitaxial (100) silicon
JPH0963955A (ja) 成膜装置、成膜方法および単結晶膜の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120509

Termination date: 20190515

CF01 Termination of patent right due to non-payment of annual fee