CN102031501B - 一种在衬底上选择性原子层淀积薄膜的方法 - Google Patents
一种在衬底上选择性原子层淀积薄膜的方法 Download PDFInfo
- Publication number
- CN102031501B CN102031501B CN200910196674A CN200910196674A CN102031501B CN 102031501 B CN102031501 B CN 102031501B CN 200910196674 A CN200910196674 A CN 200910196674A CN 200910196674 A CN200910196674 A CN 200910196674A CN 102031501 B CN102031501 B CN 102031501B
- Authority
- CN
- China
- Prior art keywords
- atomic layer
- layer deposition
- film
- substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明涉及用于半导体器件制备的薄膜淀积技术。具体涉及一种利用原子层淀积技术在衬底上选择性生长硅,锗硅及其衍生物薄膜的方法。本发明针对由半导体晶片和不同密度图形的氧化物薄膜组成的衬底,在生长过程中,将衬底加热到预定温度,利用原子层淀积的方法在表面生长薄膜,通过在原子层淀积的反应前体中掺杂HCl或者在工艺过程中独立的引入HCl的脉冲来实现在氧化层上薄膜生长的抑制效应。本发明在选定的区域内淀积薄膜,而不在其他不需要的地方淀积;能够解决传统选择性淀积生长在不同密度图形的表面的负载效应的薄膜淀积方式;不需要使用传统的光刻技术,以及因为使用传统的光刻技术而需要引入的后续薄膜刻蚀工艺。
Description
技术领域
本发明涉及一种用于半导体器件制备的薄膜淀积技术。具体涉及一种在衬底上选择性原子层淀积薄膜的方法
背景技术
先进的薄膜制备技术是半导体器件等比例缩小的关键技术之一。半导体器件的等比例缩小不仅仅是把传统器件结构的缩小而已,同时也包括新型材料和器件结构在每个集成电路的技术节点的引入。通过以上两点,能保持根据摩尔定律预测的在每个技术节点的器件性能的提升。
通常制备薄膜的技术包括溅射,化学气相沉积,溶胶凝胶法,物理气相沉积,有机金属源化学气相沉积以及原子层淀积等。原子层淀积也称原子层外延或者原子层化学气相沉积。与传统的连续生长的化学气相沉积不同的是,原子层淀积是一种单原子层或者亚单原子层交替式生长的淀积方法。原子层淀积的显著优点是原子层淀积中的表面反应具有饱和的特性,这使得原子层淀积的生长方式是自限制的。因此,原子层淀积具有极好的大范围均匀性,优良的保形性,以及在原子级别的薄膜组分和厚度控制。利用原子层淀积生长薄膜在现代半导体器件制备工艺中变的越来越重要。
通常,一个经过工艺处理的衬底通常包括不同的薄膜,比如介质,半导体以及导体等等。现有技术通常采用无选择性的工艺制备薄膜:即薄膜在整个衬底的表面上生长,而忽略衬底表面各部分上的不同材料。选择性薄膜生长指的是一种只生长在某种特定材料上,而不在衬底的其他材料表面生长的薄膜淀积方式。
选择性薄膜生长是半导体器件制备中的一种重要的技术,它不仅能够简化器件的制备工艺,而且能够极大的提高实现新型器件结构的的能力。近年来,大量的关于选择性淀积硅和锗硅薄膜的技术正在被研究人员广泛的研究。如,先进p型半导体场效应晶体管的源极和漏极区域的锗硅薄膜选择性外延生长的技术已取得了长足的进步和发展。通过化学气相淀积的锗硅薄膜只生长在衬底暴露的硅表面上,而不在硅表面附近的氧化硅和氮化硅上生长。这种选择性淀积锗硅薄膜的工艺是通过在工艺中引入HCl 气体的方法来抑制锗硅薄膜在氧化物和氮化物表面的成核来实现的。然而,研究发现,这种选择性淀积锗硅薄膜方法在有高密度图形的氧化物和氮化物表面存在负载效应。所谓的负载效应有两种:在高密度图形的氮化物和氧化物表面的化学气相淀积的生长方式与其在平面硅片上的生长不一样的效应称为全局负载效应,主要表现为在相同的化学气相淀积工艺下,在高密度的图形衬底和平面衬底上,所得到的薄膜的掺杂浓度,组分以及厚度方面的不均匀性;另一种相关的效应是局域负载效应,这种效应表现为在不同结构的氧化物和氮化物表面由于图形密度的不同,会得到不同的薄膜特性(诸如掺杂浓度,薄膜组分和厚度),这种因为图形密度不同而不同在器件制造技术方面引入了巨大的问题。
有关研究尝试了许多方法来减轻或者抑制选择性淀积硅和锗硅薄膜工艺中的负载效应。然而,这些方法和工艺通常带来了巨大的工艺复杂性和成本,很难在制备中得到广泛的应用。
以上生长工艺的缺点在目前集成电路纳米级工艺制备技术中带来了极大的问题。
发明内容
本发明的目的是为克服现有技术的缺陷,提供一种用于半导体器件制备的薄膜淀积技术,具体涉及具体涉及一种在衬底上选择性原子层淀积薄膜的方法,尤其涉及一种利用原子层淀积选择性生长硅,锗硅及其衍生物方法。
本发明的目的之一是利用选择性原子层淀积的方法在选定的区域内淀积薄膜,而不在其他不需要的地方淀积。
本发明的第二目的是提供一种能够解决传统选择性淀积生长在不同密度图形的表面的负载效应的薄膜淀积方式。
本发明的第三个目的是提供一种选择性原子层淀积薄膜的方式,而不需要使用到传统的光刻技术,以及因为使用传统的光刻技术而需要引入的后续薄膜刻蚀工艺。
为了实现以上目的,本发明提出了一种新型的选择性薄膜生长的方法。本发明方法主要针对由半导体晶片和不同密度图形的氧化物薄膜组成的衬底,在生长过程中,通常把衬底加热到预定温度,利用原子层淀积的方法在表面生长薄膜,通过在原子层淀积的反应前体中掺杂HCl或者在工艺过程中独立的引入HCl的脉冲来实现在氧化层上薄膜生长的抑制效应。
本发明中,HCl对薄膜在氧化物或者氮化物表面成核的抑制可以通过对HCl气体进行加热或者把HCl等离子体化处理来实现,HCl的等离子体化可以在原子层淀积的反应腔中直接产生,也可以在分立的腔中产生,然后传送到反应腔中。
本发明中,HCl气体对绝缘体表面生长的薄膜的刻蚀速率大于在半导体表面上生长的薄膜的刻蚀速率。
本发明中,所述的晶片或者衬底是指,在其表面上制备有图形结构的半导体衬底。具体来说,就是所述的衬底包括半导体晶片以及在工艺过程中在晶片上制备的结构和薄膜。所说的衬底包括硅和氧化物表面。
在原子层淀积工艺中,通常把在室温下是气态,液态或者固态的反应前体汽化,然后交替的通入到装有衬底的反应腔中。在通入反应腔以前,液态和固态的反应前体需要先进行汽化。在原子层淀积工艺中,每通入一种反应前体,称为一个脉冲。在脉冲过程中,反应前体在较短的时间内,进入特定的区域,并与衬底发生自限制反应。在脉冲之间,反应腔通过通入其他气体,如氮气或者氩气等惰性气体,对反应腔进行冲洗。在本发明中,选择性原子层淀积所使用的反应前体主要指的是含有硅或者锗的反应前体,无论是商用还是实验室合成的。具体一点讲,这些反应前体可能是SiH4,SiH3Cl,SiH2Cl2,SiHCl3,SiCl4,Si2H6等含硅反应前体和GeH4,Ge2H6等含锗反应前体。
在自限制的化学吸附原子层淀积工艺中,在每一个脉冲过程,反应前体在衬底上以化学吸附的形式跟衬底表面进行反应,然后到达饱和。本发明中以SiCl4为例。接下来,通过通入氮气或者氩气等惰性气体把多余的SiCl4和吸附过程中的副产物吹洗干净。
在原子层淀积的第二个脉冲的过程中,第二种反应前体被通入到反应腔中,跟第一个脉冲过程中形成的衬底表面发生反应。在这里,可以是通入SiH4用来生长Si薄膜,也可以是GeH4用来生长GeSi。下来,同样是通过通入氮气或者氩气等惰性气体把多余的第二种反应前体和吸附过程中的副产物吹洗干净。通过选择易于在衬底上吸附和反应的反应前体,一个原子层淀积的循环在流动性的反应腔中可以在不到1秒钟的时间内完成。通常情况下,反应前体的脉冲时间在0.5秒和3秒之间。
在原子层淀积工艺中,所有吸附反应的饱和特性和吹洗过程的引入使得薄膜的生长是自限制的。自限制的生长特性使得使用原子层淀积工艺制备的薄膜在大范围内具有良好的均匀性以及保形性。这个特点在大面积衬底以及深槽工艺中具有十分重要的应用价值。原子层淀积工艺可以通过控制生长的循环数来精确的控制薄膜的厚度。
在原子层淀积工艺中,反应前体在室温下可以是气态的(比如说SiH4),液态的(比如说SiHCl3和SiCl4),也可以是固态的。尽管如此,液态和固态的反应前体必须能够挥发。它们的饱和蒸气压必须足够高,这样才能够挥发足够的反应前体参与反应。因此,有些低饱和蒸气压的固态和液态反应前体需要通过加热来产生足够的气态反应前体参与反应。但是,加热温度不能超过衬底温度(即反应温度),以防止反应前体在衬底上的凝结。由于原子层淀积的自限制特性,一些较低饱和蒸气压的固体也可以作为反应前体,尽管这些固体在每个脉冲过程中,会因为固体表面积的变化,在每个脉冲中反应前体的挥发速率会有变化。
原子层淀积所使用的反应前体还有一些其他特性。反应前体在衬底温度的范围内必须是稳定的,这是因为原子层淀积的自限制特性依赖于衬底表面的饱和反应,而反应前体的热分解会破坏衬底表面的饱和反应。当然,反应前体仅仅发生轻微的分解,跟原子层淀积的速率相比很小,则可以认为在容忍范围以内。
本发明所解决的问题是如何实现选择性原子层淀积工艺,即在需要的区域内有薄膜生长,而在其相邻的不需要的区域则不发生薄膜生长。本发明的的最大优点是选择性原子层淀积工艺能够解决选择性淀积在半导体衬底和纳米级图形化绝缘介质组成的堆垛结构中的负载效应。
通常来说,在使用前述的硅烷等反应前体的时候,硅在氧化物或者氮化物表面的成核要比在硅表面上难得多,而锗则基本不能够发生淀积。在原子层淀积工艺过程中,引入含有HCl的气体则有助于进一步抑制硅和锗在氧化物和氮化物表面的的生长。因此,通过引入含有HCl的气体能够实现硅和锗硅的选择性的原子层淀积生长。在此基础上,由于原子层淀积的自限制特性,本发明可以通过控制反应条件,包括HCl气体的含量等,实现无负载效应或者只有轻微负载效应的半导体衬底和纳米级图形化绝缘介质组成的堆垛结构上的硅和锗的选择性生长。
本发明另外一种实现选择性原子层淀积生长的工艺是通过引入额外的步骤,使用等离子体化的HCl来刻蚀不需要的薄膜来实现的。该步骤加在每个原子层淀积循环或者一些原子层淀积循环过程以后。等离子体化的HCl可以在原子层淀积的反应腔中直接形成,也可以在一个独立的腔体中形成,然后输送到原子层淀积反应腔中。该步骤的引入是为了刻蚀掉在氧化物或者氮化物表面形成的硅和锗硅。等离子化的HCl对在半导体表面上生长的硅和锗硅的刻蚀可以通过优化刻蚀时间,HCl浓度,等离子功率,衬底温度以及反应腔压强来得到抑制。
下面结合附图和实施例进一步说明本发明的内容特点。
附图说明
图1是在衬底上选择性原子层淀积硅或者锗硅的第一个工艺过程实例。
图2是在衬底上选择性原子层淀积硅或者锗硅的第二个工艺过程实例。
图3是在衬底上选择性原子层淀积硅或者锗硅的第三个工艺过程实例。
图4-6是在选择性原子层淀积硅或者锗硅的过程中,硅薄膜或者锗硅薄膜在衬底上生长的侧视图。
具体实施方式
实施例1
图1是利用原子层淀积方法选择性淀积硅和锗硅的工艺流程图。图中所提到的氧化物在一些应用中可以替换为氮化物。首先,把衬底置于原子层淀积反应腔中。在110,一种含有硅的反应前体,比如SiH2Cl2或者SiCl4,通入到衬底处。SiH2Cl2或者SiCl4将吸附在衬底表面。然后,在115,一种吹洗气体被通入到反应腔中。氮气,氩气或者其他惰性气体都可以作为吹洗气体。在120,第二种反应前体被通入到反应腔中。这种反应前体可以是SiH4或者GeH4。第二种反应前体跟第一种反应前体在表面形成的Si-Cl基团或者其他基团发生反应,形成HCl和我们所需要的硅或者锗硅薄膜。在图1中,通过在第二种反应前体中混入HCl气体来实现选择性淀积。HCl气体将抑制硅或者锗硅薄膜在氧化物或者氮化物表面的成核。同样,HCl气体也同样可以以等离子体的形式跟第二种反应前体一起通入到反应腔中,这样HCl在原子层淀积较低的反应温度下就更加具有活性,抑制在氧化物和氮化物上成核的能力也就越强。然后,在125,另一种吹洗气体被通入到反应腔中。以上的从110到130的循环步骤将一直持续下去,直到达到工艺所要求的厚度。原子层淀积工艺在140处结束。
这里需要指出的是,HCl气体不仅仅局限于跟第二种反应前体一起通入到反应腔中。HCl气体也可以和第一种或者跟两种反应前体一起通入到反应腔中。
实施例2
图2是第二种利用原子层淀积方法选择性淀积硅和锗硅的工艺流程图。
首先,与图1中类似,工艺流程从205开始,即一个包括半导体晶圆以及图形化氧化物的衬底。在一些应用中,其中的氧化物可以被氮化物所取代。经过处理的衬底与图1中一样,放置于原子层反应腔中。在210,含有硅的反应前体,比如SiH2Cl2和SiCl4,被通入到反应腔中,到达衬底表面。SiH2Cl2和SiCl4将吸附在衬底表面。然后,在215,一种吹洗气体被通入到反应腔中。氮气,氩气或者其他惰性气体都可以作为吹洗气体。跟在图一中不同的是,图2中,HCl气体不是和反应前体二一起通入到反应腔中,而是通过一个独立的脉冲来实现HCl的引入。在220处的HCl脉冲被加入到反应前体二,即脉冲225,之前。反应前体二可以是硅烷或者锗烷,它们与来自反应前体一SiH2Cl2或者SiCl4中的Cl基团发生反应,形成需要的硅或者锗硅薄膜以及副产物HCl。与图1中类似,HCl可以以等离子体的形式引入到反应腔中以便其在更低的温度下实现对硅或者锗硅在氧化物或者氮化物表面的成核。这里需要指出的是HCl的脉冲是独立控制的,可以同时与反应前体二之前通入,也可以在反应前体二之后通入。同样,HCl的脉冲可以在原子层淀积的过程中自由的开或者关。在230以后,吹洗气体第二次通入到反应腔中。以上的从210到235的循环步骤将一直持续下去,直到达到工艺所要求的厚度。原子层淀积工艺在240处结束。
实施例3
图3是第三种利用原子层淀积方法选择性淀积硅和锗硅的工艺流程图。如图1中,工艺流程从305开始,即一个包括半导体晶圆以及图形化的氧化物的衬底。在一些应用中,里面的氧化物可以被氮化物所取代。经过处理的衬底与图1中的流程一样,放置于原子层反应腔中。在310,含有硅的反应前体,比如SiH2Cl2和SiCl4,被通入到反应腔中,到达衬底表面。SiH2Cl2和SiCl4将吸附在衬底表面。然后,在315,一种吹洗气体被通入到反应腔中。氮气,氩气或者其他惰性气体都可以作为吹洗气体。在320,第二种反应前体被通入到反应腔中。这种反应前体可以是SiH4或者SiH2Cl2。第二种反应前体跟第一种反应前体在表面形成的Si-Cl基团或者其他基团发生反应,形成HCl和我们所需要的硅或者锗硅薄膜。然后,在325,吹洗气体第二次通入到反应腔中。与图1和图2不同的是,在这里,HCl是作为一种独立的反应源参与到原子层淀积工艺中,它的脉冲跟反应前体的脉冲之间需要通过惰性气体的吹洗来分开。与图1中类似,HCl可以以等离子体的形式引入到反应腔中以便在更低的温度下实现反应。
实施例4
根据图1至3的流程图,选择性原子层淀积的实例将在图4至6中说明。在336,第三个吹洗气体的脉冲通入到反应腔中。这里需要指出的是,HCl的脉冲可以在反应前体二的脉冲之前,也可以是反应前体二的脉冲之后。同样,HCl的脉冲可以在原子层淀积的过程中自由的开或者关。以上的从310到340的循环步骤将一直持续下去,直到达到工艺所要求的厚度。原子层淀积工艺在345处结束。
图4是本发明中所说的一种衬底400的实例。衬底400包括半导体晶圆401,比如说硅,和其上的图形化的绝缘体薄膜402,比如说SiO2。在这里,半导体晶圆不仅仅指的是硅片。半导体晶圆也可以是SOI晶片,Ge片或者GaAs片等半导体衬底。这里需要指出的是,图四是衬底400的简化的侧视图,仅仅只包括实际衬底的一部分。
在进行原子层淀积工艺以前,图4中的衬底可能经过在HF中腐蚀或者其他表面处理方法的处理,这些处理方法包括标准RCA清洗工艺或者其他清洗工艺。然后,衬底400被放置于原子层淀积反应腔中。如图5所示,经过数个循环的原子层淀积循环,硅薄膜403只沉积于衬底400的硅表面上。这里,原子层淀积的硅薄膜403,可以是亚原子层的,原子层的或者数个原子层的硅薄膜。在绝缘体402上,由于引入HCl气体造成的选择性生长效应,将没有任何的硅薄膜的沉积。
图6是经过选择性原子层淀积获得的指定厚度的硅薄膜404和衬底400的侧视图。如图4中,衬底400包括半导体晶圆401和其上图形化的绝缘体薄膜402。这里需要指出的是薄膜404不仅仅局限于硅。其他薄膜如锗硅,锗以及其他半导体材料都可以通过前述的方法制备获得。
以上所说的选择性原子层淀积硅和锗硅的制备方法,同样可以衍生到实时的硅和锗硅薄膜的掺杂。在这种情况下,用于掺杂的反应前体可以是作为n型掺杂的PH3和AsH3,以及作为p型掺杂的B2H6。这些反应前体可以跟前述的硅烷或者锗烷在沉积硅和锗硅的时候同时通入,也可以通过一个独立的脉冲参加到原子层淀积的反应过程中。虽然如此,上面所说的所有的不同的工艺过程中都需要通入HCl气体来实现硅和锗硅的选择性生长。
这里需要指出的是,上面所说的各种流程和方法可以根据实际的应用的不同进行组合,也就是说,上面所说的工艺步骤和方法可以根据需要进行相应的调整。本应用将涵盖在文中所讨论的具体实例中所应用到的工艺的修改和调整。
Claims (17)
1.一种在衬底上选择性原子层淀积薄膜的方法,其特征在于,针对由半导体晶片和不同密度图形的氧化物薄膜组成的衬底,在生长过程中,将衬底加热到预定温度,利用原子层淀积的方法在表面生长薄膜,通过在原子层淀积的反应前体中掺杂一种气体或者在工艺过程中独立的引入一种气体的脉冲来实现在氧化层上薄膜生长的抑制效应;所述的抑制效应是在半导体表面进行选择性的薄膜生长而在绝缘体表面不发生生长;
所述的气体为HCL,其对绝缘体表面生长的薄膜的刻蚀速率大于在半导体表面上生长的薄膜的刻蚀速率。
2.按权利要求1所述的在衬底上选择性原子层淀积薄膜的方法,其特征在于,所说的衬底包括硅和氧化物表面。
3.按权利要求1所述的在衬底上选择性原子层淀积薄膜的方法,其特征在于,所说的生长的薄膜是硅。
4.按权利要求3所述的方法,其特征在于,所说的硅薄膜通过原子层淀积的方法制备,其中所使用的反应前体选自SiH2Cl2,SiH4,SiHCl3,SiH3Cl,SiCl4或Si2H6。
5.按权利要求1所述的方法,其特征在于,所说的生长的薄膜是锗硅。
6.按权利要求5所述的方法,其特征在于,所说的生长的锗硅薄膜通过原子层淀积方法制备,其反应前体至少含有GeH4或Ge2H6。
7.按权利要求1所述的方法,其特征在于,所说的HCl在原子层淀积工艺中是经过等离子体化的。
8.按权利要求7所述的方法,其特征在于,所说的等离子体化的HCl是在原子层淀积反应腔中等离子体化的。
9.按权利要求7所述的方法,其特征在于,所说的等离子体化的HCl是在分立的腔体中等离子化,然后通入到原子层淀积反应腔。
10.按权利要求1所述的方法,其特征在于,通入的气体通过与原子层淀积过程中的只要一种反应前体一起通入到反应腔中,然后形成所需要的薄膜。
11.按权利要求10所述的方法,其特征在于,通入的气体源至少与原子层淀积中所使用的反应源的一种的脉冲过程在时间上有重叠。
12.按权利要求11所述的方法,其特征在于,通入的气体源与原子层淀积中所使用的任何一种反应源在脉冲过程在时间上均没有重叠。
13.按权利要求1所述的方法,其特征在于,其中制备的薄膜还包括在制备过程中引入另外的反应前体,用于掺杂,实现薄膜的实时掺杂。
14.按权利要求13所述的方法,其特征在于,所说的掺杂至少包括PH3和AsH3来实现n-型掺杂。
15.按权利要求13所述的方法,其特征在于,所说的掺杂至少包括B2H6来实现p-型掺杂。
16.按权利要求13所述的方法,其特征在于,通入的掺杂用反应前体至少通过跟原子层淀积用的反应前体的一种一起通入到反应腔中。
17.按权利要求13所述的方法,其特征在于,通入的掺杂用反应前体跟任何一种原子层淀积用的反应前体都不同时通入到反应腔中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910196674A CN102031501B (zh) | 2009-09-28 | 2009-09-28 | 一种在衬底上选择性原子层淀积薄膜的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910196674A CN102031501B (zh) | 2009-09-28 | 2009-09-28 | 一种在衬底上选择性原子层淀积薄膜的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102031501A CN102031501A (zh) | 2011-04-27 |
CN102031501B true CN102031501B (zh) | 2012-10-24 |
Family
ID=43884933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910196674A Expired - Fee Related CN102031501B (zh) | 2009-09-28 | 2009-09-28 | 一种在衬底上选择性原子层淀积薄膜的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102031501B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8664126B2 (en) * | 2011-06-10 | 2014-03-04 | Applied Materials, Inc. | Selective deposition of polymer films on bare silicon instead of oxide surface |
CN102337523A (zh) * | 2011-10-13 | 2012-02-01 | 姜谦 | 选择性原子层沉积成膜方法 |
EP2763159A1 (en) * | 2013-01-30 | 2014-08-06 | University College Cork | Improved low resistance contacts for semiconductor devices |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101030535A (zh) * | 2007-04-11 | 2007-09-05 | 河北普兴电子科技股份有限公司 | 一种重掺砷衬底的硅外延方法 |
CN101256958A (zh) * | 2008-04-08 | 2008-09-03 | 南京国盛电子有限公司 | 一种igbt硅外延片的制造方法 |
-
2009
- 2009-09-28 CN CN200910196674A patent/CN102031501B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101030535A (zh) * | 2007-04-11 | 2007-09-05 | 河北普兴电子科技股份有限公司 | 一种重掺砷衬底的硅外延方法 |
CN101256958A (zh) * | 2008-04-08 | 2008-09-03 | 南京国盛电子有限公司 | 一种igbt硅外延片的制造方法 |
Non-Patent Citations (1)
Title |
---|
杨钊何等.单多晶硅的选择性生长.《微电子学》.1982,(第2期),23-26. * |
Also Published As
Publication number | Publication date |
---|---|
CN102031501A (zh) | 2011-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI405248B (zh) | 沉積摻雜碳之磊晶半導體層之方法、沉積半導體材料的方法與裝置及在反應腔室中之基板上形成電晶體設備之方法 | |
KR102544300B1 (ko) | 실리콘 게르마늄 주석 필름들을 형성하는 방법들 및 필름들을 포함하는 구조체들 및 디바이스들 | |
TWI595537B (zh) | 半導體薄膜穩定的方法 | |
JP4417625B2 (ja) | トリシランを用いる混合基板への成膜方法、および、ベース構造の製造方法 | |
KR20080016988A (ko) | Cvd를 이용한 치환형 탄소가 높게 도핑된 결정질 실리콘층의 제조 방법 | |
US8815714B2 (en) | Method of forming a germanium thin film | |
JP2947828B2 (ja) | 半導体装置の製造方法 | |
CN102031501B (zh) | 一种在衬底上选择性原子层淀积薄膜的方法 | |
WO2018230301A1 (ja) | エピタキシャルウェーハの製造方法 | |
KR20060129361A (ko) | 반도체 재료의 증착 방법 | |
Murota et al. | Atomically controlled processing for group IV semiconductors | |
CN101307488A (zh) | 多晶硅薄膜的制备方法 | |
US9870925B1 (en) | Quantum doping method and use in fabrication of nanoscale electronic devices | |
JP2001110750A5 (zh) | ||
US8158495B2 (en) | Process for forming a silicon-based single-crystal portion | |
Slaoui et al. | Polycrystalline silicon films for electronic devices | |
US8530339B2 (en) | Method for direct deposition of a germanium layer | |
Murota et al. | Atomically controlled processing in silicon-based CVD epitaxial growth | |
US20070254450A1 (en) | Process for forming a silicon-based single-crystal portion | |
JPH01134912A (ja) | 半導体薄膜の製造方法 | |
TW201246288A (en) | Method for producing a III/V SI template | |
CN113161225B (zh) | 半导体结构、自支撑氮化镓层及其制备方法 | |
JP2002261020A (ja) | 多結晶Si膜の形成方法 | |
JPS6344720A (ja) | 結晶性堆積膜の形成方法 | |
JPH071753B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121024 Termination date: 20180928 |
|
CF01 | Termination of patent right due to non-payment of annual fee |