CN104882472A - 一种用于提高写效率的分离栅闪存结构 - Google Patents
一种用于提高写效率的分离栅闪存结构 Download PDFInfo
- Publication number
- CN104882472A CN104882472A CN201510309099.8A CN201510309099A CN104882472A CN 104882472 A CN104882472 A CN 104882472A CN 201510309099 A CN201510309099 A CN 201510309099A CN 104882472 A CN104882472 A CN 104882472A
- Authority
- CN
- China
- Prior art keywords
- gate
- polysilicon gate
- floating boom
- flash memory
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 77
- 238000007667 floating Methods 0.000 claims abstract description 62
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 6
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229920005591 polysilicon Polymers 0.000 claims description 61
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 230000008901 benefit Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000001413 cellular effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 235000014653 Carica parviflora Nutrition 0.000 description 2
- 241000243321 Cnidaria Species 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种用于提高写效率的分离栅闪存结构，包括：布置在衬底中的沟道区上的栅极氧化层上的用于控制写操作的第一多晶硅栅极、布置在第一多晶硅栅极两侧的第一浮栅和第二浮栅、布置在第一多晶硅栅极与第一浮栅之间的第一ONO结构、布置在第一多晶硅栅极与第二浮栅之间的第二ONO结构、布置在第一浮栅的与第一多晶硅栅极相对的一侧的第一通道控制多晶硅栅、以及布置在第二浮栅与第一多晶硅栅极相对的一侧的第二通道控制多晶硅栅。第一通道控制多晶硅栅与第一浮栅之间以及第二通道控制多晶硅栅与第二浮栅之间分别由二氧化硅侧墙结构隔离。第一浮栅、第二浮栅、第一通道控制多晶硅栅以及第二通道控制多晶硅栅分别与第一多晶硅栅极平行。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种用于提高写效率的分离栅闪存新结构。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用尤为广泛。
图1示意性地示出了根据现有技术的闪存分栅单元结构。
如图1所示，根据现有技术的闪存分栅单元结构包括含位于衬底10中的漏极及源极(未具体示出)；源极上方的双栅结构500中依次形成有第一浮栅520、第一控制栅510，漏极的双栅结构600中上方依次形成有第二浮栅620、第二控制栅610；所述衬底10上还形成有位于所述第一浮栅和第二浮栅之间的选择栅400(即字线)；每个闪存分栅单元结构的第一浮栅520、第一控制栅510、第一浮栅620和第一控制栅610与所述选择栅之间还形成有一层氧化层700，以便进行隔离。随着存储器面积的不断缩小，控制栅相对于浮栅的耦合比不断减小并造成写效率的下降。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种用于提高写效率的分离栅闪存结构，其能够改变分离栅闪存的结构来提高控制栅相对于浮栅的耦合比，从而改善存储器的写效率。
为了实现上述技术目的，根据本发明，提供了一种用于提高写效率的分离栅闪存结构，包括：布置在衬底中的沟道区上的栅极氧化层上的用于控制写操作的第一多晶硅栅极、布置在第一多晶硅栅极两侧的第一浮栅和第二浮栅、布置在第一多晶硅栅极与第一浮栅之间的第一ONO结构、布置在第一多晶硅栅极与第二浮栅之间的第二ONO结构、布置在第一浮栅的与第一多晶硅栅极相对的一侧的第一通道控制多晶硅栅、以及布置在第二浮栅与第一多晶硅栅极相对的一侧的第二通道控制多晶硅栅。
优选地，第一通道控制多晶硅栅与第一浮栅之间以及第二通道控制多晶硅栅与第二浮栅之间分别由二氧化硅侧墙结构隔离。
优选地，第一浮栅和第二浮栅分别与第一多晶硅栅极平行。
优选地，第一通道控制多晶硅栅以及第二通道控制多晶硅栅分别与第一多晶硅栅极平行。
优选地，第一ONO结构的布置方式为在从第一多晶硅栅极至第一浮栅的方向上依次布置氧化物层、氮化物层和氧化物层。
优选地，第二ONO结构的布置方式为在从第一多晶硅栅极至第二浮栅的方向上依次布置氧化物层、氮化物层和氧化物层。
优选地，第一通道控制多晶硅栅布置在第一扩散区上。
优选地，第二通道控制多晶硅栅布置在第二扩散区上。
优选地，所述用于提高写效率的分离栅闪存结构还包括直接与扩散区连接的接触孔。
本发明能够实现小尺寸结构，在小尺寸上，控制栅相对于浮栅的耦合比高，有利于写操作。而且，低的读操作电压低功耗,并与逻辑电路兼容性好。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据现有技术的分栅式闪存结构。
图2示意性地示出了根据本发明优选实施例的用于提高写效率的分离栅闪存结构的截面结构图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图2示意性地示出了根据本发明优选实施例的用于提高写效率的分离栅闪存结构的截面结构图。
如图2所示，根据本发明优选实施例的用于提高写效率的分离栅闪存结构包括：
布置在衬底100中的沟道区60上的栅极氧化层上的用于控制写操作的第一多晶硅栅极10、布置在第一多晶硅栅极10两侧的第一浮栅31和第二浮栅32、布置在第一多晶硅栅极10与第一浮栅31之间的第一ONO(氧化物-氮化物-氧化物)结构21、布置在第一多晶硅栅极10与第二浮栅32之间的第二ONO结构22、布置在第一浮栅31的与第一多晶硅栅极10相对的一侧的第一通道控制多晶硅栅41、以及布置在第二浮栅32与第一多晶硅栅极10相对的一侧的第二通道控制多晶硅栅42。
其中，第一通道控制多晶硅栅41与第一浮栅31之间以及第二通道控制多晶硅栅42与第二浮栅32之间分别由二氧化硅侧墙结构隔离。
其中，第一浮栅31、第二浮栅32、第一通道控制多晶硅栅41以及第二通道控制多晶硅栅42分别与第一多晶硅栅极10平行。
并且，第一ONO结构21的布置方式为在从第一多晶硅栅极10至第一浮栅31的方向上依次布置氧化物层、氮化物层和氧化物层；第二ONO结构22的布置方式为在从第一多晶硅栅极10至第二浮栅32的方向上依次布置氧化物层、氮化物层和氧化物层。
优选地，第一通道控制多晶硅栅41布置在第一扩散区51上，第二通道控制多晶硅栅42布置在第二扩散区52上；而且接触孔(未示出)可以直接与扩散区连接。
这样，两个对称的闪存器件共用一个控制写的多晶硅栅(第一多晶硅栅极10)，第一浮栅31和第二浮栅32以侧墙的方式与控制写的第一多晶硅栅极10平行；在浮栅和控制写的多晶硅栅之间用ONO结构隔离；在浮栅和控制通道的多晶硅栅之间用厚二氧化硅侧墙结构隔离。
在本发明的结构的具体制造过程中，控制通道的多晶硅栅的氧化珊和多晶硅与逻辑电路可以共用氧化珊和多晶硅工艺。
本发明能够实现小尺寸结构，在小尺寸上，控制栅相对于浮栅的耦合比高，有利于写操作。而且，低的读操作电压低功耗,并与逻辑电路兼容性好。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种用于提高写效率的分离栅闪存结构，其特征在于包括：布置在衬底中的沟道区上的栅极氧化层上的用于控制写操作的第一多晶硅栅极、布置在第一多晶硅栅极两侧的第一浮栅和第二浮栅、布置在第一多晶硅栅极与第一浮栅之间的第一ONO结构、布置在第一多晶硅栅极与第二浮栅之间的第二ONO结构、布置在第一浮栅的与第一多晶硅栅极相对的一侧的第一通道控制多晶硅栅、以及布置在第二浮栅与第一多晶硅栅极相对的一侧的第二通道控制多晶硅栅。
2.根据权利要求1所述的用于提高写效率的分离栅闪存结构，其特征在于，第一通道控制多晶硅栅与第一浮栅之间以及第二通道控制多晶硅栅与第二浮栅之间分别由二氧化硅侧墙结构隔离。
3.根据权利要求1或2所述的用于提高写效率的分离栅闪存结构，其特征在于，第一浮栅和第二浮栅分别与第一多晶硅栅极平行。
4.根据权利要求1或2所述的用于提高写效率的分离栅闪存结构，其特征在于，第一通道控制多晶硅栅以及第二通道控制多晶硅栅分别与第一多晶硅栅极平行。
5.根据权利要求1或2所述的用于提高写效率的分离栅闪存结构，其特征在于，第一ONO结构的布置方式为在从第一多晶硅栅极至第一浮栅的方向上依次布置氧化物层、氮化物层和氧化物层。
6.根据权利要求1或2所述的用于提高写效率的分离栅闪存结构，其特征在于，第二ONO结构的布置方式为在从第一多晶硅栅极至第二浮栅的方向上依次布置氧化物层、氮化物层和氧化物层。
7.根据权利要求1或2所述的用于提高写效率的分离栅闪存结构，其特征在于，第一通道控制多晶硅栅布置在第一扩散区上。
8.根据权利要求1或2所述的用于提高写效率的分离栅闪存结构，其特征在于，第二通道控制多晶硅栅布置在第二扩散区上。
9.根据权利要求1或2所述的用于提高写效率的分离栅闪存结构，其特征在于还包括直接与扩散区连接的接触孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510309099.8A CN104882472A (zh) | 2015-06-07 | 2015-06-07 | 一种用于提高写效率的分离栅闪存结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510309099.8A CN104882472A (zh) | 2015-06-07 | 2015-06-07 | 一种用于提高写效率的分离栅闪存结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104882472A true CN104882472A (zh) | 2015-09-02 |
Family
ID=53949890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510309099.8A Pending CN104882472A (zh) | 2015-06-07 | 2015-06-07 | 一种用于提高写效率的分离栅闪存结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104882472A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023088067A1 (zh) * | 2021-11-18 | 2023-05-25 | 华虹半导体(无锡)有限公司 | 浮栅型分栅闪存器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737700B1 (en) * | 2003-05-13 | 2004-05-18 | Powerchip Semiconductor Corp. | Non-volatile memory cell structure and method for manufacturing thereof |
| US20040121545A1 (en) * | 2002-12-23 | 2004-06-24 | Taiwan Semiconductor Manufacturing Company | Method to fabricate a square word line poly spacer |
| CN1641861A (zh) * | 2004-01-13 | 2005-07-20 | 硅存储技术公司 | 将电子编程到非易失性存储单元浮栅上的改进方法 |
| CN1992235A (zh) * | 2005-12-26 | 2007-07-04 | 东部电子股份有限公司 | Nor型闪存单元阵列及其制造方法 |
| CN102610575A (zh) * | 2011-01-21 | 2012-07-25 | 中芯国际集成电路制造(上海)有限公司 | 制作分离栅极式快闪存储器单元的方法 |
-
2015
- 2015-06-07 CN CN201510309099.8A patent/CN104882472A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040121545A1 (en) * | 2002-12-23 | 2004-06-24 | Taiwan Semiconductor Manufacturing Company | Method to fabricate a square word line poly spacer |
| US6737700B1 (en) * | 2003-05-13 | 2004-05-18 | Powerchip Semiconductor Corp. | Non-volatile memory cell structure and method for manufacturing thereof |
| CN1641861A (zh) * | 2004-01-13 | 2005-07-20 | 硅存储技术公司 | 将电子编程到非易失性存储单元浮栅上的改进方法 |
| CN1992235A (zh) * | 2005-12-26 | 2007-07-04 | 东部电子股份有限公司 | Nor型闪存单元阵列及其制造方法 |
| CN102610575A (zh) * | 2011-01-21 | 2012-07-25 | 中芯国际集成电路制造(上海)有限公司 | 制作分离栅极式快闪存储器单元的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023088067A1 (zh) * | 2021-11-18 | 2023-05-25 | 华虹半导体(无锡)有限公司 | 浮栅型分栅闪存器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102637455A (zh) | 存储器阵列 | |
| CN101465161A (zh) | 共享字线的分栅式闪存 | |
| US20160013195A1 (en) | Method to improve memory cell erasure | |
| KR102088319B1 (ko) | 비휘발성 메모리 장치 | |
| CN101777521A (zh) | 共享字线的分栅式闪存制造方法 | |
| CN102983139B (zh) | 半导体存储器 | |
| CN102456694B (zh) | 一种存储器结构 | |
| CN101958149A (zh) | 二晶体管结构的快速存取非易失性存储器存储单元 | |
| CN103346157B (zh) | 分栅式闪存结构及其制造方法 | |
| CN104882472A (zh) | 一种用于提高写效率的分离栅闪存结构 | |
| TWI243474B (en) | Semiconductor-memory cells and their production method | |
| CN103715076B (zh) | 提高分栅式闪存中控制栅极对浮栅的耦合系数的方法 | |
| CN101694844A (zh) | 共享字线的基于氮化硅浮栅的分栅式闪存 | |
| CN101692452B (zh) | 共享存储单元的分栅式闪存 | |
| US9087734B2 (en) | Non-volatile memory devices with non-uniform floating gate coupling | |
| CN104934328A (zh) | 一种减少闪存制造过程中使用的光罩数量的方法 | |
| CN105206611A (zh) | 一种Flash器件及其制备方法 | |
| CN101794787B (zh) | 共享字线的无触点分栅式闪存 | |
| CN102983080A (zh) | 改进分栅存储器的擦除及编程性能的方法 | |
| CN104157558A (zh) | 闪存存储器栅极结构、制备方法及其应用 | |
| US11515316B2 (en) | Semiconductor memory device | |
| CN101694845A (zh) | 共享字线的分栅式闪存 | |
| CN107316657A (zh) | 存储单元 | |
| CN101814510B (zh) | 共享字线的无触点sonos分栅式闪存 | |
| CN101692453A (zh) | 共享存储单元的分栅式闪存 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150902 |
|
| RJ01 | Rejection of invention patent application after publication |