CN104157558A - 闪存存储器栅极结构、制备方法及其应用 - Google Patents
闪存存储器栅极结构、制备方法及其应用 Download PDFInfo
- Publication number
- CN104157558A CN104157558A CN201310178475.5A CN201310178475A CN104157558A CN 104157558 A CN104157558 A CN 104157558A CN 201310178475 A CN201310178475 A CN 201310178475A CN 104157558 A CN104157558 A CN 104157558A
- Authority
- CN
- China
- Prior art keywords
- flash memories
- width
- control gate
- grid structure
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 107
- 238000002360 preparation method Methods 0.000 title claims abstract description 45
- 238000007667 floating Methods 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims description 62
- 230000004888 barrier function Effects 0.000 claims description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 26
- 238000001312 dry etching Methods 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- 238000010276 construction Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 7
- 238000009616 inductively coupled plasma Methods 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 125000004122 cyclic group Chemical group 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 60
- 230000001351 cycling effect Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种闪存存储器栅极结构、制备方法及其应用,与现有技术形成等宽的栅极结构相比较，采用本发明的制备方法形成的栅极结构包括具有第一宽度的控制栅以及具有第二宽度的浮栅，其中，第二宽度大于第一宽度，换言之，本发明在未改变浮栅关键尺寸的同时，减小了控制栅的关键尺寸，从而使本发明在保证闪存存储器性能几乎不受影响的前提下，进一步增加了控制栅与接触孔之间的距离，从而降低闪存存储器中字线与位线之间产生意外导通的几率，提高闪存存储器在循环操作中的有效性，增加闪存存储器的制备良率和可靠性。
Description
技术领域
本发明属于半导体器件的制造领域，涉及一种闪存存储器及其制备方法，特别是涉及一种闪存存储器栅极结构及其制备方法。
背景技术
随着各种移动设备中对数据存储要求的日益增大，对能在断电情况下仍然保存数据的非挥发性半导体存储器（非易失性存储器）的需求越来越大。闪存存储器（Flash Memory，简称闪存）是一种发展很快的非挥发性半导体存储器，它既具有半导体存储器读取速度快、存储容量大的优点，又克服了DRAM和SRAM那样切断电源便损失所存数据的缺陷。它与EPROM、EEPROM一样可以改写，又比它们容易改写且价格相对便宜。闪存存储器自从1988年由英特尔率先推出之后，已被应用在数以千计的产品之中，包括移动电话、笔记本电脑、掌上电脑和U盘等移动设备、以及网络路由器和舱内录音机这样的工业产品中。同计算机硬盘比较，它不仅存取快，而且体小量轻、功耗底，还不易损坏。因此，闪存存储器具有其它广阔的应用领域，适用于高集成度、高性能、数据采集和保密以及断电仍然保留信息等多种场合。
目前市场上流行的闪存阵列主要以NOR（或非门）型阵列结构和NAND（与非门）型阵列结构为主流，其中，NOR闪存存储器（NOR Flash）在存储格式和读写方式上都与常用的内存相近，支持随机读写，具有较高的速度。
典型的闪存存储器主要是由浮栅（Floating Gate）与控制栅（Control Gate）所构成，控制栅设置于浮栅之上且二者之间以阻挡氧化层相隔，同时浮栅与衬底之间以隧穿氧化层（Tunnel Oxide）相隔。如图1a所示，在半导体衬底1’表面由下至上依次形成均具有第二宽度d2的隧穿氧化层21’、浮栅22’、阻挡氧化层23’和控制栅24’以形成位于半导体衬底1’上的栅极结构2’；而后如图1b所示，在所述栅极结构2’两侧形成侧墙结构3’，并对所述半导体衬底1’进行源区4’和漏区5’的制备；之后如图1c所示，形成贯穿层间电介质层7’的接触孔6’，以完成闪存存储器的电连接。
不过，随着集成电路技术的发展，不断地提升产品内部元件集成度的同时，要求闪存存储器单元的尺寸越来越小，导致各个存储单元间的距离也越来越短，从而引发闪存存储器中接触孔与控制栅之间的距离随之大幅减小，极易产生闪存存储器中字线（word line）与位线（bit ling）之间意外导通（bridge），造成闪存存储器的循环操作失效（cycling failure），直接影响了产品的制备良率和可靠性，降低收益，因此，在小尺寸（小于0.13μm）的闪存制作工艺中，增加闪存存储器中接触孔与控制栅之间的距离是闪存存储器在制备过程中亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种闪存存储器栅极结构、制备方法及其应用，用于解决现有技术中随着闪存存储器尺寸减小而使控制栅与接触孔之间距离减小，从而导致闪存存储器循环操作失效进而降低产品的制备良率和可靠性的问题。
为实现上述目的及其他相关目的，本发明提供一种闪存存储器栅极结构的制备方法，至少包括以下步骤：
1）在自下向上依次形成有隧穿氧化材料层、浮栅材料层、阻挡氧化材料层、控制栅材料层及硬掩膜的半导体衬底上，对硬掩膜和控制栅材料层进行干法刻蚀，形成依次位于阻挡氧化材料层上的具有第一宽度的控制栅和硬掩膜；
2）在所述控制栅和硬掩膜的两侧形成第一侧墙结构；
3）以所述的第一侧墙结构和硬掩膜为掩膜，依次干法刻蚀阻挡氧化材料层和浮栅材料层直至暴露所述隧穿氧化材料层，以形成位于所述控制栅下的均具有第二宽度的阻挡氧化层及浮栅，以形成闪存存储器的栅极结构，其中，所述第二宽度大于第一宽度，被保留的第一侧墙结构作为控制栅侧墙结构。
可选地，所述第二宽度与第一宽度的比值范围为1.1~1.45。
可选地，步骤2）中形成所述第一侧墙结构的具体步骤是在步骤1）获得的结构表面形成第一侧墙材料，而后进行干法刻蚀，以形成位于所述控制栅和硬掩膜两侧的第一侧墙结构。
可选地，所述第一侧墙结构和硬掩膜的材料选自氧化硅或氮化硅。
可选地，所述浮栅材料层和控制栅材料层为多晶硅，所述隧穿氧化材料层为氧化硅。
可选地，所述阻挡氧化材料层为三层的叠层结构，其中，所述叠层结构的最下层和最上层为氧化硅，所述叠层结构的中间层为氮化硅。
可选地，所述半导体衬底材料选自硅、硅锗、绝缘层上硅、绝缘层上硅锗或绝缘层上锗。
可选地，所述干法刻蚀至少包括反应离子刻蚀、感应耦合等离子体刻蚀或高浓度等离子体刻蚀。
本发明还提供一种闪存存储器栅极结构，至少包括：
形成于半导体衬底表面的隧穿氧化层；
若干自下向上依次形成在所述隧穿氧化层上且具有第二宽度的浮栅及阻挡氧化层；
形成在所述阻挡氧化层上的具有第一宽度的控制栅，其中，所述第二宽度大于第一宽度。
可选地，所述栅极结构还包括形成控制栅上的硬掩膜及形成在所述阻挡氧化层上且位于控制栅和硬掩膜两侧的控制栅侧墙结构。
可选地，所述第二宽度为控制栅侧墙结构的厚度与第一宽度之和。
本发明还提供一种闪存存储器的制作方法, 至少包括以下步骤：
a）根据权利要求1至8中任意一项所述的制备方法形成栅极结构，在所述栅极结构两侧形成第二侧墙结构；
b）在半导体衬底顶部形成位于栅极结构之间的源区和漏区；
c）制备所述栅极结构、源区和漏区的接触孔，以供电连接。
可选地，所述第二侧墙结构的材料至少包括氧化硅或氮化硅。
可选地，所述步骤c）的具体内容包括：在步骤b）获得的结构表面形成层间电介质层，而后制备贯穿所述层间电介质层的且分别连接至所述栅极结构、源区和漏区的接触孔，填充所述接触孔以完成闪存存储器的电连接。
本发明还提供一种闪存存储器，至少包括：根据权利要求9至11所述的闪存存储器栅极结构。
如上所述，本发明的闪存存储器栅极结构、制备方法及其应用，具有以下有益效果：与现有技术形成等宽（具有第二宽度）的栅极结构相比较，采用本发明的制备方法形成的栅极结构包括具有第一宽度的控制栅以及具有第二宽度的浮栅，其中，第二宽度大于第一宽度，换言之，本发明在未改变浮栅关键尺寸（critical dimension）的同时，减小了控制栅的关键尺寸，从而使本发明在保证闪存存储器性能几乎不受影响的前提下，进一步增加了控制栅与接触孔之间的距离，从而降低闪存存储器中字线与位线之间产生意外导通的几率，提高闪存存储器在循环操作中的有效性，增加闪存存储器的制备良率和可靠性。
附图说明
图1a至1c显示为现有技术中制备闪存存储器各步骤的结构示意图。
图2显示为本发明的闪存存储器栅极结构的制备方法的流程图。
图3a至3c显示为本发明的闪存存储器栅极结构及其制备方法在实施例一中各步骤的结构示意图，其中，图3c显示为本发明闪存存储器栅极结构的结构示意图。
图4a至4c显示为本发明的闪存存储器及其制备方法在实施例二中各步骤的结构示意图，其中，图4c显示为本发明闪存存储器的结构示意图。
元件标号说明
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图4c。需要说明的是，以下具体实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
随着集成电路技术的发展，不断地提升产品内部元件集成度的同时，要求闪存存储器单元的尺寸越来越小，导致各个存储单元间的距离也越来越短，从而引发闪存存储器中接触孔与控制栅之间的距离随之大幅减小，极易产生闪存存储器中字线（word line）与位线（bit ling）之间意外导通（bridge），造成闪存存储器的循环操作失效（cycling failure），直接影响了产品的制备良率和可靠性，降低收益，因此，在小尺寸（小于0.13μm）的闪存制作工艺中，增加闪存存储器中接触孔与控制栅之间的距离是闪存存储器在制备过程中亟待解决的问题。
有鉴于此，本发明提供了一种闪存存储器栅极结构、制备方法及其应用，与现有技术形成等宽（具有第二宽度）的栅极结构相比较，采用本发明的制备方法形成具有第一宽度的控制栅以及具有第二宽度的浮栅，其中，第二宽度大于第一宽度，换言之，本发明在未改变浮栅关键尺寸（critical dimension）的同时，减小了控制栅的关键尺寸，从而使本发明在保证闪存存储器性能几乎不受影响的前提下，进一步增加了控制栅与接触孔之间的距离，从而降低闪存存储器中字线与位线之间产生意外导通的几率，提高闪存存储器在循环操作中的有效性，增加闪存存储器的制备良率和可靠性。以下将详细阐述本发明的闪存存储器栅极结构、制备方法及其应用的实施方式，使本领域技术人员不需要创造性劳动即可理解本发明的闪存存储器栅极结构、制备方法及其应用。
实施例一
如图2至图3c所示，本发明提供一种闪存存储器栅极结构的制备方法，所述制备方法至少包括以下步骤：
首先执行步骤1），请参阅图2的S1步骤及图3a，在自下向上依次形成有隧穿氧化材料层210、浮栅材料层220、阻挡氧化材料层230、控制栅材料层及硬掩膜8的半导体衬底1上，对硬掩膜8和控制栅材料层进行干法刻蚀，形成依次位于阻挡氧化材料层230上的若干具有第一宽度d1的控制栅24和硬掩膜8。
其中，所述半导体衬底1材料选自硅、硅锗、绝缘层上硅、绝缘层上硅锗或绝缘层上锗，在本实施例中为硅材料半导体衬底1；所述隧穿氧化材料层210为单层结构的氧化硅；所述浮栅材料层220和控制栅材料层为多晶硅；所述阻挡氧化材料层230为三层的叠层结构，其中，所述叠层结构的最下层和最上层为氧化硅，所述叠层结构的中间层为氮化硅；所述硬掩膜8材料至少包括氧化硅或氮化硅，在本实施例中，所述硬掩膜8为氮化硅；所述干法刻蚀至少包括反应离子刻蚀（RIE）、感应耦合等离子体刻蚀（ICP）或高浓度等离子体刻蚀（HDP），在本实施例中，采用感应耦合等离子体刻蚀。接着执行步骤2）。
在步骤2）中，请参阅图2的S2步骤及图3b，在所述控制栅24和硬掩膜8的两侧形成第一侧墙结构31。所述第一侧墙结构31材料至少包括氧化硅或氮化硅，在本实施例中，所述第一侧墙结构31为氧化硅，其中，第一侧墙结构31和硬掩膜8的材料未限制是否相同。
需要说明的是，形成所述第一侧墙结构31的具体步骤为：在步骤1）获得的结构表面形成第一侧墙材料，而后进行干法刻蚀以形成位于所述控制栅24和硬掩膜8两侧的第一侧墙结构31。由于形成的第一侧墙材料厚度远小于硬掩膜8的厚度，因此在刻蚀形成第一侧墙结构时，对硬掩膜的损耗较小。同时，由于所述干法刻蚀为各向异性蚀刻，只在深度上的进行刻蚀，在横向几乎未刻蚀，因此刻蚀后形成的第一侧墙结构的厚度与初始形成第一侧墙材料的厚度大致相同。接着执行步骤3）。
在步骤3）中，请参阅图2的S3步骤及图3c，以所述的第一侧墙结构31和硬掩膜8为掩膜，自上向下依次干法刻蚀阻挡氧化材料层230和浮栅材料层220直至暴露所述隧穿氧化材料层210，以形成位于所述控制栅24下的均具有第二宽度的阻挡氧化层23及浮栅22，以形成闪存存储器栅极结构。其中，所述栅极结构至少包括控制栅24、阻挡氧化层23、浮栅22及位于其下的隧穿氧化层21；所述第二宽度d2大于第一宽度d1，所述第二宽度d2与第一宽度d1的比值范围为1.1~1.45，在本实施例中，优选的，d2：d1=1.2：1；所述步骤3）中被保留的第一侧墙结构31为控制栅侧墙结构33；所述阻挡氧化层23和隧穿氧化层21作为栅介质层。
需要说明的是，经过步骤3）的干法刻蚀后，所述半导体衬底1表面仍保留隧穿氧化层21，以防止后续工艺对半导体衬底表面造成损伤而导致器件性能降低。本实施例图3c中，干法刻蚀部分隧穿氧化材料层210以在浮栅22下形成隧穿氧化层21的同时，仍保留位于半导体衬底1表面的隧穿氧化层21。
需要进一步说明的是，步骤3）的干法刻蚀对第一侧墙结构31和硬掩膜8的损耗很小，因此经过该干法刻蚀后，控制栅24上仍保留硬掩膜8，且被保留的第一侧墙结构31（即控制栅侧墙结构33）的厚度与第一侧墙结构31的厚度相差很小，原因在于：虽然第一侧墙结构31、硬掩膜8和阻挡氧化层23的材料类似，但是步骤3）中的干法刻蚀采用各向异性干法刻蚀，只在深度上的进行刻蚀，在横向几乎未刻蚀，因此能够保证刻蚀深度的同时而不影响刻蚀的宽度，又由于硬掩膜8的厚度足够厚（远大于阻挡氧化层23的厚度），因此步骤3）的干法刻蚀对第一侧墙结构31和硬掩膜8的损耗很小。
需要指出的是，在本实施例中，所述控制栅侧墙结构33的厚度与第一宽度d1的总宽度即为第二宽度d2。
需要进一步指出的是，本实施例中浮栅22宽度仍保持现有技术中的第二宽度（本实施例未改变浮栅的关键尺寸），不过，本实施例采用具有第一宽度的控制栅24且第一宽度小于第二宽度，因此，本实施例减小了控制栅24的关键尺寸，从而使本发明在保证闪存存储器性能几乎不受影响的前提下，以增加了控制栅24与后续预制备的闪存存储器的接触孔之间的距离，从而降低闪存存储器中字线与位线之间产生意外导通的几率，提高闪存存储器在循环操作中的有效性，增加闪存存储器的制备良率和可靠性。
请参阅图3c，本发明还提供一种闪存存储器栅极结构，至少包括：形成与半导体衬底1上的隧穿氧化层21、浮栅22、阻挡氧化层23、控制栅23。在本实施例中，所述闪存存储器栅极结构还包括控制栅侧墙结构33和硬掩膜8。
所述半导体衬底1材料选自硅、硅锗、绝缘层上硅、绝缘层上硅锗或绝缘层上锗，在本实施例中为硅材料半导体衬底1；所述隧穿氧化层21为单层结构的氧化硅；所述浮栅层22和控制栅24为多晶硅；所述阻挡氧化层23为三层的叠层结构，其中，所述叠层结构的最下层和最上层为氧化硅，所述叠层结构的中间层为氮化硅；所述硬掩膜8材料至少包括氧化硅或氮化硅，在本实施例中，所述硬掩膜8为氮化硅；所述控制栅侧墙结构33材料至少包括氧化硅或氮化硅，在本实施例中，所述控制栅侧墙结构33为氧化硅，其中，控制栅侧墙结构33和硬掩膜8的材料未限制是否相同。
在本实施例中，所述隧穿氧化层21形成于半导体衬底1表面；若干所述浮栅22及阻挡氧化层23均具有第二宽度d2且自下向上依次形成在所述隧穿氧化层21上；所述控制栅24具有第一宽度d1且形成在所述阻挡氧化层23上，其中，所述第二宽度大于第一宽度，所述第二宽度d2与第一宽度d1的比值范围为1.1~1.45，在本实施例中，优选的，d2：d1=1.2：1；所述阻挡氧化层23和隧穿氧化层21作为栅极结构的栅介质层。
在本实施例中，所述栅极结构还包括形成在控制栅24上的硬掩膜8及形成在所述阻挡氧化层23上且位于控制栅24和硬掩膜8两侧的控制栅侧墙结构33。需要指出的是，在本实施例中，所述控制栅侧墙结构33的厚度与第一宽度d1的总宽度即为第二宽度d2。
本实施例提供了一种闪存存储器栅极结构及其制备方法，与现有技术形成等宽（具有第二宽度）的栅极结构相比较，采用本发明的制备方法形成的栅极结构包括具有第一宽度的控制栅以及具有第二宽度的浮栅，其中，第二宽度大于第一宽度，换言之，本发明在未改变浮栅关键尺寸（critical dimension）的同时，减小了控制栅的关键尺寸，从而使本发明在保证闪存存储器性能几乎不受影响前提下，进一步增加了控制栅与预制备的接触孔之间的距离，从而有利于降低闪存存储器中字线与位线之间产生意外导通的几率，提高闪存存储器在循环操作中的有效性，增加闪存存储器的制备良率和可靠性。
实施例二
实施例二中涉及的栅极结构及其制备与实施例一中内容相同，具体栅极结构的相关内容请参阅实施例一，实施例二中不再对其进行赘述。
本发明提供一种闪存存储器的制作方法，至少包括以下步骤：
首先执行步骤a），根据实施例一闪存存储器栅极结构的制备方法形成栅极结构，其中，形成栅极结构的具体步骤请参阅实施例一的相关描述；如图4a所示，在所述栅极结构两侧形成第二侧墙结构32，所述第二侧墙结32的材料至少包括氧化硅或氮化硅，其中，所述控制栅侧墙结构33和第二侧墙结32的材料未限制是否相同。
需要说明的是，如图4a所示，形成第二侧墙结32之后，暴露出半导体衬底1表面，以供后续源、漏区制备。接着执行步骤b）。
在步骤b）中，如图4b所示，在半导体衬底1顶部形成位于栅极结构之间的源区4和漏区5，具体制备源区4和漏区5的工艺是本领域技术人员所熟知的，在此不再一一详述。接着执行步骤c）。
在步骤c）中，如图4c所示，制备所述栅极结构、源区4和漏区5的接触孔6，以供电连接。所述步骤c）的具体内容包括：在步骤b）获得的结构表面形成层间电介质层7，而后制备贯穿所述层间电介质层7的且分别连接至所述栅极结构、源区4和漏区5的接触孔6，填充所述接触孔6以完成闪存存储器的电连接。
如图4c所示，本发明还提供一种闪存存储器，至少包括：根据实施例一的闪存存储器栅极结构。在本实施例中，所述闪存存储器还包括：形成在所述栅极结构两侧的第二侧墙结构32、形成在半导体衬底1顶部且位于栅极结构之间的源区4和漏区5、以及覆盖形成有栅极结构及第二侧墙结构32的半导体衬底1结构表面的层间电介质层7、和贯穿所述层间电介质层7的且分别连接至所述栅极结构、源区4和漏区5的接触孔6。
综上所述，本实施例提供了一种闪存存储器及其制备方法，与现有技术形成等宽（具有第二宽度）的栅极结构相比较，采用本发明的制备方法形成具有第一宽度的控制栅以及具有第二宽度的浮栅，其中，第二宽度大于第一宽度，换言之，本发明在未改变浮栅关键尺寸（critical dimension）的同时，减小了控制栅的关键尺寸，从而使本发明在保证闪存存储器性能几乎不受影响的前提下，进一步增加了控制栅与接触孔之间的距离，从而降低闪存存储器中字线与位线之间产生意外导通的几率，提高闪存存储器在循环操作中的有效性，增加闪存存储器的制备良率和可靠性。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (15)
1.一种闪存存储器栅极结构的制备方法，其特征在于，所述制备方法至少包括以下步骤：
1）在自下向上依次形成有隧穿氧化材料层、浮栅材料层、阻挡氧化材料层、控制栅材料层及硬掩膜的半导体衬底上，对硬掩膜和控制栅材料层进行干法刻蚀，形成依次位于阻挡氧化材料层上的具有第一宽度的控制栅和硬掩膜；
2）在所述控制栅和硬掩膜的两侧形成第一侧墙结构；
3）以所述的第一侧墙结构和硬掩膜为掩膜，依次干法刻蚀阻挡氧化材料层和浮栅材料层直至暴露所述隧穿氧化材料层，以形成位于所述控制栅下的均具有第二宽度的阻挡氧化层及浮栅，以形成闪存存储器的栅极结构，其中，所述第二宽度大于第一宽度，被保留的第一侧墙结构作为控制栅侧墙结构。
2.根据权利要求1所述的闪存存储器栅极结构的制备方法，其特征在于：所述第二宽度与第一宽度的比值范围为1.1~1.45。
3.根据权利要求1所述的闪存存储器栅极结构的制备方法，其特征在于：步骤2）中形成所述第一侧墙结构的具体步骤是在步骤1）获得的结构表面形成第一侧墙材料，而后进行干法刻蚀，以形成位于所述控制栅和硬掩膜两侧的第一侧墙结构。
4.根据权利要求1所述的闪存存储器栅极结构的制备方法，其特征在于：所述第一侧墙结构和硬掩膜的材料选自氧化硅或氮化硅。
5.根据权利要求1所述的闪存存储器栅极结构的制备方法，其特征在于：所述浮栅材料层和控制栅材料层为多晶硅，所述隧穿氧化材料层为氧化硅。
6.根据权利要求1所述的闪存存储器栅极结构的制备方法，其特征在于：所述阻挡氧化材料层为三层的叠层结构，其中，所述叠层结构的最下层和最上层为氧化硅，所述叠层结构的中间层为氮化硅。
7.根据权利要求1所述的闪存存储器栅极结构的制备方法，其特征在于：所述半导体衬底材料选自硅、硅锗、绝缘层上硅、绝缘层上硅锗或绝缘层上锗。
8.根据权利要求1所述的闪存存储器栅极结构的制备方法，其特征在于：所述干法刻蚀至少包括反应离子刻蚀、感应耦合等离子体刻蚀或高浓度等离子体刻蚀。
9.一种闪存存储器栅极结构，所述栅极结构至少包括：
形成于半导体衬底表面的隧穿氧化层；
若干自下向上依次形成在所述隧穿氧化层上且具有第二宽度的浮栅及阻挡氧化层；
形成在所述阻挡氧化层上的具有第一宽度的控制栅，其中，所述第二宽度大于第一宽度。
10.根据权利要求9所述的闪存存储器栅极结构，其特征在于：所述栅极结构还包括形成控制栅上的硬掩膜及形成在所述阻挡氧化层上且位于控制栅和硬掩膜两侧的控制栅侧墙结构。
11.根据权利要求10所述的闪存存储器栅极结构，其特征在于：所述第二宽度为控制栅侧墙结构的厚度与第一宽度之和。
12.一种闪存存储器的制作方法，所述制备方法至少包括以下步骤：
a）根据权利要求1至8中任意一项所述的制备方法形成栅极结构，在所述栅极结构两侧形成第二侧墙结构；
b）在半导体衬底顶部形成位于栅极结构之间的源区和漏区；
c）制备所述栅极结构、源区和漏区的接触孔，以供电连接。
13.根据权利要求12所述的闪存存储器的制作方法，其特征在于：所述第二侧墙结构的材料至少包括氧化硅或氮化硅。
14.根据权利要求12所述的闪存存储器的制作方法，其特征在于：所述步骤c）的具体内容包括：在步骤b）获得的结构表面形成层间电介质层，而后制备贯穿所述层间电介质层的且分别连接至所述栅极结构、源区和漏区的接触孔，填充所述接触孔以完成闪存存储器的电连接。
15.一种闪存存储器，至少包括：根据权利要求9至11所述的闪存存储器栅极结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310178475.5A CN104157558A (zh) | 2013-05-15 | 2013-05-15 | 闪存存储器栅极结构、制备方法及其应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310178475.5A CN104157558A (zh) | 2013-05-15 | 2013-05-15 | 闪存存储器栅极结构、制备方法及其应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104157558A true CN104157558A (zh) | 2014-11-19 |
Family
ID=51883032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310178475.5A Pending CN104157558A (zh) | 2013-05-15 | 2013-05-15 | 闪存存储器栅极结构、制备方法及其应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104157558A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459536A (zh) * | 2019-08-23 | 2019-11-15 | 上海华虹宏力半导体制造有限公司 | Pip电容的制作方法 |
| CN112331654A (zh) * | 2020-11-02 | 2021-02-05 | 上海华力微电子有限公司 | 提高缩减浮栅极闪存性能的方法及结构 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174387A (ja) * | 1997-06-27 | 1999-03-16 | Ricoh Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| CN1336691A (zh) * | 2000-05-22 | 2002-02-20 | 阿克特兰斯系统公司 | 带无接点位线的闪速存储器单元及其制造方法 |
| CN1495905A (zh) * | 2002-09-19 | 2004-05-12 | ǰѶϵͳ�ɷ�����˾ | 自对准分离栅极与非闪存及制造方法 |
| CN1508874A (zh) * | 2002-10-07 | 2004-06-30 | ǰѶϵͳ�ɷ�����˾ | 闪存单元及其制造方法 |
| JP2004186319A (ja) * | 2002-12-02 | 2004-07-02 | Renesas Technology Corp | 半導体装置 |
| US20040180495A1 (en) * | 2003-03-13 | 2004-09-16 | Chih-Wei Hung | Flash memory and method of fabrication |
| US20060108630A1 (en) * | 2004-11-24 | 2006-05-25 | Innotech Corporation | Semiconductor memory and method for manufacturing the same |
| CN1967811A (zh) * | 2005-11-17 | 2007-05-23 | 茂德科技股份有限公司 | 分离式栅极快闪存储单元及其形成方法 |
| US20090140317A1 (en) * | 2007-12-03 | 2009-06-04 | Interuniversitair Microelektronica Centrum (Imec) | Multiple Layer floating gate non-volatile memory device |
| CN101944509A (zh) * | 2009-07-07 | 2011-01-12 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器的制作方法 |
-
2013
- 2013-05-15 CN CN201310178475.5A patent/CN104157558A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174387A (ja) * | 1997-06-27 | 1999-03-16 | Ricoh Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| CN1336691A (zh) * | 2000-05-22 | 2002-02-20 | 阿克特兰斯系统公司 | 带无接点位线的闪速存储器单元及其制造方法 |
| CN1495905A (zh) * | 2002-09-19 | 2004-05-12 | ǰѶϵͳ�ɷ�����˾ | 自对准分离栅极与非闪存及制造方法 |
| CN1508874A (zh) * | 2002-10-07 | 2004-06-30 | ǰѶϵͳ�ɷ�����˾ | 闪存单元及其制造方法 |
| JP2004186319A (ja) * | 2002-12-02 | 2004-07-02 | Renesas Technology Corp | 半導体装置 |
| US20040180495A1 (en) * | 2003-03-13 | 2004-09-16 | Chih-Wei Hung | Flash memory and method of fabrication |
| US7029973B2 (en) * | 2003-03-13 | 2006-04-18 | Powerchip Semiconductor Corp. | Method of fabricating a flash memory cell |
| US20060108630A1 (en) * | 2004-11-24 | 2006-05-25 | Innotech Corporation | Semiconductor memory and method for manufacturing the same |
| CN1967811A (zh) * | 2005-11-17 | 2007-05-23 | 茂德科技股份有限公司 | 分离式栅极快闪存储单元及其形成方法 |
| US20090140317A1 (en) * | 2007-12-03 | 2009-06-04 | Interuniversitair Microelektronica Centrum (Imec) | Multiple Layer floating gate non-volatile memory device |
| CN101944509A (zh) * | 2009-07-07 | 2011-01-12 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器的制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459536A (zh) * | 2019-08-23 | 2019-11-15 | 上海华虹宏力半导体制造有限公司 | Pip电容的制作方法 |
| CN112331654A (zh) * | 2020-11-02 | 2021-02-05 | 上海华力微电子有限公司 | 提高缩减浮栅极闪存性能的方法及结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104241287B (zh) | 半导体装置 | |
| CN103426823B (zh) | 快闪存储器的制作方法 | |
| CN104103592A (zh) | 一种闪存存储器的制造方法 | |
| KR102019375B1 (ko) | 반도체 장치 및 그 제조방법, 그리고 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 | |
| KR20170079090A (ko) | 전자장치 및 그 제조방법 | |
| CN104112654A (zh) | 一种减少浮栅孔洞的工艺方法 | |
| CN104051346A (zh) | 一种闪存存储器的制备方法 | |
| CN104103593A (zh) | 一种闪存存储器的制作方法 | |
| KR102043734B1 (ko) | 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 | |
| CN104157558A (zh) | 闪存存储器栅极结构、制备方法及其应用 | |
| CN105261594B (zh) | 自对准分离栅闪存的形成方法 | |
| CN103107076A (zh) | 分离栅极式快闪存储器及存储器组的制作方法 | |
| KR20180103425A (ko) | 트랜지스터를 포함하는 전자 장치 및 그 제조 방법 | |
| CN105789113A (zh) | 存储器及其形成方法和使用方法 | |
| CN104157615B (zh) | 闪存存储器的制备方法 | |
| KR20160030654A (ko) | 트랜지스터, 상기 트랜지스터를 포함하는 전자장치 및 그 제조방법 | |
| US9257487B2 (en) | Three dimensional semiconductor integrated circuit having gate pick-up line and method of manufacturing the same | |
| US8836074B2 (en) | Semiconductor memory device | |
| KR20120019998A (ko) | 비휘발성 메모리 장치 | |
| KR20140141347A (ko) | 반도체 장치 및 그의 제조 방법 | |
| CN102983080A (zh) | 改进分栅存储器的擦除及编程性能的方法 | |
| CN105206611A (zh) | 一种Flash器件及其制备方法 | |
| CN103021957A (zh) | 提高闪存中控制栅极对浮栅耦合系数的方法 | |
| CN104637816B (zh) | 闪存存储单元及其制备方法 | |
| KR100819345B1 (ko) | 플래시 메모리 소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141119 |