CN114256251A - 形成具有存储器单元、高压器件和逻辑器件的设备的方法 - Google Patents

形成具有存储器单元、高压器件和逻辑器件的设备的方法 Download PDF

Info

Publication number
CN114256251A
CN114256251A CN202010993707.2A CN202010993707A CN114256251A CN 114256251 A CN114256251 A CN 114256251A CN 202010993707 A CN202010993707 A CN 202010993707A CN 114256251 A CN114256251 A CN 114256251A
Authority
CN
China
Prior art keywords
region
substrate
layer
forming
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010993707.2A
Other languages
English (en)
Inventor
王春明
宋国祥
邢精成
孙士祯
X·刘
N·多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Priority to CN202010993707.2A priority Critical patent/CN114256251A/zh
Priority to US17/151,944 priority patent/US11315940B2/en
Priority to PCT/US2021/014244 priority patent/WO2022060402A1/en
Priority to JP2023517707A priority patent/JP7425929B2/ja
Priority to EP21706421.1A priority patent/EP4214756A1/en
Priority to KR1020237007683A priority patent/KR102567123B1/ko
Priority to TW110134160A priority patent/TWI809502B/zh
Publication of CN114256251A publication Critical patent/CN114256251A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种在衬底上形成存储器单元、HV器件和逻辑器件的方法，该方法包括：使衬底的存储器单元区域和HV器件区域的上表面凹陷；在存储器单元区域和HV器件区域中形成多晶硅层；在存储器单元区域和HV器件区域中形成穿过第一多晶硅层并进入硅衬底的第一沟槽；用绝缘材料填充第一沟槽；形成到逻辑器件区域中的衬底中的第二沟槽以形成向上延伸的鳍片；移除存储器单元区域中的多晶硅层的部分以形成浮置栅极；在存储器单元区域中形成擦除栅极和字线栅极，在HV器件区域中形成HV栅极，以及在逻辑器件区域中形成来自第二多晶硅层的虚拟栅极；以及用缠绕在鳍片周围的金属栅极替换虚拟栅极。

Description

形成具有存储器单元、高压器件和逻辑器件的设备的方法
技术领域
本发明涉及形成具有非易失性存储器单元、高压器件和鳍式场效晶体管(FINFET)逻辑器件的设备的方法。
背景技术
具有选择栅极、浮置栅极、控制栅极和擦除栅极的分裂栅非易失性闪存存储器单元是本领域中众所周知的。参见例如美国专利6,747,310和7,868,375，这些专利以引用方式并入本文。具有选择栅极、浮置栅极和擦除栅极的分裂栅非易失性闪存存储器单元也是本领域中众所周知的。参见例如美国专利7,315,056和8,711,636，这些专利以引用方式并入本文。也已知在相同的硅片上形成逻辑器件(即，低压和/或高压逻辑器件)，并且这样做共享用于形成存储器单元和逻辑器件两者的部分的加工步骤中的一些(例如，使用相同的多晶硅沉积工艺形成存储器单元和逻辑器件两者的栅极)。然而，形成存储器单元的其他加工步骤可不利地影响先前制备的逻辑器件，并且反之亦然，所以在相同的晶圆上形成两种类型的器件常常是困难和复杂的。
为了通过缩小光刻尺寸来解决减小的沟道宽度的问题，已经提出了用于存储器单元结构的FinFET类型的结构。在FinFET类型的结构中，半导体材料的鳍形构件将源极区连接到漏极区。鳍形构件具有顶表面和两个侧表面。然后，从源极区到漏极区的电流可沿鳍形构件的顶表面以及两个侧表面流动。因此，沟道区的有效宽度增加，从而增加了电流。然而，通过将沟道区“折叠”成两个侧表面增加沟道区的有效宽度而不牺牲更多的半导体基板面，从而减少沟道区的“覆盖区”。已经公开了使用此类FinFET的非易失性存储器单元。现有技术FinFET非易失性存储器结构的一些示例包括美国专利号7,423,310、7,410,913、8,461,640和9,985,042以及美国专利申请16/724,010，这些专利中的每一者的全部内容以引用方式并入本文。这些现有技术引用没有设想的是利用改善的制造技术的形成在与非易失性存储器单元和高压晶体管器件两者相同的晶圆衬底上的用于逻辑器件的FinFET型配置、两者的非FinFET型配置。
美国专利号9,972,630和10,249,631(这些专利中的每一者的全部内容以引用方式并入本文)公开了具有FinFET型逻辑器件和非FinFET存储器单元的存储器器件。然而，这些专利未能设想到非FinFET型配置的高压晶体管器件的同时形成。
发明内容
前述问题和需求通过一种形成设备的方法来解决，该方法包括：
提供硅衬底，所述硅衬底带有上表面并且具有第一区域、第二区域和第三区域；
在所述衬底的所述第一区域和所述第二区域中使所述上表面凹陷，但在所述衬底的所述第二区域中不使所述上表面凹陷；
形成第一多晶硅层，所述第一多晶硅层位于所述第一区域和所述第二区域中的所述上表面上方并且与所述上表面绝缘；
使用至少第一硅蚀刻形成第一沟槽，所述第一沟槽穿过所述第一多晶硅层并进入所述第一区域和所述第二区域中而不是所述第三区域中的所述硅衬底中；
用绝缘材料填充所述第一沟槽；
在所述第一沟槽的所述填充之后，使用至少第二硅蚀刻形成进入所述第三区域中的所述硅衬底中的第二沟槽，以形成所述硅衬底的向上延伸的鳍片，所述向上延伸的鳍片具有向上延伸并终止于顶表面处的一对侧表面；
在所述鳍片的所述形成之后，在所述第一区域中的所述第一多晶硅层上方形成一对材料块；
移除所述第一区域中的所述第一多晶硅层的部分，以形成所述第一多晶硅层的一对浮置栅极，所述浮置栅极各自设置在所述一对材料块中的一个材料块下方；
执行第一注入，以在所述一对浮置栅极之间形成所述第一区域中的所述硅衬底中的第一源极区；
在所述第一区域、所述第二区域和所述第三区域中的所述硅衬底上方形成第二多晶硅层；
移除所述第二多晶硅层的部分，以形成：
所述第二多晶硅层的第一多晶硅块，所述第一多晶硅块设置在所述第一区域中的所述第一源极区上方并且与所述第一源极区绝缘，
所述第二多晶硅层的第二多晶硅块，所述第二多晶硅块设置在所述硅衬底上方并且与所述硅衬底绝缘，并且与所述第一区域中的所述一对浮置栅极中的一个浮置栅极相邻，
所述第二多晶硅层的第三多晶硅块，所述第三多晶硅块设置在所述硅衬底上方并且与所述硅衬底绝缘，并且与所述第一区域中的所述一对浮置栅极中的另一个浮置栅极相邻，
所述第二多晶硅层的第四多晶硅块，所述第四多晶硅块设置在所述第二区域中的所述硅衬底上方并且与所述硅衬底绝缘，和
所述第二多晶硅层的第五多晶硅块，所述第五多晶硅块设置在所述第三区域中的所述硅鳍片的所述一对侧表面和所述顶表面上方并且与所述一对侧表面和所述顶表面绝缘；
执行一次或多次注入，以形成：
位于所述衬底的所述第一区域中的与所述第二多晶硅块相邻的第一漏极区，
位于所述衬底的所述第一区域中的与所述第三多晶硅块相邻的第二漏极区，
位于所述衬底的所述第二区域中的与所述第四多晶硅块相邻的第二源极区，
位于所述衬底的所述第二区域中的与所述第四多晶硅块相邻的第三漏极区，
位于所述鳍片中的与所述第五多晶硅块相邻的第三源极区，和
位于所述鳍片中的与所述第五多晶硅块相邻的第四漏极区；
移除所述第五多晶硅块；
在所述第三区域中沿所述鳍片的所述一对侧表面和所述顶表面形成高K材料层；以及
在所述第三区域中的所述高K材料层上形成金属材料块，使得所述金属块沿所述鳍片的所述一对侧表面和所述顶表面延伸并与所述一对侧表面和所述顶表面绝缘。
通过查看说明书、权利要求书和附图，本发明的其他目的和特征将变得显而易见。
附图说明
图1A至图15A是示出在半导体衬底的存储器单元区域中形成非易失性存储器单元的步骤的侧面剖视图。
图1B至图15B是示出在半导体衬底的HV器件区域中形成高压器件的步骤的侧面剖视图。
图1C至图15C是示出在半导体衬底的逻辑器件区域中形成逻辑器件的步骤的侧面剖视图。
图16是存储器单元区域中的存储器单元的侧面剖视图。
图17是HV器件区域中的高压器件的侧面剖视图。
图18至图19是逻辑器件区域中的逻辑器件的侧面剖视图。
图20A至图21A是示出根据另选实施方案的在半导体衬底的存储器单元区域中形成非易失性存储器单元的步骤的侧面剖视图。
图20B至图21B是示出根据另选实施方案的在半导体衬底的HV器件区域中形成高压器件的步骤的侧面剖视图。
图20C至图21C是示出根据另选实施方案的在半导体衬底的逻辑器件区域中形成逻辑器件的步骤的侧面剖视图。
具体实施方式
参见图1A至图15A、图1B至图15B和图1C至图15C，示出了在制造半导体晶圆衬底(也称为衬底)10的存储器单元区域2(第一区域)中的成对的存储器单元(参见图1A至图15A)、衬底10的HV器件区域6(第二区域)中的高压晶体管器件(参见图1B至图15B)以及衬底10的逻辑器件区域4(第三区域)中的逻辑器件(参见图1C至图15C)的过程中的步骤的侧面剖视图。该工艺始于在衬底10的平面表面10a上形成二氧化硅(也称为氧化物)层12，其中衬底10可由P型单晶硅形成。氧化物层12可通过沉积或通过热氧化来形成。在氧化物层12上形成氮化硅层14(也称为氮化物层14)。然后，光刻掩模工艺用于图案化氮化物层14和氧化物层12(即，选择性地移除层的一些部分而非其他部分)。光刻掩模工艺包括将光致抗蚀剂材料涂覆在氮化物层14上，之后进行光致抗蚀剂的曝光和显影，以从存储器单元区域和HV器件区域2/6移除光致抗蚀剂材料，同时将光致抗蚀剂保持在逻辑器件区域4中。然后，氮化物蚀刻和氧化物蚀刻用于从存储器单元区域和HV器件区域2/6移除暴露的氮化物层和氧化物层14/12，从而使衬底10的上表面10a暴露在存储器单元区域和HV器件区域2/6中(光致抗蚀剂保护这些层免受逻辑器件区域4中的蚀刻)。在将剩余的光致抗蚀剂从逻辑器件区域4移除之后，单独使用硅氧化，或结合硅蚀刻使用硅氧化，以在存储器单元区域和HV器件区域2/6中使衬底10的暴露上表面10a凹陷。例如，硅氧化可以是在衬底的上表面10a处消耗硅的热氧化。氧化物层和氮化物层12/14保护逻辑器件区域4免受该氧化/蚀刻。然后，氧化物蚀刻用于移除热氧化形成的氧化物。所得结构示于图1A至图1C中，其中HV/存储器单元区域2/6中的衬底10的上表面10a以凹陷量R凹陷在逻辑器件区域4中的衬底10的表面10a下方。凹陷量R的非限制性示例可包括大约20nm-70nm。
从逻辑器件区域4移除氮化物层和氧化物层14/12(例如，通过一次或多次蚀刻)，从而使衬底10的表面10a暴露。在该阶段，衬底10的上表面10a是阶梯式的，其中存储器单元区域和HV器件区域2/6中的衬底10的上表面10a的部分相对于逻辑器件区域4中的衬底10的上表面10a的部分以凹陷量R凹陷(即，降低)。然后，在所有三个区域2/4/6中的衬底10的表面10a上形成氧化物(绝缘材料)层16(例如，通过沉积或热氧化物)，之后通过在氧化物层16上进行多晶硅沉积来形成多晶硅(polysilicon)(也称为多晶硅(poly))层18(第一多晶硅层)。光刻掩模工艺用于用光致抗蚀剂覆盖该结构并从逻辑器件区域4移除光致抗蚀剂。然后，多晶硅蚀刻用于从逻辑器件区域4移除多晶硅层18。所得结构示于图2A至图2C中(在光致抗蚀剂移除之后)。该多晶硅层18将最终用于形成存储器单元区域2中的存储器单元的浮置栅极。
在存储器单元区域和HV器件区域2/6中的多晶硅层18上以及逻辑器件区域4中的氧化物层16上形成氧化物层20，并且在氧化物层20上形成氮化物层22。光刻掩模步骤用于用光致抗蚀剂覆盖该结构，然后选择性地移除光致抗蚀剂的部分以使下面的氮化物层22的选定部分暴露。然后，在那些选择区域中执行一次或多次蚀刻以形成沟槽23，这些沟槽延伸穿过氮化物层22、氧化物层20、多晶硅层18、氧化物层16并进入存储器单元区域和HV器件区域2/6中的衬底10中。在光致抗蚀剂移除之后，该结构被覆盖在氧化物(即，浅沟槽隔离(STI)氧化物)层24中，从而用氧化物24填充沟槽23。然后，将该结构平坦化(例如，通过化学机械抛光-CMP)以暴露氮化物层22的顶表面。所得结构示于图3A至图3C中。
在氮化物层22上形成材料层26(例如，多晶硅)。材料层26通过以下方式图案化：形成光致抗蚀剂28；选择性地移除逻辑器件区域4中的光致抗蚀剂28的条带；以及移除层26的下面的暴露部分以在逻辑器件区域4中形成在层26中的向下延伸到下面的氮化物层22并暴露下面的氮化物层的沟槽30，如图4A至图4C所示。在光致抗蚀剂移除之后，然后在沟槽30中形成间隔物29。间隔物的形成是本领域众所周知的，并且涉及材料在结构的轮廓上方的沉积，之后进行各向异性蚀刻工艺，由此将该材料从该结构的水平表面移除，同时该材料在该结构的竖直取向表面上在很大程度上保持完整(常常具有圆化的上表面)。在这种情况下，间隔物29沿沟槽30的侧壁形成，并且优选地由氧化物或氮化物形成。接下来，通过蚀刻移除层26的剩余部分。接下来，用光致抗蚀剂覆盖该结构，该光致抗蚀剂被曝光和显影以从逻辑器件区域4移除光致抗蚀剂。然后，氮化物蚀刻用于移除逻辑器件区域中的间隔物29之间的氮化物层22的暴露部分，之后进行氧化物蚀刻以移除逻辑器件区域4中的氧化物层20和16以及存储器单元区域和HV器件区域2/6中的氧化物层20的暴露部分。然后，硅蚀刻用于在逻辑器件区域4中使衬底10的暴露表面凹陷，从而形成延伸到衬底10中的沟槽31，其中硅衬底的鳍片10b位于沟槽31之间。每个鳍片10b是向上延伸的构件，该构件具有一对侧表面10c，这些侧表面向上延伸并终止于顶表面10d，如下文相对于图19进一步解释。所得结构示于图5A至图5C中(在光致抗蚀剂移除之后)。
通过蚀刻移除间隔物29。氧化物沉积和CMP用于用STI氧化物32填充鳍片10b之间的空间。HV器件区域可具有PMOS区和NMOS区。光致抗蚀剂形成在该结构上方，并且从HV器件区域6的PMOS区移除。然后，执行到衬底10中的注入以形成N阱(NW)。然后，执行蚀刻以在HV器件区域6中使氧化物24凹陷并且移除氮化物层22。在光致抗蚀剂移除之后，光致抗蚀剂形成在该结构上方，并且从HV器件区域6的NMOS区以及从存储器单元区域2移除。然后，执行到衬底10中的注入以形成P阱(PW)。然后，执行蚀刻以在存储器单元区域2中使氧化物24凹陷并且移除氮化物层22。所得结构示于图6A至图6C中(在光致抗蚀剂移除之后)。
氧化物蚀刻用于从存储器单元区域和HV器件区域2/6移除氧化物层20(并且降低这些区域中的氧化物24的上表面)。绝缘层34(优选地包含氧化物、氮化物和氧化物的三个子层(例如，ONO层))形成在该结构上方。通过第二多晶硅沉积在ONO层34上形成多晶硅层36。在多晶硅层36上形成硬掩模层(例如，氮化物或其他适当的绝缘材料)38。所得结构示于图7A至图7C中。光致抗蚀剂形成在该结构上方，并且部分地移除以完全暴露逻辑器件区域4，完全暴露HV器件区域6，并且暴露存储器单元区域2的部分，从而使硬掩模层38的部分暴露。氮化物蚀刻用于移除硬掩模层38的暴露部分，从而暴露多晶硅层36的部分。多晶硅蚀刻用于移除多晶硅层36的暴露部分，从而暴露绝缘层34的部分。蚀刻用于移除绝缘层34的暴露部分，从而暴露多晶硅层18的部分。在光致抗蚀剂移除之后，通过氧化物沉积、氮化物沉积以及随后的氮化物各向异性蚀刻和氧化物各向异性蚀刻来形成ON(氧化物和氮化物)间隔物40/42。所得结构示于图8A至图8C中。如图8A所示，成对的堆叠结构S1和S2形成在存储器单元区域2中，这些堆叠结构包括从硬掩模层38保留的硬掩模材料块38a，该硬掩模材料块位于从多晶硅层36保留的多晶硅块36a上并位于从绝缘层34保留的绝缘块34a上，其中氧化物间隔物和氮化物间隔物40/42沿堆叠结构S1和S2的侧面形成。对于每对堆叠结构S1/S2，在堆叠结构S1和S2之间的区域在本文被称为内区IR，并且在堆叠结构S1和S2的相反两侧上的区域在本文被称为外区OR。
然后，多晶硅蚀刻用于移除存储器单元区域和HV器件区域2/6中的多晶硅层18的暴露部分(即，除了受堆叠结构S1和S2保护的那些部分之外的所有部分)。然后，通过氧化物沉积和各向异性蚀刻在堆叠结构S1和S2的侧面上形成氧化物间隔物44。叠堆结构S1和S2现在还包括在其下部部分处从多晶硅层18保留的多晶硅块18a。光致抗蚀剂形成在该结构上方，并且仅从HV器件区域6移除。可执行到HV器件区域6中的衬底10中的任选的注入。然后，氧化物蚀刻用于从HV器件区域6移除氧化物层16。氧化物层46形成在HV器件区域6中的暴露衬底表面10a上(例如，通过热氧化或沉积)，从而具有适于在该区域中形成HV器件的操作的厚度。所得结构示于图9A至9C中(在光致抗蚀剂移除之后)。
然后，用光致抗蚀剂覆盖该结构，该光致抗蚀剂被选择性地移除以暴露在存储器单元区域2中的成对的堆叠结构S1和S2之间的内区IR。然后，执行注入以在成对的堆叠结构S1和S2中的每对堆叠结构之间的衬底10中的存储器单元区域2中形成源极区48。然后，氧化物蚀刻用于移除堆叠结构S1和S2的内侧壁上的氧化物间隔物44(即，在内区IR中彼此面对的那些侧壁)。氧化物(隧道氧化物)层50形成在堆叠结构S1和S2的内侧壁上以及堆叠结构S1和S2之间的衬底表面10a上(例如，通过热氧化和/或氧化物沉积)，从而具有适用于电子隧穿的厚度。源极区48的热氧化和高掺杂物浓度可导致氧化物层50在衬底表面10a上更厚。该结构被光致抗蚀剂覆盖，该光致抗蚀剂从存储器单元区域2中的外区OR移除。在外区OR中的衬底10中执行注入(称为字线电压注入)。氧化物蚀刻用于从存储器单元区域2中的外区OR移除氧化物层16。所得结构示于图10至图10C中(在光致抗蚀剂移除之后)。
光致抗蚀剂形成在该结构上，并且从逻辑器件区域4移除。蚀刻用于从逻辑器件区域4移除氮化物层22。执行注入以在逻辑器件区域4中的衬底10中形成阱。氧化物蚀刻用于从逻辑器件4移除氧化物层20和16并且在围绕鳍片10b的沟槽31中使氧化物32凹陷。在光致抗蚀剂移除之后，在存储器单元区域和逻辑器件区域2/4中的衬底的暴露表面10a上并且沿逻辑器件区域4中的鳍片10b的侧面形成介电(绝缘)层52。介电层52也成为HV器件区域6中的氧化物层46的一部分。介电层52可为氧化物、氮氧化物或其他合适的绝缘材料。然后，将多晶硅层54(第二多晶硅层)沉积在逻辑器件区域4中的包括鳍片10b的侧面周围的结构上。CMP工艺和回蚀刻工艺用于减小多晶硅层54的厚度(即，使得多晶硅层54的上表面与存储器单元区域2中的堆叠结构S1/S2的顶部平齐或位于其下方)。所得结构示于图11A至图11C中。
硬掩模层56形成在该结构上，该结构可为单层材料或多层材料(两层在图中示出)。硬掩模层56使用一种或多种光刻工艺来图案化，从而使硬掩模层56的部分暴露。硬掩模层56的暴露部分通过一次或多次蚀刻移除，从而使多晶硅层54的部分暴露。多晶硅层54的暴露部分通过一次或多次蚀刻移除，其中位于硬掩模56的剩余部分下方并受其保护的多晶硅层54的那些部分免受一次或多次蚀刻并保留。所得结构示于图12A至图12C中，其中图12C是沿图11C的线A-A的正交于图1C至图11C的视图的鳍片10b的剖视图。硬掩模和多晶硅层的图案化可在两个阶段中执行。例如，可在存储器单元区域和HV器件区域2/6中以及在逻辑器件区域4中的局部区域中执行第一硬掩模蚀刻，之后仅针对逻辑器件区域4中的局部区域执行单独的第二硬掩模蚀刻。在光致抗蚀剂移除之后，然后执行单独的多晶硅蚀刻。所得结构具有从多晶硅层54保留的第一多晶硅块54a，这些第一多晶硅块各自设置在源极区48中的一个源极区上方，所得结构具有从多晶硅层54保留的第二多晶硅块和第三多晶硅块54b，这些第二多晶硅块和第三多晶硅块各自设置在外区OR中的与堆叠结构S1/S2中的一个堆叠结构相邻的一个外区中，所得结构具有从多晶硅层54保留的第四多晶硅块54c，这些第四多晶硅块各自设置在HV器件区域6中，并且所得结构具有从多晶硅层54保留的第五多晶硅块54d，这些第五多晶硅块各自设置在逻辑器件区域4中。第五多晶硅块54d中的每个第五多晶硅块缠绕在鳍片10b周围。
通过沉积和各向异性蚀刻在结构的侧面上形成绝缘间隔物(例如，氮化物)58。执行一系列掩模步骤和注入以形成在衬底10中的与存储器单元区域2中的多晶硅块54b相邻的漏极区60、在衬底10中的与HV器件区域6中的多晶硅块54c相邻的源极区62和漏极区64、和在衬底10中的与多晶硅块54d相邻的源极区66和漏极区68。在逻辑器件区域4中形成源极区66和漏极区68可包括移除鳍片10b的与多晶硅块54d相邻的部分，并且用外延生长的材料替换它们，其中源极区66和漏极区68是鳍片10b的外延生长的材料部分。任选地，存储器单元区域2中的漏极区60和/或HV器件区域6中的源极区和漏极区62/64也可以类似方式用外延生长的材料替换。附加的氧化物间隔物70和氮化物间隔物72可沿氮化物间隔物58形成。所得结构示于图13A至图13C中。
在该结构上方形成蚀刻停止材料层74。在该结构上方形成厚绝缘材料层(ILD)76。然后，执行化学机械抛光和蚀刻以降低ILD层76，移除硬掩模层56，并且暴露多晶硅块54a、54b、54c和54d(例如，在暴露多晶硅块54a-54d之后停止CMP)，如图14A至图14C所示。蚀刻用于从逻辑器件区域4移除多晶硅块54d(从而暴露介电层52)并移除暴露的介电层52。在该结构上形成高K材料层78(即，具有大于二氧化硅(诸如HfO2、ZrO2、TiO2、Ta2O5或其他适当的材料)的介电常数的介电常数K)。在该结构上方形成金属材料层。CMP用于移除除了通过高K材料层78设置在鳍片10b上方并与之绝缘的金属块80之外的金属材料和高K材料层。ILD绝缘层82形成在该结构上方，并且接触孔形成在ILD和其他绝缘层中以暴露各种源极区和漏极区、多晶硅块和金属块。然后，用接触材料(诸如金属)填充接触孔，以形成电触点84。最终结构示于图15A至图15C中。
图16是示出形成在存储器单元区域2中的一对非易失性存储器单元100的剖视图。每对非易失性存储器单元100包括(第一)源极区48和两个(第一和第二)漏极区60，该(第一)源极区和两个(第一和第二)漏极区在其间限定衬底10中的平面沟道区90。对于每个非易失性存储器单元100，由多晶硅块18a形成的浮置栅极设置在沟道区90的第一部分上方并控制该第一部分，并且由多晶硅块54b形成的字线(选择)栅极设置在沟道区90的第二部分上方并控制该第二部分。由多晶硅块36a形成的控制栅极设置在由多晶硅块18a形成的浮置栅极上方，并且由多晶硅块54a形成的擦除栅极设置在源极区48上方。非易失性存储器单元100成对地端对端形成，其中每个存储器单元对共享共用漏极区60，并且相邻成对的非易失性存储器单元100共享由多晶硅块54a和源极区48形成的共用擦除栅极。由多晶硅块54b形成的字线栅极下方的介电层52优选地比由多晶硅块18a形成的浮置栅极下方的氧化物层16薄，以获得更好的字线栅极性能。
图17包括形成在HV器件区域6中的HV(高压)器件102的剖视图。每个HV器件102包括(第二)源极区62和(第三)漏极区64，该(第二)源极区和(第三)漏极区在其间限定衬底10中的平面沟道区92。由多晶硅块54c形成的HV栅极设置在平面沟道区92上方并且控制该平面沟道区的电导性。由多晶硅块54c形成的HV栅极通过氧化物层46与衬底绝缘，因为该氧化物层单独形成，所以该氧化物层可具有与氧化物层16(对于由多晶硅块18a形成的浮置栅极)和介电层52(对于由多晶硅块54b形成的字线栅极)不同的厚度，以用于改善HV器件102的性能。
图18和图19是形成在逻辑器件区域4中的逻辑器件104的剖视图。每个逻辑器件104包括(第三)源极区66和(第四)漏极区68，该(第三)源极区和(第四)漏极区在其间限定鳍片10b中的沟道区94。如图19最佳所示，沟道区94包括沿鳍片10b的顶部延伸的顶表面部分94a，以及沿鳍片10b的侧面延伸的侧表面部分94b。逻辑门80缠绕在鳍片10b周围(即，由金属块80形成的逻辑门设置在沟道区94的顶表面部分上方，特别是在顶表面部分94a上方，并且与侧表面部分94b横向地相邻，以用于控制沟道区94的电导性)。
虽然在附图中仅示出了两个非易失性存储器单元100、两个HV器件102和两个逻辑器件104，但是本领域的技术人员将理解，每种类型的许多器件同时形成在其相应区域中。
上述存储器器件方法和所得结构提供了许多优点，包括高操作性能和易于制造平面非易失性存储器单元100(即，形成在衬底10的平面区上并且具有平面沟道区90的非易失性存储器单元100)和平面HV器件102(即，形成在衬底10的平面区域上并且具有平面沟道区92的设备)的优点，具有嵌入式逻辑器件和存储器器件的高级组合的优点，其中逻辑器件104是压缩的非平面逻辑器件(即，形成在鳍片10b上并围绕该鳍片并且具有非平面的沟道区94的逻辑器件)。逻辑器件104的FinFET晶体管架构提供具有三栅极配置的增强的沟道控制，并且能够进一步缩放晶体管尺寸。
另一个优点是衬底10的上表面10a相对于逻辑器件区域4凹陷在存储器单元区域和HV器件区域2/6中。具体地讲，衬底10的构成存储器单元区域和HV器件区域2/6中的沟道区的平面上表面10a具有以凹陷量R凹陷在逻辑器件区域4中的鳍片10b的顶部下方的高度，如图1A至图1C所示，其适应存储器单元器件和HV器件100/102相对于逻辑器件104的较高栅极叠堆厚度和拓扑结构。另外，有利于逻辑器件区域4以及存储器单元区域和HV器件区域2/6中的共同加工。例如，使逻辑器件区域4中的鳍片10b上升到高于存储器单元区域中的衬底表面的高度简化了多晶硅层54、硬掩模层56和间隔物58/70/72的块的共同形成步骤。类似地，共同注入步骤可用于形成存储器单元漏极区60、HV器件源极区/漏极区62/64和逻辑器件源极区/漏极区66/68。另外，由多晶硅块54a形成的擦除栅极、由多晶硅块54b形成的字线栅极、由多晶硅块54c和虚拟多晶硅块54d形成的HV栅极全部使用相同的多晶硅沉积加工形成。再一个优点是使用多晶硅层54的多晶硅块54d作为虚拟块，该虚拟块被移除并用高K材料和金属栅极80替换。这意味着单个多晶硅层用于在存储器单元区域2中形成由多晶硅块54a形成的擦除栅极和由多晶硅块54b形成的字线栅极，在HV器件区域6中形成由多晶硅块54c形成的高压栅极，并且在逻辑区域4中形成虚拟多晶硅块54d。在形成逻辑门之前执行用于存储器单元和HV器件的大部分工艺制造(包括用于存储器单元和HV器件的栅极的所有多晶硅块的形成)，这减少了对CMOS基线的加工影响。在鳍片10b形成在逻辑器件区域4中之前，形成用于存储器单元区域和HV器件区域2/6的STI绝缘，这意味着延伸到衬底中的STI的深度可在存储器单元区域和HV器件区域2/6与逻辑器件区域之间变化(即，沟槽23可比沟槽31更深地延伸到衬底10中，并且反之亦然)。
图20A至图20C和图21A至图21C示出了另选实施方案，该另选实施方案始于图6A至图6C的结构。在该另选实施方案中，除了省略了绝缘层34和多晶硅层36的形成之外，执行上文相对于图7A至图7C所述的步骤，使得硬掩模层38直接形成在多晶硅层18上，如图20A至图20C所示。除了涉及绝缘层34和多晶硅层36的任何步骤之外，如上所述执行剩余的加工步骤，从而得到图21A至图21C所示的最终结构。在该第一另选实施方案中，最终结构的唯一显著差异是在由存储器单元区域2中的多晶硅块18a形成的浮置栅极上方不存在控制栅极(来自多晶硅层36的材料块)。相反，每个存储器单元仅包括仅三个栅极(由多晶硅块18a形成的浮置栅极、由多晶硅块54b形成的字线栅极以及由多晶硅块54a形成的擦除栅极)。在该实施方案中，位于浮置栅极上方的材料块是氮化物层38的块。省略控制栅极将允许进一步减小存储器单元的高度。
应当理解，本发明不限于上述和本文所示的一个或多个实施方案。例如，对本文中本发明的引用不旨在限制任何权利要求书或权利要求术语的范围，而是仅参考可由一项或多项权利要求书覆盖的一个或多个特征。上文所述的材料、工艺和数值的示例仅为示例性的，而不应视为限制权利要求书。另外，根据权利要求和说明书显而易见的是，并非所有方法步骤都需要以所示出或所受权利要求保护的精确次序实行，而是以允许本发明的存储器单元和逻辑器件的适当形成的任何次序(除非存在对任何次序的明确描绘的限制)来实行。最后，单个材料层可被形成为多个此类或类似材料层，反之亦然。
应当指出的是，如本文所用，术语“在……上方”和“在……上”均包括性地包括“直接在……上”(之间没有设置中间材料、元件或空间)和“间接在……上”(之间设置有中间材料、元件或空间)。类似地，术语“相邻”包括“直接相邻”(之间没有设置中间材料、元件或空间)和“间接相邻”(之间设置有中间材料、元件或空间)，“被安装到”包括“被直接安装到”(之间没有设置中间材料、元件或空间)和“被间接安装到”(之间设置有中间材料、元件或空间)，并且“被电连接到”包括“被直接电连接到”(之间没有将元件电连接在一起的中间材料或元件)和“被间接电连接到”(之间有将元件电连接在一起的中间材料或元件)。例如，“在衬底上方”形成元件可包括在两者间无中间材料/元件的情况下直接在衬底上形成该元件，以及在两者间有一种或多种中间材料/元件的情况下间接在衬底上形成该元件。

Claims (10)

1.一种形成设备的方法，所述方法包括：
提供硅衬底，所述硅衬底带有上表面并且具有第一区域、第二区域和第三区域；
在所述衬底的所述第一区域和所述第二区域中使所述上表面凹陷，但在所述衬底的所述第二区域中不使所述上表面凹陷；
形成第一多晶硅层，所述第一多晶硅层位于所述第一区域和所述第二区域中的所述上表面上方并且与所述上表面绝缘；
使用至少第一硅蚀刻形成第一沟槽，所述第一沟槽穿过所述第一多晶硅层并进入所述第一区域和所述第二区域中而不是所述第三区域中的所述硅衬底中；
用绝缘材料填充所述第一沟槽；
在所述第一沟槽的所述填充之后，使用至少第二硅蚀刻形成进入所述第三区域中的所述硅衬底中的第二沟槽，以形成所述硅衬底的向上延伸的鳍片，所述向上延伸的鳍片具有向上延伸并终止于顶表面处的一对侧表面；
在所述鳍片的所述形成之后，在所述第一区域中的所述第一多晶硅层上方形成一对材料块；
移除所述第一区域中的所述第一多晶硅层的部分，以形成所述第一多晶硅层的一对浮置栅极，所述浮置栅极各自设置在所述一对材料块中的一个材料块下方；
执行第一注入，以在所述一对浮置栅极之间形成所述第一区域中的所述硅衬底中的第一源极区；
在所述第一区域、所述第二区域和所述第三区域中的所述硅衬底上方形成第二多晶硅层；
移除所述第二多晶硅层的部分，以形成：
所述第二多晶硅层的第一多晶硅块，所述第一多晶硅块设置在所述第一区域中的所述第一源极区上方并且与所述第一源极区绝缘，
所述第二多晶硅层的第二多晶硅块，所述第二多晶硅块设置在所述硅衬底上方并且与所述硅衬底绝缘，并且与所述第一区域中的所述一对浮置栅极中的一个浮置栅极相邻，
所述第二多晶硅层的第三多晶硅块，所述第三多晶硅块设置在所述硅衬底上方并且与所述硅衬底绝缘，并且与所述第一区域中的所述一对浮置栅极中的另一个浮置栅极相邻，
所述第二多晶硅层的第四多晶硅块，所述第四多晶硅块设置在所述第二区域中的所述硅衬底上方并且与所述硅衬底绝缘，和
所述第二多晶硅层的第五多晶硅块，所述第五多晶硅块设置在所述第三区域中的所述硅鳍片的所述一对侧表面和所述顶表面上方并且与所述一对侧表面和所述顶表面绝缘；
执行一次或多次注入，以形成：
位于所述衬底的所述第一区域中的与所述第二多晶硅块相邻的第一漏极区，
位于所述衬底的所述第一区域中的与所述第三多晶硅块相邻的第二漏极区，
位于所述衬底的所述第二区域中的与所述第四多晶硅块相邻的第二源极区，
位于所述衬底的所述第二区域中的与所述第四多晶硅块相邻的第三漏极区，
位于所述鳍片中的与所述第五多晶硅块相邻的第三源极区，和
位于所述鳍片中的与所述第五多晶硅块相邻的第四漏极区；
移除所述第五多晶硅块；
在所述第三区域中沿所述鳍片的所述一对侧表面和所述顶表面形成高K材料层；以及
在所述第三区域中的所述高K材料层上形成金属材料块，使得所述金属块沿所述鳍片的所述一对侧表面和所述顶表面延伸并与所述一对侧表面和所述顶表面绝缘。
2.根据权利要求1所述的方法，其中所述一对材料块由多晶硅形成并且与所述一对浮置栅极绝缘。
3.根据权利要求2所述的方法，其中所述一对材料块通过氧化物-氮化物-氧化物层与所述一对浮置栅极绝缘。
4.根据权利要求1所述的方法，其中所述一对材料块由绝缘材料形成。
5.根据权利要求1所述的方法，所述第二沟槽的所述形成包括：
在所述第三区域中的所述上表面上方形成材料层；
在所述材料层中形成第三沟槽；
在所述第三沟槽中形成材料间隔物；
移除所述材料层；以及
在所述硅衬底的位于所述材料间隔物之间的部分中执行所述第二硅蚀刻。
6.根据权利要求1所述的方法，其中所述第三源极区和所述第四漏极区的所述形成包括：
在移除所述第五多晶硅块之前，外延生长在所述鳍片上与所述第五多晶硅块相邻的材料，其中所述第三源极区和所述第四漏极区形成在所述外延生长的材料中。
7.根据权利要求1所述的方法，其中所述第二多晶硅块和所述第三多晶硅块通过绝缘材料与所述衬底的所述上表面绝缘，所述绝缘材料的厚度小于将所述浮置栅极与所述上表面绝缘的绝缘材料的厚度。
8.根据权利要求1所述的方法，其中所述第四多晶硅块通过绝缘材料与所述衬底的所述上表面绝缘，所述绝缘材料的厚度不同于将所述浮置栅极与所述上表面绝缘的绝缘材料的厚度。
9.根据权利要求1所述的方法，其中所述第一沟槽比所述第二沟槽更深地延伸到所述衬底中。
10.根据权利要求1所述的方法，其中所述第二沟槽比所述第一沟槽更深地延伸到所述衬底中。
CN202010993707.2A 2020-09-21 2020-09-21 形成具有存储器单元、高压器件和逻辑器件的设备的方法 Pending CN114256251A (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN202010993707.2A CN114256251A (zh) 2020-09-21 2020-09-21 形成具有存储器单元、高压器件和逻辑器件的设备的方法
US17/151,944 US11315940B2 (en) 2020-09-21 2021-01-19 Method of forming a device with planar split gate non-volatile memory cells, high voltage devices and FinFET logic devices
PCT/US2021/014244 WO2022060402A1 (en) 2020-09-21 2021-01-20 Method of forming a device with planar split gate non-volatile memory cells, high voltage devices and finfet logic devices
JP2023517707A JP7425929B2 (ja) 2020-09-21 2021-01-20 平面状のスプリットゲート不揮発性メモリセル、高電圧デバイス、及びｆｉｎｆｅｔ論理デバイスを有するデバイスを形成する方法
EP21706421.1A EP4214756A1 (en) 2020-09-21 2021-01-20 Method of forming a device with planar split gate non-volatile memory cells, high voltage devices and finfet logic devices
KR1020237007683A KR102567123B1 (ko) 2020-09-21 2021-01-20 평면 분리형 게이트 비휘발성 메모리 셀, 고전압 소자 및 FinFET 논리 소자를 갖는 소자 형성 방법
TW110134160A TWI809502B (zh) 2020-09-21 2021-09-14 形成具有平面分離閘非揮發性記憶體單元、高電壓裝置及finfet邏輯裝置之裝置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010993707.2A CN114256251A (zh) 2020-09-21 2020-09-21 形成具有存储器单元、高压器件和逻辑器件的设备的方法

Publications (1)

Publication Number Publication Date
CN114256251A true CN114256251A (zh) 2022-03-29

Family

ID=80784523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010993707.2A Pending CN114256251A (zh) 2020-09-21 2020-09-21 形成具有存储器单元、高压器件和逻辑器件的设备的方法

Country Status (2)

Country Link
US (1) US11315940B2 (zh)
CN (1) CN114256251A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11362218B2 (en) * 2020-06-23 2022-06-14 Silicon Storage Technology, Inc. Method of forming split gate memory cells with thinned side edge tunnel oxide

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
EP3371829B1 (en) 2015-11-03 2020-11-25 Silicon Storage Technology, Inc. Integration of split gate non-volatile flash memory with finfet logic
US9985042B2 (en) 2016-05-24 2018-05-29 Silicon Storage Technology, Inc. Method of integrating FinFET CMOS devices with embedded nonvolatile memory cells
US9947676B2 (en) * 2016-07-08 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. NVM memory HKMG integration technology
US10714634B2 (en) 2017-12-05 2020-07-14 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal control gates and method of making same
US10312247B1 (en) 2018-03-22 2019-06-04 Silicon Storage Technology, Inc. Two transistor FinFET-based split gate non-volatile floating gate flash memory and method of fabrication
US10727240B2 (en) * 2018-07-05 2020-07-28 Silicon Store Technology, Inc. Split gate non-volatile memory cells with three-dimensional FinFET structure
US10937794B2 (en) 2018-12-03 2021-03-02 Silicon Storage Technology, Inc. Split gate non-volatile memory cells with FinFET structure and HKMG memory and logic gates, and method of making same
US11968828B2 (en) * 2019-07-09 2024-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor device with a dual gate dielectric layer having middle portion thinner than the edge portions

Also Published As

Publication number Publication date
US11315940B2 (en) 2022-04-26
US20220093623A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
JP7265550B2 (ja) 集積された高ｋ金属制御ゲートを有する不揮発性分割ゲートメモリセル及び製造方法
TWI714011B (zh) 具有鰭狀場效電晶體(finfet)結構之分離閘型非揮發性記憶體單元及邏輯裝置、及其製造方法
US9673208B2 (en) Method of forming memory array and logic devices
US11594453B2 (en) Method of forming a device with split gate non-volatile memory cells, HV devices having planar channel regions and FINFET logic devices
TWI709247B (zh) 具有三維鰭狀場效電晶體(finfet)結構之分離閘非揮發性記憶體單元及其製造方法
US11315940B2 (en) Method of forming a device with planar split gate non-volatile memory cells, high voltage devices and FinFET logic devices
CN115152020B (zh) 形成具有finfet分裂栅非易失性存储器单元和finfet逻辑器件的设备的方法
JP7425929B2 (ja) 平面状のスプリットゲート不揮発性メモリセル、高電圧デバイス、及びｆｉｎｆｅｔ論理デバイスを有するデバイスを形成する方法
US20230290864A1 (en) Method of forming a device with planar split gate non-volatile memory cells, planar hv devices, and finfet logic devices on a substrate
TWI809514B (zh) 具有鰭式場效電晶體（finfet）結構的分離閘非揮發性記憶體單元，高壓（hv）與邏輯裝置及其製造方法
WO2023172279A1 (en) Method of forming a device with planar split gate non-volatile memory cells, planar hv devices, and finfet logic devices on a substrate
KR20230110363A (ko) 기판 상에 메모리 셀, 고전압 디바이스 및 논리 디바이스를갖는 반도체 디바이스를 형성하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination