JP7265550B2 - 集積された高ｋ金属制御ゲートを有する不揮発性分割ゲートメモリセル及び製造方法 - Google Patents

集積された高ｋ金属制御ゲートを有する不揮発性分割ゲートメモリセル及び製造方法 Download PDF

Info

Publication number
JP7265550B2
JP7265550B2 JP2020530487A JP2020530487A JP7265550B2 JP 7265550 B2 JP7265550 B2 JP 7265550B2 JP 2020530487 A JP2020530487 A JP 2020530487A JP 2020530487 A JP2020530487 A JP 2020530487A JP 7265550 B2 JP7265550 B2 JP 7265550B2
Authority
JP
Japan
Prior art keywords
substrate
gate
forming
insulated
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020530487A
Other languages
English (en)
Other versions
JP2021506113A (ja
Inventor
ヤン、ジェン－ウェイ
ウー、マン－タン
チェン、チュン－ミン
スー、チエン－シェン
ドー、ナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of JP2021506113A publication Critical patent/JP2021506113A/ja
Application granted granted Critical
Publication of JP7265550B2 publication Critical patent/JP7265550B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

（関連出願）
本出願は、２０１７年１２月５日に出願された米国仮出願第６２／５９４，９７６号、及び２０１８年１０月２２日に出願された米国特許出願第１６／１６６，３４２号の優先権を主張する。
（発明の分野）
本発明は、不揮発性メモリデバイスに関する。
分割ゲート不揮発性メモリセルは、当技術分野において周知である。例えば、米国特許第７，９２７，９９４号は、分割ゲート不揮発性メモリセルを開示している。図１は、半導体基板１２に形成されたかかる分割ゲートメモリセルの一例を例証する。ソース領域及びドレイン領域１６及び１４は、基板１２内の拡散領域として形成され、それらの間にチャネル領域１８を画定する。メモリセルは、４つの導電性ゲート、すなわち、チャネル領域１８の第１の部分及びソース領域１６の一部分の上方に配設され、チャネル領域１８の第１の部分及びソース領域１６の一部分から絶縁された浮遊ゲート２２、浮遊ゲート２２の上方に配設され、浮遊ゲート２２から絶縁された制御ゲート２６、ソース領域１６の上方に配設され、ソース領域１６から絶縁された消去ゲート２４、及びチャネル領域１８の第２の部分の上方に配設され、チャネル領域１８の第２の部分から絶縁された選択ゲート２０を含む。導電性接点１０が形成されて、ドレイン領域１４に電気的に接続することができる。米国特許７，３１５，０５６号は、別の分割ゲート不揮発性メモリセルを開示しており、米国特許７，９２７，９９４号のものと同様であるが、制御ゲートを有さない。図２は、’０５６特許のメモリセル（同じ要素番号で示された同様の要素を有する）を例証する。
メモリセルは、アレイ状に整列されてデバイスを形成しており、かかるメモリセルの列は、分離領域の列によって切り離されている。分離領域は、絶縁材料が形成される基板の部分である。論理（コア）デバイス及び高電圧デバイスは、メモリアレイと同じチップに形成され、多くの場合、同じ加工工程のうちのいくつかを共有して形成され得る。論理デバイス及び高電圧デバイスが形成される基板のそれらの専用エリアは、本明細書において、それぞれ、論理エリア及び高電圧エリアと呼ばれる。
従来の分割ゲートメモリセルに関する１つの問題は、基板のメモリセルの高さが、論理エリア及び高電圧エリア内のデバイスの高さよりも大きいことである。今もなお、所望の性能を依然として維持しながら、メモリセルの高さを低減することは困難であり得る。本発明は、論理デバイス及び高電圧デバイスと同じチップに分割ゲート不揮発性メモリデバイスを形成するための新規性のある技術であり、メモリセルは、浮遊ゲートとの結合誘電体として、制御ゲートの下に、従来のＯＮＯ（ｏｘｉｄｅ／ｎｉｔｒｉｄｅ／ｏｘｉｄｅ、酸化物／窒化物／酸化物）又はＯＨＫＯ（ｏｘｉｄｅ／ＨＫ／ｏｘｉｄｅ、酸化物／ＨＫ／酸化物）を有する金属材料を有する制御ゲートを利用する。
前述の問題及び必要性は、上面、並びに第１、第２、及び第３のエリアを有する半導体基板にメモリデバイスを製造する方法によって対処され、その方法は、第２のエリア内の上面の一部分に対して第１及び第３のエリア内の上面の部分を凹部加工するステップと、メモリセルを形成するステップと、論理デバイスを形成するステップと、高電圧デバイスを形成するステップと、を含む。メモリセルを形成するステップは、基板の第１のエリア内の上面の凹部加工部分の下で、基板内に第１のソース領域及び第１のドレイン領域を形成することであって、基板の第１のチャネル領域が第１のソース領域と第１のドレイン領域との間に延在する、形成することと、第１のチャネル領域の第１の部分の上方に配設され、第１のチャネル領域の第１の部分から絶縁されたポリシリコン浮遊ゲートを形成することと、第１のチャネル領域の第２の部分の上方に配設され、第１のチャネル領域の第２の部分から絶縁されたポリシリコンワード線ゲートを形成することと、第１のソース領域の上方に配設され、第１のソース領域から絶縁されたポリシリコン消去ゲートを形成することと、浮遊ゲートの上方に配設され、浮遊ゲートから絶縁された金属制御ゲートを形成することと、を含む。論理デバイスを形成するステップは、基板の第２のエリア内に第２のソース領域及び第２のドレイン領域を形成することであって、基板の第２のチャネル領域が第２のソース領域と第２のドレイン領域との間に延在する、形成することと、第２のチャネル領域の上方に配設され、第２のチャネル領域から絶縁された金属ゲートを形成することと、を含む。高電圧デバイスを形成することは、基板の第３のエリア内の上面の凹部加工部分の下で、基板内に第３のソース領域及び第３のドレイン領域を形成することであって、基板の第３のチャネル領域が第３のソース領域と第３のドレイン領域との間に延在する、形成することと、第３のチャネル領域の上方に配設され、第３のチャネル領域から絶縁されたポリシリコンゲートを形成することと、を含む。
メモリデバイスは、上面、並びに第１、第２、及び第３のエリアを有する半導体基板であって、第１及び第３のエリア内の上面の部分は、第２のエリア内の上面の一部分に対して凹部加工されている、半導体基板と、メモリセルと、論理デバイスと、高電圧デバイスと、を備える。メモリセルは、基板の第１のエリア内の上面の凹部加工部分の下で、基板内に形成された第１のソース領域及び第１のドレイン領域であって、基板の第１のチャネル領域が第１のソース領域と第１のドレイン領域との間に延在する、第１のソース領域及び第１のドレイン領域と、第１のチャネル領域の第１の部分の上方に配設され、第１のチャネル領域の第１の部分から絶縁されたポリシリコン浮遊ゲートと、第１のチャネル領域の第２の部分の上方に配設され、第１のチャネル領域の第２の部分から絶縁されたポリシリコンワード線ゲートと、第１のソース領域の上方に配設され、第１のソース領域から絶縁されたポリシリコン消去ゲートと、浮遊ゲートの上方に配設され、浮遊ゲートから絶縁された金属制御ゲートと、を含む。論理デバイスは、基板の第２のエリア内に形成された第２のソース領域及び第２のドレイン領域であって、基板の第２のチャネル領域が第２ソース領域と第２のドレイン領域との間に延在する、第２のソース領域及び第２のドレイン領域と、第２のチャネル領域の上方に配設され、第２のチャネル領域から絶縁された金属ゲートと、を含む。高電圧デバイスは、基板の第３のエリア内の上面の凹部加工部分の下で、基板内に形成された第３のソース領域及び第３のドレイン領域であって、基板の第３のチャネル領域が第３のソース領域と第３のドレイン領域との間に延在する、第３のソース領域及び第３のドレイン領域と、第３のチャネル領域の上方に配設され、第３のチャネル領域から絶縁されたポリシリコンゲートと、を含む。
本発明の他の目的及び特徴は、明細書、特許請求の範囲、添付図面を精読することによって明らかになるであろう。
従来のメモリセルの側面断面図である。 従来のメモリセルの側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。 基板に不揮発性メモリセル、論理デバイス、及び高電圧デバイスを形成する際の工程を例証する側面断面図である。
本発明は、金属材料又はポリシリコン材料、及び高Ｋ誘電体を使用して制御ゲートを形成すること、メモリセルが形成される基板上面部分の高さを凹部加工すること、並びに本明細書に記載された他の技術によって、上記の問題を解決する。図３を参照すると、この方法は、半導体基板３０から開始し、その半導体基板は、Ｐ型であることが好ましく、当技術分野で周知である。基板は、３つのエリア、すなわち、メモリセルが形成されることになるセルエリア、論理デバイスが形成されることになる論理エリア、及び高電圧デバイスが形成されることになるＨＶエリアを有する。１つ又は一対のかかるデバイスが、各エリアに示されているが、複数の各タイプのデバイスが、各エリア内に同時に形成されることになる。
更に図３に示すように、基板３０に二酸化シリコン（酸化物）３２の層の形成が示されている。窒化ケイ素（窒化物）３４の層が、酸化物層３２に形成され、次いでその窒化物の層は、マスクエッチングプロセスに供されて、セル及びＨＶエリアから窒化物層３４を除去する。マスクエッチングプロセスは、窒化物層３４にフォトレジスト材料を形成し、そしてフォトレジスト材料の選択された部分を露光することを内包する。フォトレジストが現像されると、その露光された部分が除去される（すなわち、セル及びＨＶエリア内のそれらの部分が除去され、それらのエリアに露出した窒化物３４を残す）。次いで、窒化物エッチングを用いて、窒化物３４の露出した部分を除去し、論理エリア内に窒化物３４を残す。フォトレジスト除去後、図３に示すように、次いで、熱酸化プロセスを用いて、セル及びＨＶエリア内に厚い酸化物層を形成することによってシリコンを酸化及び消費し（すなわち、厚膜酸化物３２ａを作り出し）、窒化物３４によって保護されている論理エリアに対して、セル及びＨＶのエリア内のシリコン基板３０の上面を凹部加工する。
次いで、窒化物及び酸化物エッチングが実行されて、窒化物層３４及び酸化物層３２／３２ａを除去する。酸化物層３６が、基板表面に形成される（例えば、熱酸化によって）。ポリシリコン（ポリ）層３８が、酸化物層３６に形成される。マスキング工程を用いて、フォトレジスト４０を形成し、そして論理エリアからのみフォトレジスト４０を除去する。ポリエッチングを実行して、論理エリア内の露出したポリ層３８を除去する。結果として得られた構造体を図４に示す。
フォトレジスト４０が除去された後、絶縁エリア（例えば、好ましくは、周知の浅いトレンチ絶縁ＳＴＩ）が、セルエリア、論理エリアと、ＨＶエリアとの間の基板３０内に形成される。ＳＴＩは、基板内のトレンチ内に形成された酸化物である。ＳＴＩは、ポリ層３８及び酸化物層３６を通って基板中に選択的にエッチングするマスキング及びエッチングプロセスによって形成されることが好ましい。次いで、図５に示すように、トレンチは、酸化物４２で充填される。Ｏ／ＨＫ／Ｏ（酸化物、高Ｋ誘電体、酸化物、ここで、高Ｋ誘電体は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、Ｔａ２Ｏ５などの酸化物の誘電率よりも大きい誘電率Ｋを有する絶縁材料、又は他の適切な材料）などの高Ｋ誘電体層４４が、その構造体に形成される。次いで、Ｔｉ／ＴｉＮなどの金属導電層４６が、絶縁層４４に形成される。窒化物層４８が、金属導電層４６に形成される。フォトレジスト５０が、構造体に形成され、そしてマスキング工程でパターン形成され、そのマスキング工程において、フォトレジスト５０は、ＨＶエリア、及びセルエリアの選択部分において除去される。図６に示すように、１回以上のエッチングを使用して、セル及びＨＶエリア内の窒化物４８、導電層４６、及び絶縁層４４の各露出部分を除去する。
フォトレジスト５０を除去した後、酸化物スペーサ５２が、酸化物堆積及びエッチングによって、構造体の側壁に形成される。別の方法として、スペーサ５２が、酸化物－窒化物スペーサとして形成され得る。ポリエッチングを使用して、制御ゲートとなる予定のものを画定し、そしてセル及びＨＶエリア内のポリ層３８の露出部分を除去する。フォトレジスト５４は、全てのエリアの上方に形成されるが、ＨＶエリアから除外される。図７に示すように、打ち込みプロセスを実行してＨＶエリア基板のウェル領域に打ち込む。フォトレジスト５４を除去した後、図８に示すように、酸化物スペーサ５６が、ポリ層３８の露出した端部分、並びにメモリセルエリア内の酸化物ペーサ５２の外側、及びＨＶエリア内に形成された酸化物層５８に形成される（例えば、ＨＴＯによって）。メモリセルエリアにおいて、複数のスタック構造体Ｓ１及びＳ２が存在する（すなわち、各々は、基板３０の、酸化物３６の、ポリ層３８の、絶縁層４４の、導電層４６に窒化物４８を有する）。図には、一対のスタックＳ１／Ｓ２のみが示されているが、メモリエリア内に形成された複数対のスタックＳ１／Ｓ２が存在することを理解されたい。
図９に示すように、フォトレジスト６０は、構造体の上方に形成され、スタックＳ１とＳ２との間のエリア（及びスタックＳ１／Ｓ２の部分）を除いて除去される。打ち込み及び熱アニールを、スタックＳ１とＳ２との間の基板内で実行して、ソース領域６２を形成する。酸化物エッチングを実行して、スタックＳ１とＳ２との間の露出した酸化物を除去すると、これにより、ポリ層３８の端部が露出される。図１０に示すように、フォトレジスト６０を除去した後、酸化物堆積を実行して（例えば、ＨＴＯ）、セルエリア内のポリ層３８の露出した端部にトンネル酸化物層６４を形成し、ＨＶエリア内の酸化物５８を厚くする。酸化物堆積及びエッチングを実行して、スタックＳ１／Ｓ２の外側に酸化物６８のスペーサを形成する。図１１に示すように、フォトレジスト６６が、構造体に形成され、スタックＳ１／Ｓ２の外側のセルエリアの部分から除去される。図１２に示すように、フォトレジストの除去後、酸化物７０の薄層が、スタックＳ１／Ｓ２の外側に隣接する基板に形成される。
次いで、ポリシリコン７２の層を構造体に堆積する。酸化物層７４をポリ層７２に形成する。フォトレジスト７６が、構造体に形成されて、セル及び論理エリアから除去される。図１３に示すように、酸化物エッチングを使用して、セル及び論理エリアから酸化物層７４を除去する。フォトレジスト７６を除去した後、ダミーポリシリコンを構造体の上方に堆積する。図１４に示すように、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈ、化学機械研磨）を用いて、ポリシリコンの上部分を除去して構造体を平坦化し、更にポリエッチングバックを実行して、セルエリア内のポリシリコン上面をわずかに凹部加工する。酸化物７４は、ＨＶエリアにおいてこのポリエッチングからポリ層７２を保護する。次いで、図１５に示すように（フォトレジスト除去後）、酸化物層７８を構造体に形成し、続いてエッチングのために論理エリアを窓開けするためのフォトリソグラフィマスキング工程（露光及びエッチング）を行い、論理エリアから酸化物、窒化物、Ｔｉ／ＴｉＮ、及びＯ／ＨＫ／Ｏ層を除去する。
論理エリア内の論理ウェル打ち込みの後、薄い酸化物層８０（境界層ＩＬ）が、論理エリア内の基板上に形成される。これに続いて、高Ｋ金属ゲート層ＨＫＭＧ形成が行われ、その形成には、高Ｋ材料の絶縁層８２（すなわち、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、Ｔａ２Ｏ５などの酸化物の誘電率よりも大きい誘電率Ｋを有する材料、又は他の適切な材料等）、及びＴｉＮなどの金属層８４が含まれる。次いで、ダミーポリ層８６を金属層８４に形成する。１つ以上の絶縁層８８を、ハードマスクとして使用されることになるダミーポリ層８６に形成する。図１６に示すように、フォトリソグラフィマスキング工程を実行して、論理エリア内に新たに形成された層の部分を、そこのスタックＳＴを除いて、除去する。
フォトレジスト９０を構造体に形成して、そこの特定の部分をマスキング工程によって除去する（すなわち、セル及びＨＶエリア内の部分）。図１７に示すように、エッチングを実行し、下に横たわる層を、基板か又は基板の酸化物のいずれかに至るまで除去して、ＨＶエリア内のポリゲート７２ａ、及びセルエリア内のワード線ゲート７２ｂを画定する。図１８に示すように、フォトレジストの除去後、フォトレジスト９２を構造体に形成して、セルエリアから選択的に除去する。ワード線ゲート７２ｂに隣接する基板領域に対して、打ち込み（メモリセルＬＤＤ（lightly doped drain）（低濃度ドープされたドレイン）打ち込み）を実行する。フォトレジスト９２の除去後、フォトレジスト９４を構造体に形成して、ＨＶエリアから選択的に除去する。図１９に示すように、ＨＶエリア内の基板領域に対して、ＬＤＤ打ち込みを実行する。フォトレジスト９４の除去後、ＳｉＧｅ９５の層を基板の露出部分に形成し、続いて構造体の側面にスペーサを形成する。次いで、打ち込み（及びアニール）を使用して、セルエリア内の基板の露出したエリアにドレイン領域９６を形成し、並びに論理及びＨＶエリア内にソース領域９８及びドレイン領域１００を形成する。ＮｉＳｉ層１０２を構造体に形成し、続いて絶縁体の厚い層１０４（例えば、ＩＬＤ）を形成する。次いで、図２０に示すように、ＣＭＰを使用して、構造体の上面を平坦化する。
ポリエッチングを使用して、ＣＭＰにより露出して残っていたダミーポリ８６を論理エリアから除去する。次いで、図２１に示すように、金属堆積及びＣＭＰを実行して、論理エリア内のＴｉＮ層８４及び高Ｋ材料層８２の上方に金属ブロック１０６を形成する。ＩＬＤ絶縁体１０８を構造体の上方に形成する。これに続いて、図２２に示すように、マスキング工程及びＩＬＤエッチングを行い、様々なソース／ドレイン領域、並びにセルエリア内の制御ゲート、ワード線ゲート、及び消去ゲートに下方に延在及び露出させるコンタクトホール１１０を形成する。図２３に示すように、金属堆積（例えば、Ｗ）及びＣＭＰを使用して、金属コンタクト１１２でコンタクトホールを充填する。図２４に示すように、追加の絶縁体、コンタクト形成、及び金属コンタクト形成を実行して、金属コンタクトを垂直方向に延在させることができる。
最終的な構造体を図２５及び図２６に示す。セルエリアは、図２５に示され、複数のメモリセル対を含む。各メモリセル対は、ソース領域６２、及び両者の間にチャネル領域１１４を画定する２つの離間したドレイン領域９６を含む。２つのポリシリコン浮遊ゲート３８は、各々、ソース領域６２の部分、及びそれらのそれぞれのチャネル領域１１４の部分の上方に配設され、そこから絶縁されている。２つのポリシリコンワード線ゲート７２ｂは、各々、それらのそれぞれのチャネル領域１１４（ドレイン領域９６のうちの一方に隣接する）の別の部分の上方に配設され、それから絶縁されている。ポリシリコン消去ゲート７２ｃは、ソース領域６２の上方に配設され、それから絶縁されている。２つの金属制御ゲート４６は、各々、浮遊ゲート３８のうちの一方の上方に配設され、それから絶縁されている（高Ｋ誘電体層及び酸化物複合絶縁層、例えば、Ｏ／ＨＫ／Ｏ４４によって）。論理エリアもまた、図２５に示されており、論理デバイスを含み、その論理デバイスは、各々、チャネル領域１１６が間にある離間されたソース及びドレイン領域９８／１００、並びにチャネル領域１１６のの高Ｋ金属ゲート（金属ゲート１０６及び高Ｋ層８２）を含む。セルエリア内の基板表面は、論理エリア内の基板表面に対して凹部量Ｒだけ凹部加工されており、その結果、論理エリア内のより短い論理デバイスの頂部、及びセルエリア内のより背の高いメモリセルの頂部は、実質的に互いに平坦である。ＨＶエリアは、図２６に示されており、ＨＶデバイスを含み、そのＨＶデバイスは、各々、チャネル領域１１８が間にある離間されたソース及びドレイン領域９８／１００、並びにチャネル領域１１８の上方に配設され、それから（厚膜酸化物５８によって）絶縁されたポリシリコンゲート７２ａを含む。ゲート７２ａと基板との間の厚膜酸化物５８によって、より高い電圧動作を可能にする。ＨＶエリア内の基板表面は、論理エリア内の基板表面に対して凹部量Ｒだけ凹部加工されており、その結果、論理エリア内のより短い論理デバイスの頂部、及びＨＶエリア内のより背の高いＨＶデバイスの頂部は、実質的に互いに平坦である。
上述した形成技術は、マスキング工程数を最小限に抑えることを含めて、多くの利点を有する。セル形成は、論理エリアのためのＨＫＭＧ形成プロセスから分離され、任意の汚染リスクを排除する。ワード線ゲート７２ｂの下の酸化物の厚さは、独立して柔軟に調整することができる（例えば、ワード線ゲート７２ｂの下の酸化物の厚さは、浮遊ゲート３８の下の厚さ未満とすることができ、ＨＶゲート７２ａの下の厚さ未満とすることができる）。様々なデバイスの頂部の高さは、互いに平坦であり（すなわち、制御ゲート４６、金属ゲート１０６、及びＨＶゲート７２ａの頂面は、同一平面にある）、これは、セル及びＨＶエリア内の基板表面を凹部加工し、そして金属及び高Ｋ絶縁体を用いてメモリセル制御ゲートを形成することによって達成される。
本発明は、上述の本明細書に例証の実施形態（複数可）に限定されないことが理解されるべきである。例えば、本明細書で本発明に言及することは、任意の特許請求項又は特許請求項の用語の範囲を限定することを意図しておらず、その代わり、単に、１つ以上の特許請求項によって網羅され得る１つ以上の特徴に言及するものである。上記で説明した材料、プロセス、及び数値の実施例は、単に例示的なものであり、特許請求の範囲を限定するものと見なされるべきではない。更に、特許請求の範囲及び明細書から明らかであるように、全ての方法工程が例証又は特許請求される正確な順序で行われる必要はないが、本発明のメモリセルの適切な形成を可能にする任意の順序で行われる。単一の材料層は、複数のかかる又は類似の材料層として形成することができ、そして、逆もまた同様である。本明細書で使用される、用語「形成」及び「形成される」とは、材料堆積、材料増加、又は開示又は特許請求される材料を提供する際の任意の他の技法を含むものとする。最後に、制御ゲートの下のＯ／ＨＫ／Ｏ層は、酸化物／窒化物／酸化物層（ＯＮＯ）と置き換えることができる。
本明細書で使用される、用語「の上方に（over）」及び「に（on）」は共に、「に直接」（中間材料、要素、又は間隙がそれらの間に配設されていない）及び「の上に間接的に」（中間材料、要素、又は間隙がそれらの間に配設されている）を包括的に含むことに留意されるべきである。同様に、用語「隣接する」は、「直接的に隣接する」（中間の材料、要素、又は間隙が間に配設されていない）及び「間接的に隣接する」（中間の材料、要素、又は間隙が間に配設されている）を含む。例えば、「基板の上方に」要素を形成することは、中間材料／要素が介在せずに直接的に基板にその要素を形成することも、１つ以上の中間材料／要素が介在して間接的に基板の上にその要素を形成することも含む可能性がある。

Claims (13)

  1. 上面、並びに第１、第２、及び第３のエリアを有する半導体基板にメモリデバイスを製造する方法であって、該方法は、
    前記第２のエリア内の前記上面の一部分に対して前記第１及び第３のエリア内の前記上面の部分を凹部加工するステップと、
    メモリセルを形成するステップであって、該メモリセルを形成するステップは、
    前記基板の前記第１のエリア内の前記上面の凹部加工部分の下で、前記基板内に第１のソース領域及び第１のドレイン領域を形成することであって、前記基板の第１のチャネル領域が前記第１のソース領域と前記第１のドレイン領域との間に延在する、形成すること、
    前記第１のチャネル領域の第１の部分の上方に配設され、前記第１のチャネル領域の第１の部分から絶縁されたポリシリコン浮遊ゲートを形成すること、
    前記第１のチャネル領域の第２の部分の上方に配設され、前記第１のチャネル領域の第２の部分から絶縁されたポリシリコンワード線ゲートを形成すること、
    前記第１のソース領域の上方に配設され、前記第１のソース領域から絶縁されたポリシリコン消去ゲートを形成すること、及び
    前記浮遊ゲートの上方に配設され、前記浮遊ゲートから絶縁された金属制御ゲートを形成すること、によって、メモリセルを形成するステップと、
    論理デバイスを形成するステップであって、該論理デバイスを形成するステップは、
    前記基板の前記第２のエリア内に第２のソース領域及び第２のドレイン領域を形成することであって、前記基板の第２のチャネル領域が前記第２のソース領域と前記第２のドレイン領域との間に延在する、形成すること、及び
    前記第２のチャネル領域の上方に配設され、前記第２のチャネル領域から絶縁された金属ゲートを形成すること、によって、論理デバイスを形成するステップと、
    高電圧デバイスを形成するステップであって、該高電圧デバイスを形成するステップは、
    前記基板の前記第３のエリア内の前記上面の前記凹部加工部分の下で、前記基板内に第３のソース領域及び第３のドレイン領域を形成することであって、前記基板の第３のチャネル領域が前記第３のソース領域と前記第３のドレイン領域との間に延在する、形成すること、及び
    前記第３のチャネル領域の上方に配設され、前記第３のチャネル領域から絶縁されたポリシリコンゲートを形成すること、によって、高電圧デバイスを形成するステップと、
    を含み、
    前記金属制御ゲートは、一対の酸化物層の間に配設された高Ｋ誘電体材料層によって前記浮遊ゲートから絶縁され、
    前記金属ゲートは、酸化物層及び高Ｋ誘電体材料層によって前記第２のチャネル領域から絶縁され、
    前記ワード線ゲートは、第１の厚さを有する第１の絶縁体によって前記基板から絶縁され、
    前記浮遊ゲートは、第２の厚さを有する第２の絶縁体によって前記基板から絶縁され、
    前記ポリシリコンゲートは、第３の厚さを有する第３の絶縁体によって前記基板から絶縁され、
    前記第１の厚さは、前記第２の厚さ未満であり、前記第２の厚さは、前記第３の厚さ未満である、方法。
  2. 前記金属制御ゲートは、Ｔｉ及びＴｉＮで形成されている、請求項１に記載の方法。
  3. 前記金属ゲートは、ＴｉＮで形成されている、請求項１に記載の方法。
  4. 前記ポリシリコンワード線ゲート、前記ポリシリコン消去ゲート、及び前記ポリシリコンゲートの前記形成することは、
    前記基板の上方にあり、前記基板から絶縁されたポリシリコン層を一度のポリシリコン堆積により形成することと、
    前記第１のエリア内に前記ポリシリコンワード線ゲート及び前記ポリシリコン消去ゲートを残し、前記第３のエリア内に前記ポリシリコンゲートを残して、前記ポリシリコン層の部分を選択的に除去することと、を含む、請求項１に記載の方法。
  5. 前記第１、第２、及び第３のドレイン領域の上方、並びに前記第２及び第３のソース領域の上方の、前記基板の前記上面にＳｉＧｅを形成するステップを更に含む、請求項１に記載の方法。
  6. 前記第１及び第３のエリア内の前記上面の前記部分の前記凹部加工するステップは、
    前記第１、第２、及び第３のエリア内の前記上面の上方に絶縁層を形成することと、
    前記絶縁層を、前記第１及び第３のエリアから除去するが、前記第２のエリアからは除去しないことと、
    前記上面を、前記第１及び第３のエリア内では酸化するが、前記第２のエリア内では酸化しないことと、を含む、請求項１に記載の方法。
  7. 前記第１、第２、及び第３のドレイン領域、並びに前記第２及び第３のソース領域の前記形成することは、
    前記第１のエリア内に前記第１のドレイン領域、前記第２のエリア内に前記第２のソース領域及び前記第２のドレイン領域、並びに前記第３のエリア内に前記第３のソース領域及び前記第３のドレイン領域を同時に形成する打ち込みを実行すること、を含む、請求項１に記載の方法。
  8. 前記制御ゲートの頂面、前記金属ゲートの頂面、及び前記ポリシリコンゲートの頂面は、同一平面にある、請求項１に記載の方法。
  9. メモリデバイスであって、該メモリデバイスは、
    上面、並びに第１、第２、及び第３のエリアを有する半導体基板であって、前記第１及び第３のエリア内の前記上面の部分が、前記第２のエリア内の前記上面の一部分に対して凹部加工されている、半導体基板と、
    メモリセルであって、該メモリセルは、
    前記基板の前記第１のエリア内の前記上面の凹部加工部分の下で、前記基板内に形成された第１のソース領域及び第１のドレイン領域であって、前記基板の第１のチャネル領域が前記第１のソース領域と前記第１のドレイン領域との間に延在する、第１のソース領域及び第１のドレイン領域、
    前記第１のチャネル領域の第１の部分の上方に配設され、前記第１のチャネル領域の第１の部分から絶縁されたポリシリコン浮遊ゲート、
    前記第１のチャネル領域の第２の部分の上方に配設され、前記第１のチャネル領域の第２の部分から絶縁されたポリシリコンワード線ゲート、
    前記第１のソース領域の上方に配設され、前記第１のソース領域から絶縁されたポリシリコン消去ゲート、及び
    前記浮遊ゲートの上方に配設され、前記浮遊ゲートから絶縁された金属制御ゲート、
    を含む、メモリセルと、
    論理デバイスであって、該論理デバイスは、
    前記基板の前記第２のエリア内に形成された第２のソース領域及び第２のドレイン領域であって、前記基板の第２のチャネル領域が前記第２のソース領域と前記第２のドレイン領域との間に延在する、第２のソース領域及び第２のドレイン領域、及び
    前記第２のチャネル領域の上方に配設され、前記第２のチャネル領域から絶縁された金属ゲート、を含む、論理デバイスと、
    高電圧デバイスであって、該高電圧デバイスは、
    前記基板の前記第３のエリア内の前記上面の前記凹部加工部分の下で、前記基板内に形成された第３のソース領域及び第３のドレイン領域であって、前記基板の第３のチャネル領域が前記第３のソース領域と前記第３のドレイン領域との間に延在する、第３のソース領域及び第３のドレイン領域、及び
    前記第３のチャネル領域の上方に配設され、前記第３のチャネル領域から絶縁されたポリシリコンゲート、を含む、高電圧デバイスと、を備え、
    前記金属制御ゲートは、一対の酸化物層の間に配設された高Ｋ誘電体材料層によって前記浮遊ゲートから絶縁され、
    前記金属ゲートは、酸化物層及び高Ｋ誘電体材料層によって前記第２のチャネル領域から絶縁され、
    前記ワード線ゲートは、第１の厚さを有する第１の絶縁体によって前記基板から絶縁され、
    前記浮遊ゲートは、第２の厚さを有する第２の絶縁体によって前記基板から絶縁され、
    前記ポリシリコンゲートは、第３の厚さを有する第３の絶縁体によって前記基板から絶縁され、
    前記第１の厚さは、前記第２の厚さ未満であり、前記第２の厚さは、前記第３の厚さ未満である、メモリデバイス。
  10. 前記金属制御ゲートは、Ｔｉ及びＴｉＮで形成されている、請求項９に記載のデバイス。
  11. 前記金属ゲートは、ＴｉＮで形成されている、請求項９に記載のデバイス。
  12. 前記第１、第２、及び第３のドレイン領域の上方で、並びに前記第２及び第３のソース領域の上方で、前記基板の前記上面に直接配設されたＳｉＧｅを更に備える、請求項９に記載のデバイス。
  13. 前記制御ゲートの頂面、前記金属ゲートの頂面、及び前記ポリシリコンゲートの頂面は、同一平面にある、請求項９に記載のデバイス。
JP2020530487A 2017-12-05 2018-11-09 集積された高ｋ金属制御ゲートを有する不揮発性分割ゲートメモリセル及び製造方法 Active JP7265550B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762594976P 2017-12-05 2017-12-05
US62/594,976 2017-12-05
US16/166,342 2018-10-22
US16/166,342 US10714634B2 (en) 2017-12-05 2018-10-22 Non-volatile split gate memory cells with integrated high K metal control gates and method of making same
PCT/US2018/060181 WO2019112756A1 (en) 2017-12-05 2018-11-09 Non-volatile split gate memory cells with integrated high k metal control gates and method of making

Publications (2)

Publication Number Publication Date
JP2021506113A JP2021506113A (ja) 2021-02-18
JP7265550B2 true JP7265550B2 (ja) 2023-04-26

Family

ID=66657698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020530487A Active JP7265550B2 (ja) 2017-12-05 2018-11-09 集積された高ｋ金属制御ゲートを有する不揮発性分割ゲートメモリセル及び製造方法

Country Status (7)

Country Link
US (1) US10714634B2 (ja)
EP (1) EP3721433B1 (ja)
JP (1) JP7265550B2 (ja)
KR (1) KR102364667B1 (ja)
CN (1) CN111418063B (ja)
TW (1) TWI695488B (ja)
WO (1) WO2019112756A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
US11133321B2 (en) * 2019-09-26 2021-09-28 Nanya Technology Corporation Semiconductor device and method of fabricating the same
US20210193671A1 (en) * 2019-12-20 2021-06-24 Silicon Storage Technology, Inc. Method Of Forming A Device With Split Gate Non-volatile Memory Cells, HV Devices Having Planar Channel Regions And FINFET Logic Devices
EP4169072A1 (en) * 2020-06-23 2023-04-26 Silicon Storage Technology Inc. Method of making memory cells, high voltage devices and logic devices on a substrate
CN113838853A (zh) 2020-06-23 2021-12-24 硅存储技术股份有限公司 在衬底上制造存储器单元、高电压设备和逻辑设备的方法
KR102370148B1 (ko) * 2020-08-05 2022-03-04 한국과학기술원 스팁-슬롭 전계 효과 트랜지스터와 그 제조 방법
WO2022039786A1 (en) * 2020-08-17 2022-02-24 Silicon Storage Technology, Inc. Method of making memory cells, high voltage devices and logic devices on a substrate with silicide on conductive blocks
CN114078864A (zh) * 2020-08-17 2022-02-22 硅存储技术股份有限公司 通过导电块上的硅化物在基底上制造存储器单元、高电压设备和逻辑设备的方法
CN114256251A (zh) 2020-09-21 2022-03-29 硅存储技术股份有限公司 形成具有存储器单元、高压器件和逻辑器件的设备的方法
KR102567123B1 (ko) * 2020-09-21 2023-08-14 실리콘 스토리지 테크놀로지 인크 평면 분리형 게이트 비휘발성 메모리 셀, 고전압 소자 및 FinFET 논리 소자를 갖는 소자 형성 방법
CN114335186A (zh) 2020-09-30 2022-04-12 硅存储技术股份有限公司 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法
CN115000072A (zh) * 2021-03-01 2022-09-02 硅存储技术股份有限公司 在衬底上形成具有存储器单元、高电压设备和逻辑设备的半导体设备的方法
WO2022186852A1 (en) * 2021-03-01 2022-09-09 Silicon Storage Technology, Inc. Method of forming a semiconductor device with memory cells, high voltage devices and logic devices on a substrate
US20230262975A1 (en) * 2022-02-14 2023-08-17 Silicon Storage Technology, Inc. Method of forming a semiconductor device with memory cells, high voltage devices and logic devices on a substrate using a dummy area
WO2023154078A1 (en) * 2022-02-14 2023-08-17 Silicon Storage Technology, Inc. Method of forming a semiconductor device with memory cells, high voltage devices and logic devices on a substrate using a dummy area
US11968829B2 (en) 2022-03-10 2024-04-23 Silicon Storage Technology, Inc. Method of forming memory cells, high voltage devices and logic devices on a semiconductor substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023114A1 (en) 2010-09-28 2013-01-24 John Power Method for making semiconductor device
JP2015118972A (ja) 2013-12-17 2015-06-25 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置の製造方法
WO2016141060A1 (en) 2015-03-04 2016-09-09 Silicon Storage Technology, Inc. Integration of split gate flash memory array and logic devices
US20170103991A1 (en) 2015-10-12 2017-04-13 Silicon Storage Technology, Inc. Method of forming memory array and logic devices
US20170345840A1 (en) 2016-05-24 2017-11-30 Silicon Storage Technology, Inc. Method Of Integrating FINFET CMOS Devices With Embedded Nonvolatile Memory Cells

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242848A (en) 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
US6861698B2 (en) 2002-01-24 2005-03-01 Silicon Storage Technology, Inc. Array of floating gate memory cells having strap regions and a peripheral logic device region
US7411246B2 (en) 2002-04-01 2008-08-12 Silicon Storage Technology, Inc. Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried bit-line and raised source line, and a memory array made thereby
US6747310B2 (en) 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US7390718B2 (en) 2004-02-20 2008-06-24 Tower Semiconductor Ltd. SONOS embedded memory with CVD dielectric
US7046552B2 (en) * 2004-03-17 2006-05-16 Actrans System Incorporation, Usa Flash memory with enhanced program and erase coupling and process of fabricating the same
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
US7119396B2 (en) 2004-10-08 2006-10-10 Silicon Storage Technology, Inc. NROM device
US7151042B2 (en) 2005-02-02 2006-12-19 Macronix International Co., Ltd. Method of improving flash memory performance
TWI281753B (en) 2005-12-13 2007-05-21 Powerchip Semiconductor Corp Non-volatile memory and manufacturing method and operating method thereof
US7439133B2 (en) 2006-01-02 2008-10-21 Skymedi Corporation Memory structure and method of manufacturing a memory array
US8138524B2 (en) 2006-11-01 2012-03-20 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
KR101358854B1 (ko) 2007-09-06 2014-02-06 삼성전자주식회사 반도체 소자 및 상기 반도체 소자의 금속 게이트 형성 방법
JP5503843B2 (ja) 2007-12-27 2014-05-28 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
JP2009188293A (ja) 2008-02-08 2009-08-20 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法
US8008702B2 (en) 2008-02-20 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-transistor non-volatile memory element
JP5309601B2 (ja) 2008-02-22 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
KR20090097425A (ko) * 2008-03-11 2009-09-16 주식회사 하이닉스반도체 반도체 소자의 게이트 절연막 형성 방법
US7754559B2 (en) * 2008-03-19 2010-07-13 Tower Semiconductor Ltd. Method for fabricating capacitor structures using the first contact metal
KR20100000652A (ko) 2008-06-25 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자, 이를 포함하는 메모리 카드 및시스템
US7795083B2 (en) 2009-02-16 2010-09-14 Vanguard International Semiconductor Corporation Semiconductor structure and fabrication method thereof
US8334560B2 (en) 2009-09-02 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Reverse disturb immune asymmetrical sidewall floating gate devices
JP5816570B2 (ja) 2011-05-27 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US8883592B2 (en) 2011-08-05 2014-11-11 Silicon Storage Technology, Inc. Non-volatile memory cell having a high K dielectric and metal gate
JP5834909B2 (ja) 2011-12-28 2015-12-24 富士通セミコンダクター株式会社 半導体装置の製造方法
US8951864B2 (en) 2012-02-13 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Split-gate device and method of fabricating the same
JP2013187534A (ja) 2012-03-08 2013-09-19 Ememory Technology Inc 消去可能プログラマブル単一ポリ不揮発性メモリ
KR20130104270A (ko) 2012-03-13 2013-09-25 삼성전자주식회사 스플릿 게이트형 비휘발성 메모리 장치 및 스플릿 게이트형 비휘발성 메모리 장치가 임베디드된 반도체 장치
US8664059B2 (en) 2012-04-26 2014-03-04 International Business Machines Corporation Non-volatile memory device formed by dual floating gate deposit
US8878281B2 (en) 2012-05-23 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells
KR102001228B1 (ko) * 2012-07-12 2019-10-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9129854B2 (en) 2012-10-04 2015-09-08 Sandisk Technologies Inc. Full metal gate replacement process for NAND flash memory
US8669607B1 (en) 2012-11-01 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells with increased programming efficiency
JP6114534B2 (ja) 2012-11-07 2017-04-12 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2014103204A (ja) 2012-11-19 2014-06-05 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
KR102008738B1 (ko) 2013-03-15 2019-08-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9230977B2 (en) 2013-06-21 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded flash memory device with floating gate embedded in a substrate
US9484261B2 (en) 2013-07-05 2016-11-01 Silicon Storage Technology, Inc. Formation of self-aligned source for split-gate non-volatile memory cell
US9129996B2 (en) 2013-07-31 2015-09-08 Freescale Semiconductor, Inc. Non-volatile memory (NVM) cell and high-K and metal gate transistor integration
US9123822B2 (en) 2013-08-02 2015-09-01 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having a silicon-metal floating gate and method of making same
US9368605B2 (en) 2013-08-28 2016-06-14 Globalfoundries Inc. Semiconductor structure including a split gate nonvolatile memory cell and a high voltage transistor, and method for the formation thereof
US9269766B2 (en) 2013-09-20 2016-02-23 Globalfoundries Singapore Pte. Ltd. Guard ring for memory array
US9184252B2 (en) 2013-11-15 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Flash memory embedded with HKMG technology
JP2015118974A (ja) 2013-12-17 2015-06-25 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置の製造方法
JP2015118975A (ja) 2013-12-17 2015-06-25 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置の製造方法
US9287282B2 (en) 2014-01-28 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a logic compatible flash memory
US9583591B2 (en) * 2014-03-14 2017-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Si recess method in HKMG replacement gate technology
US9276010B2 (en) * 2014-05-16 2016-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Dual silicide formation method to embed split gate flash memory in high-k metal gate (HKMG) technology
US9431257B2 (en) 2014-07-14 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Salicided structure to integrate a flash memory device with a high κ, metal gate logic device
US9349741B2 (en) 2014-07-14 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Recessed salicide structure to integrate a flash memory device with a high κ, metal gate logic device
US9543153B2 (en) * 2014-07-16 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Recess technique to embed flash memory in SOI technology
US10312246B2 (en) 2014-08-08 2019-06-04 Silicon Storage Technology, Inc. Split-gate flash memory cell with improved scaling using enhanced lateral control gate to floating gate coupling
US9431407B2 (en) 2014-09-19 2016-08-30 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
US20160126327A1 (en) 2014-10-29 2016-05-05 Freescale Semiconductor, Inc. Method of making a split gate memory cell
KR102240022B1 (ko) 2014-11-26 2021-04-15 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN105655338A (zh) 2014-12-04 2016-06-08 联华电子股份有限公司 非挥发性存储单元及其制作方法
US9276005B1 (en) 2014-12-04 2016-03-01 Silicon Storage Technology, Inc. Non-volatile memory array with concurrently formed low and high voltage logic devices
US9484352B2 (en) * 2014-12-17 2016-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a split-gate flash memory cell device with a low power logic device
US9276006B1 (en) 2015-01-05 2016-03-01 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal-enhanced gates and method of making same
US9379121B1 (en) 2015-01-05 2016-06-28 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal gates and method of making same
CN107251199B (zh) 2015-01-22 2020-10-30 硅存储技术公司 形成分裂栅存储器单元阵列及低和高电压逻辑器件的方法
EP3248219B1 (en) * 2015-01-22 2019-08-07 Silicon Storage Technology Inc. Method of forming high density split-gate memory cell
WO2016118785A1 (en) * 2015-01-23 2016-07-28 Silicon Storage Technology, Inc. Method of forming self-aligned split-gate memory cell array with metal gates and logic devices
CN106158862B (zh) 2015-04-28 2019-04-26 联华电子股份有限公司 半导体元件及其制作方法
US9793281B2 (en) 2015-07-21 2017-10-17 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate logic device and metal-free erase gate, and method of making same
US9634019B1 (en) 2015-10-01 2017-04-25 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate, and method of making same
US9761680B2 (en) * 2015-10-26 2017-09-12 United Microelectronics Corp. Semiconductor device with embedded non-volatile memory and method of fabricating semiconductor device
KR20180078291A (ko) 2015-11-03 2018-07-09 실리콘 스토리지 테크놀로지 인크 비휘발성 메모리 내에서의 금속 플로팅 게이트의 집적
US9842848B2 (en) 2015-12-14 2017-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded HKMG non-volatile memory
US10164074B2 (en) * 2016-11-25 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with gate electrode embedded in substrate
US10134748B2 (en) * 2016-11-29 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cell boundary structure for embedded memory
US9853039B1 (en) * 2016-12-13 2017-12-26 Cypress Semiconductor Corporation Split-gate flash cell formed on recessed substrate
US10879251B2 (en) * 2017-04-27 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and manufacturing method thereof
US10535574B2 (en) * 2017-09-20 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Cell-like floating-gate test structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023114A1 (en) 2010-09-28 2013-01-24 John Power Method for making semiconductor device
JP2015118972A (ja) 2013-12-17 2015-06-25 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置の製造方法
WO2016141060A1 (en) 2015-03-04 2016-09-09 Silicon Storage Technology, Inc. Integration of split gate flash memory array and logic devices
US20170103991A1 (en) 2015-10-12 2017-04-13 Silicon Storage Technology, Inc. Method of forming memory array and logic devices
US20170345840A1 (en) 2016-05-24 2017-11-30 Silicon Storage Technology, Inc. Method Of Integrating FINFET CMOS Devices With Embedded Nonvolatile Memory Cells

Also Published As

Publication number Publication date
CN111418063A (zh) 2020-07-14
US10714634B2 (en) 2020-07-14
TWI695488B (zh) 2020-06-01
KR102364667B1 (ko) 2022-02-17
EP3721433A1 (en) 2020-10-14
TW201937700A (zh) 2019-09-16
US20190172942A1 (en) 2019-06-06
KR20200079291A (ko) 2020-07-02
EP3721433A4 (en) 2021-08-18
EP3721433B1 (en) 2024-03-13
CN111418063B (zh) 2024-01-30
WO2019112756A1 (en) 2019-06-13
JP2021506113A (ja) 2021-02-18

Similar Documents

Publication Publication Date Title
JP7265550B2 (ja) 集積された高ｋ金属制御ゲートを有する不揮発性分割ゲートメモリセル及び製造方法
US10381359B2 (en) Non-volatile split game memory cells with integrated high K metal gate logic device and metal-free erase gate, and method of making same
JP6608550B2 (ja) 内蔵不揮発性メモリセルでｆｉｎｆｅｔ・ｃｍｏｓデバイスを集積する方法
JP6343721B2 (ja) 金属ゲートを備えた自己整合型分割ゲートメモリセルアレイ及び論理デバイスの形成方法
TWI714011B (zh) 具有鰭狀場效電晶體(finfet)結構之分離閘型非揮發性記憶體單元及邏輯裝置、及其製造方法
TWI618124B (zh) 具有整合式高ｋ金屬閘之非揮發性分離閘記憶體單元，及其製作方法
EP3266039B1 (en) Integration of split gate flash memory array and logic devices
JP6732901B2 (ja) 別個のワード線及び消去ゲートを有するフラッシュメモリを形成する方法
KR20230110363A (ko) 기판 상에 메모리 셀, 고전압 디바이스 및 논리 디바이스를갖는 반도체 디바이스를 형성하는 방법
CN114256251A (zh) 形成具有存储器单元、高压器件和逻辑器件的设备的方法
EP4214756B1 (en) Method of forming a device with planar split gate non-volatile memory cells, high voltage devices and finfet logic devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230414

R150 Certificate of patent or registration of utility model

Ref document number: 7265550

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150