TW201937700A - 具有整合式高k金屬控制閘之非揮發性分離閘記憶體單元及其製造方法 - Google Patents

具有整合式高k金屬控制閘之非揮發性分離閘記憶體單元及其製造方法 Download PDF

Info

Publication number
TW201937700A
TW201937700A TW107143482A TW107143482A TW201937700A TW 201937700 A TW201937700 A TW 201937700A TW 107143482 A TW107143482 A TW 107143482A TW 107143482 A TW107143482 A TW 107143482A TW 201937700 A TW201937700 A TW 201937700A
Authority
TW
Taiwan
Prior art keywords
region
gate
substrate
insulated
polysilicon
Prior art date
Application number
TW107143482A
Other languages
English (en)
Other versions
TWI695488B (zh
Inventor
楊正威
吳滿堂
陳俊明
堅昇 蘇
恩漢 杜
Original Assignee
美商超捷公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商超捷公司 filed Critical 美商超捷公司
Publication of TW201937700A publication Critical patent/TW201937700A/zh
Application granted granted Critical
Publication of TWI695488B publication Critical patent/TWI695488B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種記憶體裝置包括：於相同半導體基材上形成的一記憶體單元、一邏輯裝置、及一高電壓裝置。使記憶體單元及高電壓裝置下方之基材的上表面部分相對於邏輯裝置下方之基材的上表面部分凹陷。記憶體單元包括：一多晶矽浮閘，其設置於基材的通道區之第一部分上方；一多晶矽字線閘，其設置於通道區之第二部分上方；一多晶矽抹除閘，其設置於基材之源極區上方；及一金屬控制閘，其設置於浮閘上方並藉由包括一高K介電質之複合絕緣層而與該浮閘絕緣。邏輯裝置包括設置於基材上方之金屬閘。高電壓裝置包括設置於基材上方之多晶矽閘。

Description

具有整合式高K金屬控制閘之非揮發性分離閘記憶體單元及其製造方 法 相關申請案
本申請案主張於2017年12月5日提出申請之美國臨時專利申請案第62/594,976號以及2018年10月22日提出申請之美國專利申請案第16/166,342號之優先權。
本發明係關於非揮發性記憶體裝置。
分離閘非揮發性記憶體裝置已為所屬技術領域中所熟知。例如，美國專利第7,927,994號揭示一種分離閘非揮發性記憶體單元。圖1繪示形成於一半導體基材12上之此一分離閘記憶體單元之一實例。源極區16及汲極區14形成為基材12中的擴散區，並在其等之間界定一通道區18。記憶體單元包括四個導電閘：一浮閘22，其設置於通道區18之一第一部分及源極區16之一部分上方且與該通道區之該第一部分及該源極區之該部分絕緣；一控制閘26，其設置於浮閘22上方且與該浮閘絕緣；一抹除閘24，其設置於源極區16上方且與該源極區絕緣；及一選擇閘20，其設置於通道區18之一第二部分上方且與該通道區之該第二部分絕緣。可形成一導電接觸件10以電連接至汲極 區14。美國專利7,315,056揭示另一種分離閘非揮發性記憶體單元，其與美國專利7,927,994類似，但沒有控制閘。圖2繪示'056專利之記憶體單元(具有以相同元件符號表示之類似元件)。
記憶體單元配置成一陣列以形成一裝置，其中藉由成行的隔離區使成行的此類記憶體單元分開。隔離區係該基材之其中形成絕緣材料之部分。邏輯(核心)裝置及高電壓裝置可形成於相同於該記憶體陣列之晶片上，通常共用一些相同處理步驟而形成。其中形成邏輯裝置及高電壓裝置的基材之彼等專用區域在本文中將分別稱為邏輯區域及高電壓區域。
習知分離閘記憶體單元的一個問題係基材上記憶體單元之高度大於在邏輯區域及高電壓區域中的裝置之高度。然而，降低記憶體單元之高度的同時仍保持期望的性能可能係具有挑戰性的。本發明係一種用於在與邏輯及高電壓裝置相同的晶片上形成一分離閘非揮發性記憶體裝置之新穎技術，其中記憶體單元利用具有習知ONO(氧化物/氮化物/氧化物)或OHKO(氧化物/HK/氧化物)之金屬材料在控制閘下方的控制閘作為至浮閘的偶合介電質。
前述問題及需求係藉由一種在一半導體基材上製造一記憶體裝置之方法來解決，該半導體基材具有一上表面及一第一區域、一第二區域、及一第三區域，該方法包括：使該第一區域及該第三區域中之該上表面的部分相對於該第二區域中之該上表面的一部分凹陷；形成一記憶體單元；形成一邏輯裝置；及形成一高電壓裝置。形成該 記憶體單元包括：於該基材之該第一區域中之該上表面的該凹陷部分下方在該基材中形成一第一源極區及一第一汲極區，其中該基材之一第一通道區延伸於該第一源極區與該第一汲極區之間；形成一多晶矽浮閘，其設置於該第一通道區之一第一部分上方且與該第一通道區之該第一部分絕緣；形成一多晶矽字線閘，其設置於該第一通道區之一第二部分上方且與該第一通道區之該第二部分絕緣；形成一多晶矽抹除閘，其設置於該第一源極區上方且與該第一源極區絕緣；及形成一金屬控制閘，其設置於該浮閘上方且與該浮閘絕緣。形成該邏輯裝置包括：形成一第二源極區及一第二汲極區於該基材之該第二區域中，其中該基材之一第二通道區延伸於該第二源極區與該第二汲極區之間；及形成一金屬閘，其設置於該第二通道區上方且與該第二通道區絕緣。形成該高電壓裝置包括：於該基材之該第三區域中之該上表面的該凹陷部分下方在該基材中形成一第三源極區及一第三汲極區，其中該基材之一第三通道區延伸於該第三源極區與該第三汲極區之間；及形成一多晶矽閘，其設置於該第三通道區上方且與該第三通道區絕緣。
一種記憶體裝置包括：一半導體基材，其具有一上表面以及一第一區域、一第二區域、及一第三區域，其中該第一區域及該第三區域中之該上表面的部分係相對於該第二區域中之該上表面的一部分凹陷；一記憶體單元；一邏輯裝置；及一高電壓裝置。該記憶體單元包括：一第一源極區及一第一汲極區，其等在該基材中形成於該基材之該第一區域中之該上表面的該凹陷部分下方，其中該基材之一第一通道區延伸於該第一源極區與該第一汲極區之間；一多晶矽浮閘， 其設置於該第一通道區之一第一部分上方且與該第一通道區之該第一部分絕緣：一多晶矽字線閘，其設置於該第一通道區之一第二部分上方且與該第一通道區之該第二部分絕緣；一多晶矽抹除閘，其設置於該第一源極區上方且與該第一源極區絕緣；及一金屬控制閘，其設置於該浮閘上方且與該浮閘絕緣。該邏輯裝置包括：形成於該基材之該第二區域中之一第二源極區及一第二汲極區，其中該基材之一第二通道區延伸於該第二源極區與該第二汲極區之間；及一金屬閘，其設置於該第二通道區上方且與該第二通道區絕緣。該高電壓裝置包括：一第三源極區及一第三汲極區，其等在該基材中形成於該基材之該第三區域中之該上表面的該凹陷部分下方，其中該基材之一第三通道區延伸於該第三源極區與該第三汲極區之間；及一多晶矽閘，其設置於該第三通道區上方且與該第三通道區絕緣。
本發明的其他目的與特徵將藉由檢視說明書、申請專利範圍、及隨附圖式而變得顯而易見。
10‧‧‧導電接觸件
12‧‧‧半導體基材
14‧‧‧汲極區
16‧‧‧源極區
18‧‧‧通道區
20‧‧‧選擇閘
22‧‧‧浮閘
24‧‧‧抹除閘
26‧‧‧控制閘
30‧‧‧半導體基材
32‧‧‧二氧化矽(氧化物)層
32a‧‧‧增厚的氧化物層
34‧‧‧氮化矽(氮化物)層；氮化物
36‧‧‧氧化物層
38‧‧‧多晶矽層；多晶矽浮閘
40‧‧‧光阻
42‧‧‧氧化物
44‧‧‧絕緣層；高K介電層
46‧‧‧金屬導電層；控制閘
48‧‧‧氮化物層
50‧‧‧光阻
52‧‧‧氧化物間隔物
54‧‧‧光阻
56‧‧‧氧化物間隔物
58‧‧‧氧化物層；氧化物
60‧‧‧光阻
62‧‧‧源極區
64‧‧‧穿隧氧化物層
66‧‧‧光阻
68‧‧‧氧化物間隔物
70‧‧‧薄層氧化物
72‧‧‧多晶矽層
72a‧‧‧多晶矽閘；HV閘
72b‧‧‧字線閘
72c‧‧‧多晶矽抹除閘
74‧‧‧氧化物層；氧化物
76‧‧‧光阻
78‧‧‧氧化物層
80‧‧‧薄氧化物層
82‧‧‧絕緣層；高K材料層；高K層
84‧‧‧金屬層
86‧‧‧虛設多晶矽層
88‧‧‧絕緣層
90‧‧‧光阻
92‧‧‧光阻
94‧‧‧光阻
95‧‧‧SiGe層
96‧‧‧汲極區
98‧‧‧源極區
100‧‧‧汲極區
102‧‧‧NiSi層
104‧‧‧絕緣厚層
106‧‧‧金屬塊；金屬閘
108‧‧‧ILD絕緣
110‧‧‧接觸孔
112‧‧‧金屬接觸件
114‧‧‧通道區
116‧‧‧通道區
118‧‧‧通道區
IL‧‧‧界面層
R‧‧‧凹陷量
S1‧‧‧堆疊
S2‧‧‧堆疊
ST‧‧‧堆疊
圖1係習知記憶體單元之截面圖。
圖2係習知記憶體單元之截面圖。
圖3至圖26係繪示於一基材上形成非揮發性記憶體單元、邏輯裝置、及高電壓裝置的步驟之截面圖。
本發明藉由使用一金屬材料或一多晶矽材料及高K介電質形成控制閘、並使其上形成記憶體單元之基板上表面部分之高度 凹陷、以及本文所述之其他技術來解決上述問題。參考圖3，該方法起始於一半導體基材30，其係較佳為P型且在所屬領域中係眾所周知的。該基材具有三個區域：單元區域，其中將形成記憶體單元；邏輯區域，其中將形成邏輯裝置；及HV區域，其中將形成高電壓裝置。此類裝置之一者或一對示於各區域中，但在各區域中將同時形成複數個各類型之裝置。
如圖3中進一步所示，顯示於基材30上形成一二氧化矽(氧化物)層32。一氮化矽(氮化物)層34形成於氧化物層32上，然後使其經受遮罩蝕刻製程以自單元及HV區域移除氮化物層34。遮罩蝕刻製程涉及於氮化物層34上形成一光阻材料，並且暴露該光阻材料之經選擇部分。光阻在其經移除部分顯影(即，在單元及HV區域中的那些部分，使氮化物34暴露於那些區域中)。然後使用氮化物蝕刻來移除氮化物34之經暴露部分，留下邏輯區域中的氮化物34。在移除光阻後，接著使用熱氧化製程藉由在單元及HV區域中形成一厚層氧化物來氧化並消耗矽(即，製造一增厚的氧化物32a)，其使這些區域中之矽基材30的上表面相對於受氮化物34保護的邏輯區域凹陷，如圖3所示。
接著執行氮化物及氧化物蝕刻以移除氮化物層34及氧化物層32/32a。一氧化物層36形成於基材表面上(例如，藉由熱氧化)。一多晶矽(polysilicon/poly)層38形成於氧化物層36上。使用一遮罩步驟以形成光阻40，且僅自邏輯區域移除光阻40。執行多晶矽蝕刻以移除邏輯區域中經暴露的多晶矽層38。所得結構示於圖4中。
移除光阻40後，絕緣區域(例如，較佳地係眾所周知的淺溝槽絕緣-STI)在基材30中形成於單元、邏輯、與HV區域之間。STI係在基材中形成於溝槽中之氧化物。STI較佳地係藉由遮罩及蝕刻製程形成，該遮罩及蝕刻製程選擇性地蝕刻穿過多晶矽層38及氧化物層36並進入基材。接著用氧化物42填充溝槽，如圖5所示。一高K介電層44諸如O/HK/O(氧化物、高K介電質、氧化物，其中高K介電質係一介電常數K大於氧化物者之絕緣材料，諸如HfO2、ZrO2、TiO2、Ta2O5、或其他適當材料)形成於結構上。接著於絕緣層44上形成一金屬導電層46，諸如Ti/TiN。一氮化物層48形成於金屬導電層46上。光阻50形成於結構上並且在遮罩步驟中圖案化，其中在HV區域中、及單元區域的選擇部分中移除該光阻50。使用一或多個蝕刻以移除單元及HV區域中氮化物48、導電層46、及絕緣層44之經暴露部分，如圖6所示。
移除光阻50後，藉由氧化物沉積及蝕刻於結構之側壁上形成氧化物間隔物52。替代地，間隔物52可形成為氧化物-氮化物間隔物。使用多晶矽蝕刻以界定將為控制閘處並移除單元及HV區域中多晶矽層38之經暴露部分。光阻54形成於所有區域上方但自HV區域移除。執行植入製程以植入HV區域基材之井區，如圖7所示。移除光阻54後，氧化物間隔物56形成(例如，藉由HTO)於多晶矽層38之經暴露末端部分及記憶體單元區域中之氧化物間隔物52之外部，且一氧化物層58形成於HV區域中，如圖8所示。在記憶體單元區域有多個堆疊結構S1及S2(即，各者在基材30上方的氧化物36 上方的多晶矽層38上方的絕緣層44上方的導電層46上方具有氮化物48)。雖然僅示出一對堆疊S1/S2，但應當理解，有複數對堆疊S1/S2形成於記憶體區域中。
光阻60形成於結構上方，並且移除除了堆疊S1與S2之間的區域以外(及堆疊S1/S2的部分)之光阻，如圖9所示。在基材中於堆疊S1與S2之間執行植入及熱退火以形成源極區62。執行氧化物蝕刻以移除堆疊S1與S2之間經暴露的氧化物，該氧化物蝕刻暴露多晶矽層38之末端。移除光阻60後，執行氧化物沉積(例如，HTO)以於單元區域中多晶矽層38之經暴露末端上形成一穿隧氧化物層64，並增厚HV區域中之氧化物58，如圖10所示。執行氧化物沉積及蝕刻以於堆疊S1/S2的外側上形成氧化物間隔物68。光阻66形成於結構上，並且自堆疊S1/S2之外部的單元區域部分中移除，如圖11所示。移除光阻後，一薄層氧化物70在基材上形成，與堆疊S1/S2的外側相鄰，如圖12所示。
然後將一多晶矽層72沈積於結構上。一氧化物層74形成於多晶矽層72上。光阻76形成於結構上，並且自單元及邏輯區域中移除。使用一氧化物蝕刻以自單元及邏輯區域中移除氧化物層74，如圖13所示。移除光阻76後，將虛設多晶矽沉積於結構上方。使用CMP(化學機械研磨)以移除多晶矽的上部且使結構平面化，並且執行進一步的多晶矽回蝕以使單元區域中的多晶矽上表面稍微凹陷，如圖14所示。氧化物74在HV區域中保護多晶矽層72免受此多晶矽蝕刻。然後在結構上形成一氧化物層78，隨後進行一微影蝕刻遮罩步驟 (光微影及蝕刻)來打開用於蝕刻的邏輯區域，以自該邏輯區域移除氧化物、氮化物、Ti/TiN、及O/HK/O層，如圖15所示(在移除光阻之後)。
在邏輯區域中植入一邏輯井後，一薄氧化物層80(界面層-IL)在邏輯區域中形成於基材上。接著進行高K金屬閘層HKMG形成，其包含高K材料之一絕緣層82(即，具有的介電常數K大於氧化物(諸如HfO2、ZrO2、TiO2、Ta2O5)或其他適當材料等之介電常數K)及一金屬層84(諸如TiN)。接著於金屬層84上形成一虛設多晶矽層86。於虛設多晶矽層86上形成一或多個絕緣層88，其將用作為硬遮罩。執行一微影蝕刻遮罩步驟以移除邏輯區域中新形成的層之部分(除了其堆疊ST之外)，如圖16所示。
光阻90形成於結構上，並且藉由遮罩步驟移除其某些部分(即，單元及HV區域中的部分)。執行蝕刻以向下移除下方的層至基材或基材上之氧化物，以界定HV區域中之多晶矽閘72a、以及單元區域中之字線閘72b，如圖17所示。移除光阻後，光阻92形成於結構上，並且選擇性地自單元區域移除，如圖18所示。對相鄰字線閘72b之基材區執行植入(記憶體單元LDD(輕度摻雜的汲極)植入)。移除光阻92後，光阻94形成於結構上，並且選擇性地自HV區域移除。對HV區域中之基材區執行LDD植入，如圖19所示。移除光阻94後，一SiGe層95形成於基材之經暴露部分上，隨後於結構之側上形成間隔物。接著使用植入(及退火)以在單元區域中於基材的經暴露區域中形成汲極區96，且在邏輯及HV區域中形成源極區98 及汲極區100。一NiSi層102形成於結構上，隨後形成一絕緣厚層104(例如，ILD)。然後使用CMP以使結構的上表面平面化，如圖20所示。
使用多晶矽蝕刻以自邏輯區域移除虛設多晶矽86，藉由CMP使該虛設多晶矽暴露。然後執行金屬沉積及CMP以在邏輯區域中於TiN層84及高K材料層82上方形成一金屬塊106，如圖21所示。ILD絕緣108形成於結構上方。隨後進行遮罩步驟及ILD蝕刻以形成接觸孔110，該等接觸孔向下延伸至並且暴露各種源極/汲極區，以及單元區域中之控制閘、字線閘、及抹除閘，如圖22所示。使用金屬沉積(例如，W)及CMP以用金屬接觸件112填充該等接觸孔，如圖23所示。可執行額外的絕緣、接觸件形成、及金屬接觸件形成，以垂直地延伸該等金屬接觸件，如圖24所示。
最終結構示於圖25及圖26中。單元區域係如圖25所示，並且包括成對的記憶體單元。各記憶體單元對包括一源極區62及兩個間隔開的汲極區96，該源極區及該兩個汲極區界定其間的通道區114。兩個多晶矽浮閘38各自設置於源極區62之一部分及其等各別的通道區114之一部分上方並且與該等部分絕緣。兩個多晶矽字線閘72b各自設置於其等各別的通道區114之另一部分(相鄰汲極區96者)上方並且與該另一部分絕緣。一多晶矽抹除閘72c設置於源極區62上方並且與該源極區絕緣。兩個金屬控制閘46各自設置於浮閘38之一者上方並且(藉由高K介電層及氧化物複合絕緣層-例如，O/HK/O 44)與該一者絕緣。邏輯區域亦示於圖25中，並且包括邏輯裝置，該等邏 輯裝置各自包括間隔開且其間具有一通道區116的源極區及汲極區98/100，以及在該通道區116上方之一高K金屬閘(金屬閘106及高K層82)。單元區域中之基材表面以一凹陷量R相對於邏輯區域中之基材表面凹陷，使得邏輯區域中較矮的邏輯裝置之頂部與單元區域中較高的記憶體單元之頂部實質上彼此相等。HV區域係如圖26所示，並且包括HV裝置，該等HV裝置各自包括間隔開且其間具有一通道區118的源極及汲極區98/100，以及一多晶矽閘72a，該多晶矽閘設置於通道區118上方且(藉由增厚的氧化物58)與該通道區絕緣。介於閘72a與基材之間的增厚的氧化物58允許更高電壓的操作。HV區域中之基材表面以凹陷量R相對於邏輯區域中之基材表面凹陷，使得邏輯區域中較矮的邏輯裝置之頂部及HV區域中較高的HV裝置之頂部實質上彼此相等。
上述形成技術具有許多優點，包括使遮罩步驟之數目最小化。單元形成與用於邏輯區域的HKMG形成製程解耦，消除任何污染風險。在字線閘72b下方之氧化物的厚度可獨立地調節以求彈性(例如，在字線閘72b下方之氧化物的厚度可小於浮閘38下方之氧化物的厚度，該浮閘下方之氧化物的厚度可小於HV閘72a下方之氧化物的厚度)。各種裝置的頂部高度係彼此相等(即，控制閘46、金屬閘106、及HV閘72a的頂部表面係共平面)，其之實現是藉由使在單元及HV區域中的基材表面凹陷，並且使用金屬及高K絕緣體以形成記憶體單元控制閘。
應理解，本發明不限於上文描述及本文闡釋之實施例。例如，本文中對本發明的引述並非意欲用以限制任何申請專利範圍或申請專利範圍用語之範疇，而僅是用以對可由一或多項請求項所涵蓋的一或多種技術特徵作出引述。上文描述之材料、程序及數值實例僅為例示性，且不應視為對申請專利範圍之限制。再者，如申請專利範圍及說明書所明示者，並非所有方法步驟皆須完全依照所說明或主張的順序執行，而是可以任何順序來執行，只要是可適當地形成本發明之記憶體單元即可。單一材料層可形成為多個具有此類或類似材料之層，且反之亦然。如本文中所使用，用語「形成(forming/formed)」應包括材料沉積、材料生長、或提供如所揭示或所主張之材料的任何其他技術。最後，可用一氧化物/氮化物/氧化物層(ONO)置換控制閘下方之O/HK/O層。
應注意的是，如本文中所使用，「在…上方(over)」及「在...之上(on)」之用語皆含括性地包括「直接在…之上(directly on)」(無居中的材料、元件或間隔設置於其間)及「間接在…之上(indirectly on)」(有居中的材料、元件或間隔設置於其間)。同樣地，用語「相鄰(adjacent)」包括「直接相鄰(directly adjacent)」(二者之間無設置任何居中材料、元件、或間隔)和「間接相鄰(indirectly adjacent)」(二者之間設置有居中材料、元件、或間隔)。舉例而言，「在基材上方(over a substrate)」形成元件可包括直接在基材上形成元件而其間無居中的材料/元件存在，以及間接在基材上形成元件而其間有一或多個居中的材料/元件存在。

Claims (21)

  1. 一種在一半導體基材上製造一記憶體裝置之方法，該半導體基材具有一上表面及一第一區域、一第二區域、及一第三區域，該方法包含：使該第一區域及該第三區域中之該上表面的部分相對於該第二區域中之該上表面的一部分凹陷；藉由下列而形成一記憶體單元：於該基材之該第一區域中之該上表面的該凹陷部分下方在該基材中形成一第一源極區及一第一汲極區，其中該基材之一第一通道區延伸於該第一源極區與該第一汲極區之間，形成一多晶矽浮閘，其設置於該第一通道區之一第一部分上方且與該第一通道區之該第一部分絕緣，形成一多晶矽字線閘，其設置於該第一通道區之一第二部分上方且與該第一通道區之該第二部分絕緣，形成一多晶矽抹除閘，其設置於該第一源極區上方且與該第一源極區絕緣，及形成一金屬控制閘，其設置於該浮閘上方且與該浮閘絕緣；藉由下列而形成一邏輯裝置：形成一第二源極區及一第二汲極區於該基材之該第二區域中，其中該基材之一第二通道區延伸於該第二源極區 與該第二汲極區之間，及形成一金屬閘，其設置於該第二通道區上方且與該第二通道區絕緣；藉由下列而形成一高電壓裝置：於該基材之該第三區域中之該上表面的該凹陷部分下方在該基材中形成一第三源極區及一第三汲極區，其中該基材之一第三通道區延伸於該第三源極區與該第三汲極區之間，及形成一多晶矽閘，其設置於該第三通道區上方且與該第三通道區絕緣。
  2. 如請求項1之方法，其中該金屬控制閘係由Ti及TiN形成。
  3. 如請求項2之方法，其中該金屬控制閘係藉由至少一高K介電材料層而與該浮閘絕緣。
  4. 如請求項2之方法，其中該金屬控制閘係藉由設置於一對氧化物層之間的一高K介電材料層而與該浮閘絕緣。
  5. 如請求項1之方法，其中該金屬閘係藉由至少一高K介電材料層而與該第二通道區絕緣。
  6. 如請求項5之方法，其中該金屬閘係由TiN形成。
  7. 如請求項1之方法，其中該形成該多晶矽字線閘、該多晶矽抹除閘、及該多晶矽閘包含：形成一多晶矽層於該基材上方且與該基材絕緣；及在該第一區域中選擇性地移除該多晶矽層的部分而留下該多 晶矽字線閘及該多晶矽抹除閘，並在該第三區域中選擇性地移除該多晶矽層的部分而留下該多晶矽閘。
  8. 如請求項1之方法，其進一步包含：形成SiGe於該第一汲極區、該第二汲極區及該第三汲極區上方、以及該第二源極區及該第三源極區上方之該基材之該上表面上。
  9. 如請求項1之方法，其中該使該第一區域及該第三區域中之該上表面的該等部分凹陷包含：形成一絕緣層於該第一區域、該第二區域及該第三區域之該上表面上方；自該第一區域及該第三區域中移除該絕緣層，但不自該第二區域中移除該絕緣層；氧化該第一區域及該第三區域中之該上表面，但不氧化該第二區域中之該上表面。
  10. 如請求項1之方法，其中：藉由具有一第一厚度之一第一絕緣使該字線閘與該基材絕緣；藉由具有一第二厚度之一第二絕緣使該浮閘與該基材絕緣；藉由具有一第三厚度之一第三絕緣使該多晶矽閘與該基材絕緣；及該第一厚度小於該第二厚度，且該第二厚度小於該第三厚度。
  11. 如請求項1之方法，其中該形成該第一汲極區、該第二汲極區及該第三汲極區、以及該第二源極區及該第三源極區包含：執行一植入，該植入同時於該第一區域中形成該第一汲極區、 於該第二區域中形成該第二源極區及該第二汲極區、且於該第三區域中形成該第三源極區及該第三汲極區。
  12. 如請求項1之方法，其中該控制閘之一頂部表面、該金屬閘之一頂部表面、及該多晶矽閘之一頂部表面係共平面。
  13. 一種記憶體裝置，其包含：一半導體基材，其具有一上表面以及一第一區域、一第二區域、及一第三區域，其中該第一區域及該第三區域中之該上表面的部分係相對於該第二區域中之該上表面的一部分凹陷；一記憶體單元，其包括：一第一源極區及一第一汲極區，其等在該基材中形成於該基材之該第一區域中之該上表面的該凹陷部分下方，其中該基材之一第一通道區延伸於該第一源極區與該第一汲極區之間，一多晶矽浮閘，其設置於該第一通道區之一第一部分上方且與該第一通道區之該第一部分絕緣，一多晶矽字線閘，其設置於該第一通道區之一第二部分上方且與該第一通道區之該第二部分絕緣，一多晶矽抹除閘，其設置於該第一源極區上方且與該第一源極區絕緣，及一金屬控制閘，其設置於該浮閘上方且與該浮閘絕緣；一邏輯裝置，其包括：形成於該基材之該第二區域中之一第二源極區及一第 二汲極區，其中該基材之一第二通道區係延伸於該第二源極區與該第二汲極區之間，及一金屬閘，其設置於該第二通道區上方且與該第二通道區絕緣；一高電壓裝置，其包括：一第三源極區及一第三汲極區，其等在該基材中形成於該基材之該第三區域中之該上表面的該凹陷部分下方，其中該基材之一第三通道區延伸於該第三源極區與該第三汲極區之間，及一多晶矽閘，其設置於該第三通道區上方且與該第三通道區絕緣。
  14. 如請求項13之裝置，其中該金屬控制閘係由Ti及TiN形成。
  15. 如請求項14之裝置，其中該金屬控制閘係藉由至少一高K介電材料層而與該浮閘絕緣。
  16. 如請求項14之裝置，其中該金屬控制閘係藉由設置於一對氧化物層之間的一高K介電材料層而與該浮閘絕緣。
  17. 如請求項13之裝置，其中該金屬閘係藉由至少一高K介電材料層而與該第二通道區絕緣。
  18. 如請求項17之裝置，其中該金屬閘係由TiN形成。
  19. 如請求項13之裝置，其進一步包含：SiGe，其直接設置於該第一汲極區、該第二汲極區及該第三汲極區上方、以及該第二源極區及該第三源極區上方之該基材的該 上表面上。
  20. 如請求項13之裝置，其中：藉由具有一第一厚度之一第一絕緣使該字線閘與該基材絕緣；藉由具有一第二厚度之一第二絕緣使該浮閘與該基材絕緣；藉由具有一第三厚度之一第三絕緣使該多晶矽閘與該基材絕緣；該第一厚度小於該第二厚度，且該第二厚度小於該第三厚度。
  21. 如請求項13之裝置，其中該控制閘之一頂部表面、該金屬閘之一頂部表面、及該多晶矽閘之一頂部表面係共平面。
TW107143482A 2017-12-05 2018-12-04 具有整合式高k金屬控制閘之非揮發性分離閘記憶體單元及其製造方法 TWI695488B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201762594976P 2017-12-05 2017-12-05
US62/594,976 2017-12-05
US16/166,342 2018-10-22
US16/166,342 US10714634B2 (en) 2017-12-05 2018-10-22 Non-volatile split gate memory cells with integrated high K metal control gates and method of making same
??PCT/US18/60181 2018-11-09
WOPCT/US18/60181 2018-11-09
PCT/US2018/060181 WO2019112756A1 (en) 2017-12-05 2018-11-09 Non-volatile split gate memory cells with integrated high k metal control gates and method of making

Publications (2)

Publication Number Publication Date
TW201937700A true TW201937700A (zh) 2019-09-16
TWI695488B TWI695488B (zh) 2020-06-01

Family

ID=66657698

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107143482A TWI695488B (zh) 2017-12-05 2018-12-04 具有整合式高k金屬控制閘之非揮發性分離閘記憶體單元及其製造方法

Country Status (7)

Country Link
US (1) US10714634B2 (zh)
EP (1) EP3721433B1 (zh)
JP (1) JP7265550B2 (zh)
KR (1) KR102364667B1 (zh)
CN (1) CN111418063B (zh)
TW (1) TWI695488B (zh)
WO (1) WO2019112756A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563275A (zh) * 2019-09-26 2021-03-26 南亚科技股份有限公司 半导体元件及其制造方法
TWI809502B (zh) * 2020-09-21 2023-07-21 美商超捷公司 形成具有平面分離閘非揮發性記憶體單元、高電壓裝置及finfet邏輯裝置之裝置的方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
US20210193671A1 (en) * 2019-12-20 2021-06-24 Silicon Storage Technology, Inc. Method Of Forming A Device With Split Gate Non-volatile Memory Cells, HV Devices Having Planar Channel Regions And FINFET Logic Devices
EP4169072A1 (en) * 2020-06-23 2023-04-26 Silicon Storage Technology Inc. Method of making memory cells, high voltage devices and logic devices on a substrate
CN113838853A (zh) 2020-06-23 2021-12-24 硅存储技术股份有限公司 在衬底上制造存储器单元、高电压设备和逻辑设备的方法
KR102370148B1 (ko) * 2020-08-05 2022-03-04 한국과학기술원 스팁-슬롭 전계 효과 트랜지스터와 그 제조 방법
WO2022039786A1 (en) * 2020-08-17 2022-02-24 Silicon Storage Technology, Inc. Method of making memory cells, high voltage devices and logic devices on a substrate with silicide on conductive blocks
CN114078864A (zh) * 2020-08-17 2022-02-22 硅存储技术股份有限公司 通过导电块上的硅化物在基底上制造存储器单元、高电压设备和逻辑设备的方法
CN114256251A (zh) 2020-09-21 2022-03-29 硅存储技术股份有限公司 形成具有存储器单元、高压器件和逻辑器件的设备的方法
CN114335186A (zh) 2020-09-30 2022-04-12 硅存储技术股份有限公司 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法
CN115000072A (zh) * 2021-03-01 2022-09-02 硅存储技术股份有限公司 在衬底上形成具有存储器单元、高电压设备和逻辑设备的半导体设备的方法
WO2022186852A1 (en) * 2021-03-01 2022-09-09 Silicon Storage Technology, Inc. Method of forming a semiconductor device with memory cells, high voltage devices and logic devices on a substrate
US20230262975A1 (en) * 2022-02-14 2023-08-17 Silicon Storage Technology, Inc. Method of forming a semiconductor device with memory cells, high voltage devices and logic devices on a substrate using a dummy area
WO2023154078A1 (en) * 2022-02-14 2023-08-17 Silicon Storage Technology, Inc. Method of forming a semiconductor device with memory cells, high voltage devices and logic devices on a substrate using a dummy area
US11968829B2 (en) 2022-03-10 2024-04-23 Silicon Storage Technology, Inc. Method of forming memory cells, high voltage devices and logic devices on a semiconductor substrate

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242848A (en) 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
US6861698B2 (en) 2002-01-24 2005-03-01 Silicon Storage Technology, Inc. Array of floating gate memory cells having strap regions and a peripheral logic device region
US7411246B2 (en) 2002-04-01 2008-08-12 Silicon Storage Technology, Inc. Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried bit-line and raised source line, and a memory array made thereby
US6747310B2 (en) 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US7390718B2 (en) 2004-02-20 2008-06-24 Tower Semiconductor Ltd. SONOS embedded memory with CVD dielectric
US7046552B2 (en) * 2004-03-17 2006-05-16 Actrans System Incorporation, Usa Flash memory with enhanced program and erase coupling and process of fabricating the same
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
US7119396B2 (en) 2004-10-08 2006-10-10 Silicon Storage Technology, Inc. NROM device
US7151042B2 (en) 2005-02-02 2006-12-19 Macronix International Co., Ltd. Method of improving flash memory performance
TWI281753B (en) 2005-12-13 2007-05-21 Powerchip Semiconductor Corp Non-volatile memory and manufacturing method and operating method thereof
US7439133B2 (en) 2006-01-02 2008-10-21 Skymedi Corporation Memory structure and method of manufacturing a memory array
US8138524B2 (en) 2006-11-01 2012-03-20 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
KR101358854B1 (ko) 2007-09-06 2014-02-06 삼성전자주식회사 반도체 소자 및 상기 반도체 소자의 금속 게이트 형성 방법
JP5503843B2 (ja) 2007-12-27 2014-05-28 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
JP2009188293A (ja) 2008-02-08 2009-08-20 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法
US8008702B2 (en) 2008-02-20 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-transistor non-volatile memory element
JP5309601B2 (ja) 2008-02-22 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
KR20090097425A (ko) * 2008-03-11 2009-09-16 주식회사 하이닉스반도체 반도체 소자의 게이트 절연막 형성 방법
US7754559B2 (en) * 2008-03-19 2010-07-13 Tower Semiconductor Ltd. Method for fabricating capacitor structures using the first contact metal
KR20100000652A (ko) 2008-06-25 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자, 이를 포함하는 메모리 카드 및시스템
US7795083B2 (en) 2009-02-16 2010-09-14 Vanguard International Semiconductor Corporation Semiconductor structure and fabrication method thereof
US8334560B2 (en) 2009-09-02 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Reverse disturb immune asymmetrical sidewall floating gate devices
US8101477B1 (en) * 2010-09-28 2012-01-24 Infineon Technologies Ag Method for making semiconductor device
JP5816570B2 (ja) 2011-05-27 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US8883592B2 (en) 2011-08-05 2014-11-11 Silicon Storage Technology, Inc. Non-volatile memory cell having a high K dielectric and metal gate
JP5834909B2 (ja) 2011-12-28 2015-12-24 富士通セミコンダクター株式会社 半導体装置の製造方法
US8951864B2 (en) 2012-02-13 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Split-gate device and method of fabricating the same
JP2013187534A (ja) 2012-03-08 2013-09-19 Ememory Technology Inc 消去可能プログラマブル単一ポリ不揮発性メモリ
KR20130104270A (ko) 2012-03-13 2013-09-25 삼성전자주식회사 스플릿 게이트형 비휘발성 메모리 장치 및 스플릿 게이트형 비휘발성 메모리 장치가 임베디드된 반도체 장치
US8664059B2 (en) 2012-04-26 2014-03-04 International Business Machines Corporation Non-volatile memory device formed by dual floating gate deposit
US8878281B2 (en) 2012-05-23 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells
KR102001228B1 (ko) * 2012-07-12 2019-10-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9129854B2 (en) 2012-10-04 2015-09-08 Sandisk Technologies Inc. Full metal gate replacement process for NAND flash memory
US8669607B1 (en) 2012-11-01 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells with increased programming efficiency
JP6114534B2 (ja) 2012-11-07 2017-04-12 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2014103204A (ja) 2012-11-19 2014-06-05 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
KR102008738B1 (ko) 2013-03-15 2019-08-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9230977B2 (en) 2013-06-21 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded flash memory device with floating gate embedded in a substrate
US9484261B2 (en) 2013-07-05 2016-11-01 Silicon Storage Technology, Inc. Formation of self-aligned source for split-gate non-volatile memory cell
US9129996B2 (en) 2013-07-31 2015-09-08 Freescale Semiconductor, Inc. Non-volatile memory (NVM) cell and high-K and metal gate transistor integration
US9123822B2 (en) 2013-08-02 2015-09-01 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having a silicon-metal floating gate and method of making same
US9368605B2 (en) 2013-08-28 2016-06-14 Globalfoundries Inc. Semiconductor structure including a split gate nonvolatile memory cell and a high voltage transistor, and method for the formation thereof
US9269766B2 (en) 2013-09-20 2016-02-23 Globalfoundries Singapore Pte. Ltd. Guard ring for memory array
US9184252B2 (en) 2013-11-15 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Flash memory embedded with HKMG technology
JP2015118972A (ja) 2013-12-17 2015-06-25 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置の製造方法
JP2015118974A (ja) 2013-12-17 2015-06-25 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置の製造方法
JP2015118975A (ja) 2013-12-17 2015-06-25 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置の製造方法
US9287282B2 (en) 2014-01-28 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a logic compatible flash memory
US9583591B2 (en) * 2014-03-14 2017-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Si recess method in HKMG replacement gate technology
US9276010B2 (en) * 2014-05-16 2016-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Dual silicide formation method to embed split gate flash memory in high-k metal gate (HKMG) technology
US9431257B2 (en) 2014-07-14 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Salicided structure to integrate a flash memory device with a high κ, metal gate logic device
US9349741B2 (en) 2014-07-14 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Recessed salicide structure to integrate a flash memory device with a high κ, metal gate logic device
US9543153B2 (en) * 2014-07-16 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Recess technique to embed flash memory in SOI technology
US10312246B2 (en) 2014-08-08 2019-06-04 Silicon Storage Technology, Inc. Split-gate flash memory cell with improved scaling using enhanced lateral control gate to floating gate coupling
US9431407B2 (en) 2014-09-19 2016-08-30 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
US20160126327A1 (en) 2014-10-29 2016-05-05 Freescale Semiconductor, Inc. Method of making a split gate memory cell
KR102240022B1 (ko) 2014-11-26 2021-04-15 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN105655338A (zh) 2014-12-04 2016-06-08 联华电子股份有限公司 非挥发性存储单元及其制作方法
US9276005B1 (en) 2014-12-04 2016-03-01 Silicon Storage Technology, Inc. Non-volatile memory array with concurrently formed low and high voltage logic devices
US9484352B2 (en) * 2014-12-17 2016-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a split-gate flash memory cell device with a low power logic device
US9276006B1 (en) 2015-01-05 2016-03-01 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal-enhanced gates and method of making same
US9379121B1 (en) 2015-01-05 2016-06-28 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal gates and method of making same
CN107251199B (zh) 2015-01-22 2020-10-30 硅存储技术公司 形成分裂栅存储器单元阵列及低和高电压逻辑器件的方法
EP3248219B1 (en) * 2015-01-22 2019-08-07 Silicon Storage Technology Inc. Method of forming high density split-gate memory cell
WO2016118785A1 (en) * 2015-01-23 2016-07-28 Silicon Storage Technology, Inc. Method of forming self-aligned split-gate memory cell array with metal gates and logic devices
US9793280B2 (en) 2015-03-04 2017-10-17 Silicon Storage Technology, Inc. Integration of split gate flash memory array and logic devices
CN106158862B (zh) 2015-04-28 2019-04-26 联华电子股份有限公司 半导体元件及其制作方法
US9793281B2 (en) 2015-07-21 2017-10-17 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate logic device and metal-free erase gate, and method of making same
US9634019B1 (en) 2015-10-01 2017-04-25 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate, and method of making same
US9673208B2 (en) * 2015-10-12 2017-06-06 Silicon Storage Technology, Inc. Method of forming memory array and logic devices
US9761680B2 (en) * 2015-10-26 2017-09-12 United Microelectronics Corp. Semiconductor device with embedded non-volatile memory and method of fabricating semiconductor device
KR20180078291A (ko) 2015-11-03 2018-07-09 실리콘 스토리지 테크놀로지 인크 비휘발성 메모리 내에서의 금속 플로팅 게이트의 집적
US9842848B2 (en) 2015-12-14 2017-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded HKMG non-volatile memory
US9985042B2 (en) * 2016-05-24 2018-05-29 Silicon Storage Technology, Inc. Method of integrating FinFET CMOS devices with embedded nonvolatile memory cells
US10164074B2 (en) * 2016-11-25 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with gate electrode embedded in substrate
US10134748B2 (en) * 2016-11-29 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cell boundary structure for embedded memory
US9853039B1 (en) * 2016-12-13 2017-12-26 Cypress Semiconductor Corporation Split-gate flash cell formed on recessed substrate
US10879251B2 (en) * 2017-04-27 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and manufacturing method thereof
US10535574B2 (en) * 2017-09-20 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Cell-like floating-gate test structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563275A (zh) * 2019-09-26 2021-03-26 南亚科技股份有限公司 半导体元件及其制造方法
TWI732334B (zh) * 2019-09-26 2021-07-01 南亞科技股份有限公司 半導體元件及其製造方法
US11133321B2 (en) 2019-09-26 2021-09-28 Nanya Technology Corporation Semiconductor device and method of fabricating the same
US11683930B2 (en) 2019-09-26 2023-06-20 Nanya Technology Corporation Method of fabricating semiconductor device
TWI809502B (zh) * 2020-09-21 2023-07-21 美商超捷公司 形成具有平面分離閘非揮發性記憶體單元、高電壓裝置及finfet邏輯裝置之裝置的方法

Also Published As

Publication number Publication date
CN111418063A (zh) 2020-07-14
US10714634B2 (en) 2020-07-14
TWI695488B (zh) 2020-06-01
KR102364667B1 (ko) 2022-02-17
EP3721433A1 (en) 2020-10-14
JP7265550B2 (ja) 2023-04-26
US20190172942A1 (en) 2019-06-06
KR20200079291A (ko) 2020-07-02
EP3721433A4 (en) 2021-08-18
EP3721433B1 (en) 2024-03-13
CN111418063B (zh) 2024-01-30
WO2019112756A1 (en) 2019-06-13
JP2021506113A (ja) 2021-02-18

Similar Documents

Publication Publication Date Title
TWI695488B (zh) 具有整合式高k金屬控制閘之非揮發性分離閘記憶體單元及其製造方法
TWI608595B (zh) 具有整合式高ｋ金屬閘邏輯裝置且無金屬抹除閘之非揮發性分離閘記憶體單元，及其製作方法
CN107112328B (zh) 具有同时形成的低电压逻辑器件和高电压逻辑器件的非易失性存储器阵列
TWI590313B (zh) 形成含有金屬閘及邏輯裝置之自我對準分離閘記憶體單元陣列之方法
TWI618124B (zh) 具有整合式高ｋ金屬閘之非揮發性分離閘記憶體單元，及其製作方法
EP3266039B1 (en) Integration of split gate flash memory array and logic devices
KR102051766B1 (ko) 별개의 워드 라인 및 소거 게이트들을 갖는 플래시 메모리를 형성하는 방법
TWI702690B (zh) 製作具有絕緣體上覆矽基材之嵌入式記憶體裝置的方法
KR20220163463A (ko) 기판 상의 메모리 셀, 고전압 소자 및 논리 소자의 제조 방법
KR20230110363A (ko) 기판 상에 메모리 셀, 고전압 디바이스 및 논리 디바이스를갖는 반도체 디바이스를 형성하는 방법
KR102559812B1 (ko) 전도성 블록에 규화물을 갖는 기판 상의 메모리 셀, 고전압 소자 및 논리 소자의 제조 방법