TWI702690B - 製作具有絕緣體上覆矽基材之嵌入式記憶體裝置的方法 - Google Patents

製作具有絕緣體上覆矽基材之嵌入式記憶體裝置的方法 Download PDF

Info

Publication number
TWI702690B
TWI702690B TW108115933A TW108115933A TWI702690B TW I702690 B TWI702690 B TW I702690B TW 108115933 A TW108115933 A TW 108115933A TW 108115933 A TW108115933 A TW 108115933A TW I702690 B TWI702690 B TW I702690B
Authority
TW
Taiwan
Prior art keywords
region
layer
substrate
silicon
silicon layer
Prior art date
Application number
TW108115933A
Other languages
English (en)
Other versions
TW201947708A (zh
Inventor
金晉浩
祥 呂
周峰
帕維茲 加薩威
史蒂芬 利姆克
恩漢 杜
Original Assignee
美商超捷公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商超捷公司 filed Critical 美商超捷公司
Publication of TW201947708A publication Critical patent/TW201947708A/zh
Application granted granted Critical
Publication of TWI702690B publication Critical patent/TWI702690B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種形成半導體裝置之方法，其中記憶體單元及一些邏輯裝置形成於塊體矽上，而其他邏輯裝置形成於相同基材之塊體矽上方之絕緣上方之一薄矽層上。在邏輯裝置形成於邏輯區域中之前，用於記憶體裝置的記憶體單元堆疊、選擇閘多晶矽、及源極區形成於記憶體區域中。用於形成記憶體區域中之閘極堆疊的各種氧化物層、氮化物層、及多晶矽層亦形成於邏輯區域中。僅在記憶體單元堆疊及選擇閘多晶矽形成之後且在記憶體區域受一或多個保護層保護之後，才將用以形成記憶體單元堆疊的氧化物層、氮化物層、及多晶矽層自邏輯區域移除，然後形成邏輯裝置。

Description

製作具有絕緣體上覆矽基材之嵌入式記憶體裝置的方法 相關申請案之交互參照
本申請案主張於2018年5月14日提出申請之美國臨時專利申請案第62/671,343號以及於2018年8月7日提出申請之美國專利申請案第16/057,749號的權利。
本發明係關於嵌入式非揮發性記憶體裝置。
在塊體矽半導體基材上形成非揮發性記憶體裝置已為人所熟知。例如，美國專利第6,747310號、第7,868,375號及第7,927,994號揭示在塊體半導體基材上形成記憶體單元，記憶體單元含有四個閘(浮閘、控制閘、選擇閘及抹除閘)。源極區及汲極區作為擴散植入區而形成至基材中，從而在基材中在其等之間界定一通道區。浮閘係設置在通道區之一第一部分上方且控制通道區之第一部分，選擇閘係設置在通道區之一第二部分上方且控制通道區之第二部分，控制閘係設置在浮閘上方，且抹除閘係設置在源極區上方。塊體基材對於這些類型記憶體裝置而言為理想的，此係因為深擴散至基材中可用於形成源極區及汲極區接面。
絕緣體上覆矽(silicon on insulator,SOI)裝置在微電子領域中已為人所熟知。SOI裝置與塊體矽基材裝置差異在於，基材經分層，其中在矽表面下方為一嵌入式絕緣層(即，矽-絕緣體-矽)，而非純粹為矽。運用SOI裝置，在經設置在嵌入於矽基材中之電絕緣體上方之薄矽層中形成矽接面。該絕緣體一般為二氧化矽(氧化物)。此基材組態減少寄生裝置電容，藉此改良效能。可藉由SIMOX(藉由使用氧離子束植入來植入氧進行分離，請參閱美國專利第5,888,297號及第5,061,642號)、晶圓接合(接合經氧化之矽與一第二基材，且移除大部分第二基材，請參閱美國專利第4,771,016號)、或加晶種(直接在絕緣體上方生長最上層矽層，請參閱美國專利第5,417,180號)，來製造SOI基材。
最後，已知在與非揮發性記憶體裝置(即，一般稱為嵌入式記憶體裝置)相同的基材上形成核心邏輯裝置(諸如高電壓、輸入/輸出、及/或類比裝置)，其中核心邏輯裝置係形成於具有SOI組態之第一基材區域中，而記憶體裝置係形成於具有塊體矽組態之第二基材區域中。參閱例如第9,431,407號。然而，某些閘極結構發展與製造此種複合結構的習知方法不相容，因為形成記憶體單元的某些程序步驟不利地影響邏輯裝置的形成，反之亦然。
藉由一種形成半導體裝置之方法解決前述之問題及需求，該方法包括：提供一基材，該基材包括塊體矽、直接在該塊體矽上方的一第一 絕緣層、及直接在該第一絕緣層上方的一矽層；自該基材之一第一區域移除該矽層及該第一絕緣層，同時保持該基材之一第二區域中的該第一絕緣層及該矽層；形成一第一多晶矽層，該第一多晶矽層設置於該基材之該第一區域中之該塊體矽上方且與之絕緣，並設置於該基材之該第二區域中之該矽層上方且與之絕緣；形成一第二多晶矽層，該第二多晶矽層設置於該基材之該第一區域及該第二區域中之該第一多晶矽層上方且與之絕緣；執行一或多個蝕刻以選擇性地移除該基材之該第一區域中之該第一多晶矽層及該第二多晶矽層的部分，同時保持該基材之該第二區域中之該第一多晶矽層及該第二多晶矽層，其中該一或多個蝕刻造成該基材之該第一區域中該第一多晶矽層及該第二多晶矽層之成對間隔開的堆疊結構；在該基材之該第一區域中之該塊體矽中形成第一源極區，該等第一源極區各自設置於該等成對的堆疊結構之一對之間；形成一第三多晶矽層，該第三多晶矽層設置於該基材之該第一區域中之該塊體矽上方且與之絕緣，並設置於該等堆疊結構之間；在該基材之該第一區域中形成一或多個保護層於該等堆疊結構及該第三多晶矽層上方；在該基材之該第一區域中形成該一或多個保護層之後，自該基材之該第二區域移除該第一多晶矽層及該第二多晶矽層；自該基材之該第二區域移除該第一多晶矽層及該第二多晶矽層之 後，在該基材之該第二區域中形成邏輯裝置，其中該等邏輯裝置之各者的該形成包括：在該矽層中形成間隔開之第二源極區及第一汲極區，及在該第二源極區與該第一汲極區之間的該矽層的一部分上方形成一傳導閘且與該矽層的該部分絕緣；形成該等邏輯裝置之後，移除該基材之該第一區域中之該一或多個保護層；蝕刻該基材之該第一區域中之該第三多晶矽層的部分，以形成該第三多晶矽層之複數個區塊，該複數個區塊各自經設置成相鄰於該等堆疊結構之一者；及在該基材之該第一區域中之該塊體矽中形成第二汲極區，其中各第二汲極區經設置成相鄰於該第三多晶矽層之該等區塊之一者。
一種形成半導體裝置之方法，其包括：提供一基材，該基材包括塊體矽、直接在該塊體矽上方的一第一絕緣層、及直接在該第一絕緣層上方的一矽層；自該基材之一第一區域移除該矽層及該第一絕緣層，同時保持該基材之一第二區域及該基材之一第三區域中的該第一絕緣層及該矽層；形成一第一多晶矽層，該第一多晶矽層設置於該基材之該第一區域中之該塊體矽上方且與之絕緣，並設置於該基材之該第二區域及該第三區域中之該矽層上方且與之絕緣；形成一第二多晶矽層，該第二多晶矽層設置於該基材之該第一區域、該第二區域、及該第三區域中之該第一多晶矽層上方且與之絕緣； 執行一或多個蝕刻以選擇性地移除該基材之該第一區域中之該第一多晶矽層及該第二多晶矽層的部分，同時保持該基材之該第二區域及該第三區域中之該第一多晶矽層及該第二多晶矽層，其中該一或多個蝕刻造成該基材之該第一區域中該第一多晶矽層及該第二多晶矽層之成對間隔開的堆疊結構；形成第一源極區於該基材之該第一區域中之該塊體矽中，各第一源極區設置於成對的該等堆疊結構之一對之間；形成一第三多晶矽層，該第三多晶矽層設置於該基材之該第一區域中之該塊體矽上方且與之絕緣，並設置於該等堆疊結構之間；在該基材之該第一區域中形成一或多個保護層於該等堆疊結構及該第三多晶矽層上方；在該基材之該第一區域中形成該一或多個保護層之後，自該基材之該第二區域及該第三區域移除該第一多晶矽層及該第二多晶矽層；自該基材之該第二區域及該第三區域移除該第一多晶矽層及該第二多晶矽層之後，自該基材之該第三區域移除該矽層及該第一絕緣層；自該基材之該第二區域移除該第一多晶矽層及該第二多晶矽層之後，在該基材之該第二區域中形成第一邏輯裝置，其中該等第一邏輯裝置之各者的該形成包括：在該矽層中形成間隔開之第二源極區及第一汲極區，及在該第二源極區與該第一汲極區之間的該矽層的一部分上方形成一第一傳導閘且與該矽層的該部分絕緣；自該基材之該第三區域移除該矽層及該第一絕緣層之後，在該基 材之該第三區域中形成第二邏輯裝置，其中該等第二邏輯裝置之各者的該形成包括：在該基材之該第三區域中之該塊體矽中形成間隔開之第三源極區及第二汲極區，及在該第三源極區與該第二汲極區之間的該塊體矽的一部分上方形成一第二傳導閘且與該塊體矽的該部分絕緣；形成該等第一邏輯裝置及該等第二邏輯裝置之後，移除該基材之該第一區域中之該一或多個保護層；蝕刻該基材之該第一區域中之該第三多晶矽層的部分，以形成該第三多晶矽層之複數個區塊，該複數個區塊各自經設置成相鄰於該等堆疊結構之一者；及在該基材之該第一區域中之該塊體矽中形成第三汲極區，其中各第三汲極區經設置成相鄰於該第三多晶矽層之該等區塊之一者。
一種半導體裝置，其包括：一基材，其具有：塊體矽之一第一區域，一第二區域，其具有直接在該塊體矽上方的一第一絕緣層及直接在該第一絕緣層上方的一矽層，及塊體矽之一第三區域，其中該基材之該第一區域及該第三區域缺乏設置於絕緣材料上方之任何矽層；記憶體單元，其等形成於該第一區域中，其中該等記憶體單元之 各者包括：間隔開之第一源極區及第一汲極區，其等形成於該塊體矽中並界定在其等之間延伸的該塊體矽之一第一通道區，一浮閘，其設置於該第一通道區之一第一部分上方且與之絕緣，一選擇閘，其設置於該第一通道區之一第二部分上方且與之絕緣；一控制閘，其設置於該浮閘上方且與之絕緣，及一抹除閘，其設置於該第一源極區上方且與之絕緣；第一邏輯裝置，其等形成於該第二區域中，其中該等第一邏輯裝置之各者包括：間隔開之第二源極區及第二汲極區，其等形成於該矽層中並界定在其等之間延伸的該矽層之一第二通道區，及一第一傳導閘，其設置於該第二通道區上方且與之絕緣；第二邏輯裝置，其等形成於該第三區域中，其中該等第二邏輯裝置之各者包括：間隔開之第三源極區及第三汲極區，其等形成於該塊體矽中並界定在其等之間延伸的該塊體矽之一第三通道區，及一第二傳導閘，其設置於該第三通道區上方且與之絕緣。
本發明的其他目的與特徵將藉由檢視說明書、申請專利範圍、及隨附圖式而變得顯而易見。
10‧‧‧SOI基材/塊體基材
10a‧‧‧塊體矽/矽/塊體矽基材/塊體基材
10b‧‧‧絕緣材料層/絕緣體層/絕緣層/氧化物層
10c‧‧‧薄矽層/矽層
12‧‧‧二氧化矽層/氧化物層
14‧‧‧氮化矽層/氮化物層
18‧‧‧溝槽
19‧‧‧氧化物/STI氧化物/絕緣
20‧‧‧ONO層
22‧‧‧氧化物層
24‧‧‧多晶矽層/多晶矽
24a‧‧‧浮閘
26‧‧‧ONO層/絕緣
28‧‧‧多晶矽層/多晶矽
28a‧‧‧控制閘
30‧‧‧絕緣層/層/絕緣
32‧‧‧間隔物/氮化物間隔物
34‧‧‧間隔物
36‧‧‧氧化物間隔物
38‧‧‧源極區
40‧‧‧穿隧氧化物
42‧‧‧氧化物層
44‧‧‧多晶矽層
44a‧‧‧多晶矽區塊/選擇閘
44b‧‧‧抹除閘
46‧‧‧氧化物/氧化物層
48‧‧‧氮化物/氮化物層
50‧‧‧高K絕緣體材料/高K材料層
52‧‧‧區塊/金屬區塊/金屬閘
54‧‧‧汲極區
56‧‧‧源極區
58‧‧‧汲極區
60‧‧‧通道區
62‧‧‧通道區
PR‧‧‧光阻
S1‧‧‧堆疊結構/堆疊
S2‧‧‧堆疊結構/堆疊
圖1係顯示用於形成記憶體裝置之SOI基材的剖面圖。
圖2A至圖16A係記憶體區域(在CG方向上)之剖面圖，顯示形成記憶體裝置之步驟。
圖2B至圖16B係記憶體區域(在BL方向上)之剖面圖，顯示形成記憶體裝置的步驟。
圖2C至圖16C係第一邏輯區域之剖面圖，顯示形成記憶體裝置的步驟。
圖2D至圖16D係第二邏輯區域之剖面圖，顯示形成記憶體裝置的步驟。
本發明係一種形成嵌入式記憶體裝置的改善方法，該嵌入式記憶體裝置具有在SOI基材上形成在核心邏輯裝置旁之非揮發性記憶體單元。嵌入式絕緣體自SOI基材之記憶體區域(其中形成有非揮發性記憶體)及第二邏輯區域移除，但保持於SOI基材之第一邏輯區域中。記憶體單元形成於記憶體區域中而不會不利地影響邏輯區域，且邏輯裝置形成於邏輯區域中而不會不利地影響先前形成於記憶體區域中的結構。
在SOI基材上形成嵌入式記憶體裝置之程序係開始於提供一SOI基材10，如圖1中所繪示。該SOI基材包括三個部分：塊體矽10a；絕緣材料層10b(例如，氧化物)，其位在矽10a上方；及薄矽層10c，其位在絕緣體層10b上方。SOI基材之形成在所屬技術領域中已為人所熟知，如上文所描述且在上文美國專利中指出，且因此 本文中未進一步描述。
二氧化矽(氧化物)層12形成於矽層10c上。氮化矽(氮化物)層14形成於氧化物層12上。所得結構顯示於圖2A至圖2D中。圖2A係(其中有記憶體單元形成的)記憶體區域的剖面圖，其在控制閘(CG)方向(控制閘線將沿其延伸的方向)上。圖2B係記憶體區域的剖面圖，其在位元線BL方向(位元線將沿其延伸的方向)上。圖2C及圖2D係(其中有邏輯裝置形成的)第一邏輯區域及第二邏輯區域的剖面圖。
執行光微影遮罩程序，其包括：在氮化物層14上形成光阻材料，後續接著使用光學遮罩選擇性地使該光阻材料曝光，後續接著選擇性地移除該光阻材料之部分以暴露下伏材料(此情況中係氮化物層14)之部分。執行一或多個蝕刻程序以產生溝槽18穿透氮化物層14及氧化物層12，穿透矽層10c，穿透絕緣層10b，並進入塊體矽10a中。所得結構顯示於圖3A至圖3D中(在光阻移除後)。
藉由氧化物沉積及化學機械研磨(chemical mechanical polish,CMP)以氧化物19(STI氧化物)填充溝槽18。接著使用氮化物蝕刻以移除氮化物層14。ONO(氧化物-氮化物-氧化物)層20形成於邏輯區域中之氧化物層12上。以光阻覆蓋邏輯區域，且執行氧化物/氮化物/矽蝕刻以自記憶體區域移除ONO層20、氧化物層12、矽層10c、及氧化物層10b，從而暴露塊體矽10a。氧化物層22(FG閘極氧化物)形成於塊體矽10a上。在光阻移除後，執行多晶矽沉積、植入、退火、及CMP以形成多晶矽層24(FG多晶矽)於記憶 體區域中之氧化物層22上及於邏輯區域中之ONO層20上，如圖4A至圖4D所示。雖然揭示及顯示多晶矽層24係形成於STI氧化物19之後，應注意的是，替代地可先形成多晶矽層24，而接著形成溝槽18穿透多晶矽層24並以STI氧化物19填充該等溝槽。
ONO層26形成於多晶矽層24上。多晶矽層28係藉由多晶矽沉積、植入、及退火而形成於ONO層26上。絕緣層30形成於多晶矽層28上。執行遮罩程序以用光阻覆蓋結構，並選擇性地移除光阻之部分以僅暴露記憶體區域中之層30之部分。使用蝕刻以移除層30之經暴露部分，僅暴露記憶體區域中之多晶矽層28之部分。在光阻移除後，執行一或多個蝕刻以僅移除記憶體區域中之多晶矽層28及ONO層26之經暴露部分，留下成對間隔開的堆疊結構S1及S2，該等堆疊結構由絕緣30、多晶矽28、及絕緣26組成。多晶矽層24之上表面亦經蝕刻，使上表面之部分隨著靠近堆疊S1及S2而向上傾斜。層30、多晶矽層28、及ONO層26在邏輯區域中保持完好。所得結構顯示於圖5A至圖5D中。
使用氮化物沉積及蝕刻以在記憶體區域中沿著堆疊S1及S2之側形成間隔物32。使用氧化物沉積及蝕刻以沿著氮化物間隔物32之側形成間隔物34，如圖6A至圖6D所示。光阻形成於成對的堆疊S1及S2之各者之間的區域(本文中稱為內部堆疊區域)上方及邏輯區域上方，但使成對的堆疊S1及S2之各者之外側的區域(即，介於各對堆疊S1/S2之間的區域，本文中稱為外部堆疊區域)暴露。使用氧化物蝕刻以移除在外部堆疊區域中之氧化物間隔物34。所得結 構顯示於圖7A至圖7D中(在光阻移除後)。圖6A至圖6D及圖7A至圖7D中所示的程序步驟係可選的。
執行多晶矽蝕刻以移除多晶矽層24之經暴露部分，使得各間隔開之堆疊結構S1/S2亦包括多晶矽24。藉由氧化物沉積及氧化物各向異性蝕刻，在多晶矽層24之經暴露端部上形成氧化物間隔物36，如圖8A至圖8D所示。結構係以光阻PR覆蓋，除了內部堆疊區域之外。執行植入程序以在堆疊S1及S2之間於基材中形成源極區38，如圖9A至圖9D所示。使用濕式蝕刻以移除內部堆疊區域中之氧化物間隔物36。在光阻移除後，藉由氧化物形成，將穿隧氧化物40形成於內部堆疊區域中之多晶矽層24之經暴露部分上。使用遮罩步驟以用光阻覆蓋內部堆疊區域，並使用氧化物蝕刻以移除外部堆疊區域中經暴露之氧化物。所得結構顯示於圖10A至圖10D中(在光阻移除後)。
氧化物層(WL氧化物)42形成於外部堆疊區域中經暴露之基材表面部分上。藉由多晶矽沉積，將多晶矽層44形成於結構上方。使用多晶矽CMP及/或多晶矽回蝕程序以將多晶矽層44之上表面平坦化並使該多晶矽層之該上表面凹陷低於堆疊S1及S2之頂部，並自邏輯區域移除該多晶矽層，如圖11A至圖11D所示。此完成了記憶體單元形成之大部分。
於結構上方形成一或多層，諸如氧化物46及/或氮化物48。光阻PR形成於記憶體區域中，但不形成於邏輯區域上(即，自邏輯區域移除光阻)。接著執行一系列蝕刻以移除邏輯區域中之氧化物層12上方的所有材料層，如圖12A至圖12D所示。執行遮罩步驟 以用光阻PR覆蓋第一邏輯區域(圖12C)，但不覆蓋第二邏輯區域(圖12D)。執行一或多個蝕刻以自第二邏輯區域移除氧化物層12、矽層10c、及氧化物層10b，使塊體矽10a暴露。所得結構顯示於圖13A至圖13D中。在光阻移除後，可針對邏輯區域之不同部分執行一系列植入。接下來使用氧化物蝕刻以自第一邏輯區域移除氧化物層12，暴露矽層10c。接著使用HKMG邏輯程序以在高k絕緣層上方形成金屬閘。具體而言，此程序包括在結構上方形成高K絕緣體材料50之層。高K絕緣材料係具有大於氧化物(諸如HfO2、ZrO2、TiO2、Ta2O5、或其他適當材料等)之介電常數K的絕緣材料。金屬材料層(諸如鋁、Ti、TiAlN、TaSiN等)形成於高K材料層50上方。執行遮罩步驟以用光阻選擇性地覆蓋金屬層之部分，藉此金屬材料及高K絕緣體之經暴露部分藉由一或多個蝕刻而移除，從而在第一邏輯區域及第二邏輯區域中留下高K絕緣體材料50之薄區塊(條)上的金屬材料之區塊52，且在記憶體區域中並未留下此類材料，如圖14A至圖14D所示。此完成了邏輯裝置形成之大部分。
使用遮罩步驟以用光阻覆蓋邏輯區域，並使用氮化物及氧化物蝕刻以移除記憶體區域中的氮化物層48及氧化物層46，暴露多晶矽層44，如圖15A至圖15D所示(在光阻移除後)。使用遮罩步驟以覆蓋邏輯區域及記憶體區域，除了介於相鄰的成對堆疊S1及S2之間(外部堆疊區域)的結構的部分之外。接著使用多晶矽蝕刻以移除多晶矽層44之經暴露部分，而在外部堆疊區域中留下多晶矽區塊44a。執行一或多個值入程序以在塊體基材10中形成汲極區54相鄰於 記憶體區域中之多晶矽區塊44a，並在塊體基材10a或矽層10c中形成源極區56及汲極區58相鄰於邏輯區域中之金屬區塊52，如圖16A至圖16D所示(在光阻移除後)。
圖16A至圖16D中所示的最終記憶體單元結構包括成對的記憶體單元，各對記憶體單元共享一源極區38，該源極區與兩個汲極區54間隔開，其中通道區60於塊體矽10a中在其等之間延伸。各記憶體單元包括：一浮閘24a，其設置於通道區60之一第一部分上方且與該第一部分絕緣，以用於控制該第一部分之導電性；一選擇閘44a，其設置於通道區60之一第二部分上方且與該第二部分絕緣，以用於控制該第二部分之導電性；一控制閘28a，其設置於浮閘24a上方且與該浮閘絕緣；及一抹除閘44b，其設置於(由成對的記憶體單元共享的)源極區38上方且與該源極區絕緣。成對的記憶體單元在行方向(BL方向)上延伸，且形成記憶體單元之行，其中相鄰行之間有絕緣19。一列控制閘係形成作為連續控制閘線，該連續控制閘線將控制閘連接在一起以用於一整列的記憶體單元。一列選擇閘係形成作為連續選擇閘線，該連續選擇閘線將選擇閘連接在一起以用於一整列的記憶體單元。一列抹除閘係形成作為連續抹除閘線，該連續抹除閘線將抹除閘連接在一起以用於一整列成對的記憶體單元。
圖16C及圖16D中顯示最終的邏輯裝置。在圖16C的第一邏輯區域中，各邏輯裝置包括：在矽層10c中間隔開的源極區56及汲極區58，其中矽層10c之通道區62在其等之間延伸；及金屬閘52，其設置於通道區62上方並與該通道區絕緣，以用於控制該通道區 之導電性。在圖16D的第二邏輯區域中，各邏輯裝置包括：在塊體矽基材10a中間隔開的源極區56及汲極區58；及金屬閘52，其設置於通道區62上方並與該通道區絕緣，以用於控制該通道區之導電性。
在相同基材上形成記憶體單元及邏輯裝置之上述方法有許多優點。首先，形成於塊體矽上的記憶體單元、形成於塊體矽上的邏輯裝置、及形成於塊體矽上方之絕緣上方之薄矽層上的邏輯裝置係全部一起形成在相同基材上。第二，在邏輯裝置形成於邏輯區域中之前，記憶體單元堆疊及選擇閘多晶矽(包括源極區)形成於記憶體區域中。並且，用於形成記憶體區域中之閘極堆疊S1/S2的各種氧化物層、氮化物層、及多晶矽層亦形成於邏輯區域中。僅在記憶體單元堆疊(及選擇閘多晶矽)形成之後且在記憶體區域受一或多個保護層(例如，氧化物46及/或氮化物48)保護之後，才將用以形成記憶體單元堆疊的氧化物層、氮化物層、及多晶矽層自邏輯區域移除。此等層在移除之前保護邏輯區域(且尤其是塊體矽及薄矽層)免受用於形成記憶體單元之程序步驟影響，該等程序步驟可能不利地影響基材之邏輯區域。第三，將用於形成記憶體區域中之記憶體堆疊S1/S2的氧化物層、氮化物層、及多晶矽層包括在邏輯區域中，藉由使所有區域中之結構維持實質上相等的高度而更佳地促進記憶體單元的形成(例如，相等高度拓撲在記憶體區域中提供更精確的CMP)。第四，在邏輯裝置形成期間，記憶體區域受到氧化物層46及/或氮化物層48保護，使得記憶體單元堆疊不受到用以形成邏輯裝置之程序步驟(包括用於邏輯裝置之金屬閘之形成)的不利影響。第五，上述的形成程序允許 記憶體單元的源極區38及汲極區54以及第二邏輯區域中之邏輯裝置的源極區56及汲極區58延伸至塊體矽10a中深於第一邏輯區域中之矽層10c中的源極區56及汲極區58。第六，該程序亦允許該相同的多晶矽沉積程序在記憶體區域中形成抹除閘44b及選擇閘44a。第七，邏輯裝置閘由高K絕緣及金屬形成以使導電性更好，而記憶體單元閘由多晶矽形成以使性能及控制更好。第八，一些邏輯裝置形成在SOI(即，第一邏輯區域)上，而其他邏輯裝置(即，第二邏輯區域)及記憶體單元形成於塊體矽上，如此依據邏輯裝置之用途(高電壓操作相對於低電壓操作等)而提供了具有不同性能的邏輯裝置。
應了解，本發明不受限於本文上述提及與描述的(多個)實施例，而是涵蓋屬於隨附申請專利範圍之範疇內的任何及所有變化例。例如，本文中對本發明的引述並非意欲用以限制任何申請專利範圍或申請專利範圍術語之範疇，而僅是用以對可由申請專利範圍中一或多項所涵蓋的一或多種技術特徵作出引述。上文描述之材料、程序及數值實例僅為例示性，且不應視為對申請專利範圍之限制。再者，如從申請專利範圍及說明書可明白顯示，並非所有方法步驟皆須完全依照所說明或主張的順序執行，而是可以任意的順序來執行，只要是可適當地形成本發明之記憶體單元區域及邏輯區域即可，除非在申請專利範圍中另有指明。針對某些應用，可省略第二邏輯區域及其邏輯裝置。最後，單一材料層可形成為多個具有同樣或類似材料之層，且反之亦然。
應注意的是，如本文中所使用，「在…上方(over)」及 「在…上(on)」之用語皆含括性地包括了「直接在…之上(directly on)」(無居中的材料、元件或間隔設置於其間)及「間接在…之上(indirectly on)」(有居中的材料、元件或間隔設置於其間)的含意。同樣，用語「相鄰(adjacent)」包括「直接相鄰(directly adjacent)」(無居中的材料、元件或間隔設置於其間)和「間接相鄰(indirectly adjacent)」(有居中的材料、元件或間隔設置於其間)。例如，「在一基材上方」形成一元件可包括直接在基材上形成元件而其間無居中的材料/元件存在，以及間接在基材上形成元件而其間有一或多個居中的材料/元件存在。
10a‧‧‧塊體矽/矽/塊體矽基材/塊體基材
24a‧‧‧浮閘
28a‧‧‧控制閘
38‧‧‧源極區
44a‧‧‧多晶矽區塊/選擇閘
44b‧‧‧抹除閘
54‧‧‧汲極區
60‧‧‧通道區

Claims (18)

  1. 一種形成半導體裝置之方法，其包含：提供一基材，該基材包括塊體矽、直接在該塊體矽上方的一第一絕緣層、及直接在該第一絕緣層上方的一矽層；自該基材之一第一區域移除該矽層及該第一絕緣層，同時保持該基材之一第二區域中的該第一絕緣層及該矽層；形成一第一多晶矽層，該第一多晶矽層設置於該基材之該第一區域中之該塊體矽上方且與之絕緣，並設置於該基材之該第二區域中之該矽層上方且與之絕緣；形成一第二多晶矽層，該第二多晶矽層設置於該基材之該第一區域及該第二區域中之該第一多晶矽層上方且與之絕緣；執行一或多個蝕刻以選擇性地移除該基材之該第一區域中之該第一多晶矽層及該第二多晶矽層的部分，同時保持該基材之該第二區域中之該第一多晶矽層及該第二多晶矽層，其中該一或多個蝕刻造成該基材之該第一區域中該第一多晶矽層及該第二多晶矽層之成對間隔開的堆疊結構；在該基材之該第一區域中之該塊體矽中形成第一源極區，該等第一源極區各自設置於該等成對的堆疊結構之一對之間；形成一第三多晶矽層，該第三多晶矽層設置於該基材之該第一區域中之該塊體矽上方且與之絕緣，並設置於該等堆疊結構之間；在該基材之該第一區域中形成一或多個保護層於該等堆疊結構及該第三多晶矽層上方； 在該基材之該第一區域中形成該一或多個保護層之後，自該基材之該第二區域移除該第一多晶矽層及該第二多晶矽層；自該基材之該第二區域移除該第一多晶矽層及該第二多晶矽層之後，在該基材之該第二區域中形成邏輯裝置，其中該等邏輯裝置之各者的該形成包括：在該矽層中形成間隔開之第二源極區及第一汲極區，及在該第二源極區與該第一汲極區之間的該矽層的一部分上方形成一傳導閘且與該矽層的該部分絕緣；形成該等邏輯裝置之後，移除該基材之該第一區域中之該一或多個保護層；蝕刻該基材之該第一區域中之該第三多晶矽層的部分，以形成該第三多晶矽層之複數個區塊，該複數個區塊各自經設置成相鄰於該等堆疊結構之一者；及在該基材之該第一區域中之該塊體矽中形成第二汲極區，其中各第二汲極區經設置成相鄰於該第三多晶矽層之該等區塊之一者。
  2. 如請求項1之方法，其中該第一源極區及該第二汲極區延伸至該塊體矽中深於該第二源極區及該第一汲極區延伸至該矽層中。
  3. 如請求項1之方法，其中該第一源極區及該第二汲極區延伸至該塊體矽中深於該矽層之一厚度。
  4. 如請求項1之方法，其中該等傳導閘包括一金屬材料。
  5. 如請求項4之方法，其中該等傳導閘藉由一高K絕緣材料而與該矽層絕緣。
  6. 一種形成半導體裝置之方法，其包含：提供一基材，該基材包括塊體矽、直接在該塊體矽上方的一第一絕緣層、及直接在該第一絕緣層上方的一矽層；自該基材之一第一區域移除該矽層及該第一絕緣層，同時保持該基材之一第二區域及該基材之一第三區域中的該第一絕緣層及該矽層；形成一第一多晶矽層，該第一多晶矽層設置於該基材之該第一區域中之該塊體矽上方且與之絕緣，並設置於該基材之該第二區域及該第三區域中之該矽層上方且與之絕緣；形成一第二多晶矽層，該第二多晶矽層設置於該基材之該第一區域、該第二區域、及該第三區域中之該第一多晶矽層上方且與之絕緣；執行一或多個蝕刻以選擇性地移除該基材之該第一區域中之該第一多晶矽層及該第二多晶矽層的部分，同時保持該基材之該第二區域及該第三區域中之該第一多晶矽層及該第二多晶矽層，其中該一或多個蝕刻造成該基材之該第一區域中該第一多晶矽層及該第二多晶矽層之成對間隔開的堆疊結構；在該基材之該第一區域中之該塊體矽中形成第一源極區，該等第一源極區各自設置於該等成對的堆疊結構之一對之間；形成一第三多晶矽層，該第三多晶矽層設置於該基材之該第一區域中之該塊體矽上方且與之絕緣，並設置於該等堆疊結構之間； 在該基材之該第一區域中形成一或多個保護層於該等堆疊結構及該第三多晶矽層上方；在該基材之該第一區域中形成該一或多個保護層之後，自該基材之該第二區域及該第三區域移除該第一多晶矽層及該第二多晶矽層；自該基材之該第二區域及該第三區域移除該第一多晶矽層及該第二多晶矽層之後，自該基材之該第三區域移除該矽層及該第一絕緣層；自該基材之該第二區域移除該第一多晶矽層及該第二多晶矽層之後，在該基材之該第二區域中形成第一邏輯裝置，其中該等第一邏輯裝置之各者的該形成包括：在該矽層中形成間隔開之第二源極區及第一汲極區，及在該第二源極區與該第一汲極區之間的該矽層的一部分上方形成一第一傳導閘且與該矽層的該部分絕緣；自該基材之該第三區域移除該矽層及該第一絕緣層之後，在該基材之該第三區域中形成第二邏輯裝置，其中該等第二邏輯裝置之各者的該形成包括：在該基材之該第三區域中之該塊體矽中形成間隔開之第三源極區及第二汲極區，及在該第三源極區與該第二汲極區之間的該塊體矽的一部分上方形成一第二傳導閘且與該塊體矽的該部分絕緣； 形成該等第一邏輯裝置及該等第二邏輯裝置之後，移除該基材之該第一區域中之該一或多個保護層；蝕刻該基材之該第一區域中之該第三多晶矽層的部分，以形成該第三多晶矽層之複數個區塊，該複數個區塊各自經設置成相鄰於該等堆疊結構之一者；及在該基材之該第一區域中之該塊體矽中形成第三汲極區，其中各第三汲極區經設置成相鄰於該第三多晶矽層之該等區塊之一者。
  7. 如請求項6之方法，其中該第一源極區及該第三汲極區延伸至該塊體矽中深於該第二源極區及該第一汲極區延伸至該矽層中。
  8. 如請求項7之方法，其中該第三源極區及該第二汲極區延伸至該塊體矽中深於該第二源極區及該第一汲極區延伸至該矽層中。
  9. 如請求項7之方法，其中該第一源極區及該第三汲極區延伸至該塊體矽中深於該矽層之一厚度。
  10. 如請求項7之方法，其中該第三源極區及該第二汲極區延伸至該塊體矽中深於該矽層之一厚度。
  11. 如請求項6之方法，其中該等第一傳導閘及該等第二傳導閘包括一金屬材料。
  12. 如請求項11之方法，其中：該等第一傳導閘藉由一高K絕緣材料而與該矽層絕緣；且該等第二傳導閘藉由一高K絕緣材料而與該塊體矽絕緣。
  13. 一種半導體裝置，其包含：一基材，其具有： 塊體矽之一第一區域，一第二區域，其具有直接在塊體矽上方的一第一絕緣層及直接在該第一絕緣層上方的一矽層，及塊體矽之一第三區域，其中該基材之該第一區域及該第三區域缺乏設置於絕緣材料上方之任何矽層；記憶體單元，其等形成於該第一區域中，其中該等記憶體單元之各者包括：間隔開之第一源極區及第一汲極區，其等形成於該塊體矽中並界定在其等之間延伸的該塊體矽之一第一通道區，一浮閘，其設置於該第一通道區之一第一部分上方且與之絕緣，一選擇閘，其設置於該第一通道區之一第二部分上方且與之絕緣；一控制閘，其設置於該浮閘上方且與之絕緣，及一抹除閘，其設置於該第一源極區上方且與之絕緣；第一邏輯裝置，其等形成於該第二區域中，其中該等第一邏輯裝置之各者包括：間隔開之第二源極區及第二汲極區，其等形成於該矽層中並界定在其等之間延伸的該矽層之一第二通道區，及一第一傳導閘，其設置於該第二通道區上方且與之絕緣；第二邏輯裝置，其等形成於該第三區域中，其中該等第二邏輯裝置之各者包括： 間隔開之第三源極區及第三汲極區，其等形成於該塊體矽中並界定在其等之間延伸的該塊體矽之一第三通道區，及一第二傳導閘，其設置於該第三通道區上方且與之絕緣。
  14. 如請求項13之半導體裝置，其中：該等浮閘、該等選擇閘、該等控制閘、及該等抹除閘係由多晶矽形成；且該等第一傳導閘及該等第二傳導閘係由一金屬材料形成。
  15. 如請求項14之半導體裝置，其中：該等第一傳導閘藉由一高K絕緣材料而與該矽層絕緣；且該等第二傳導閘藉由一高K絕緣材料而與該塊體矽絕緣。
  16. 如請求項13之半導體裝置，其中該第一源極區及該第一汲極區延伸至該塊體矽中深於該第二源極區及該第二汲極區延伸至該矽層中。
  17. 如請求項13之半導體裝置，其中該第一源極區及該第一汲極區延伸至該塊體矽中深於該矽層之一厚度。
  18. 如請求項13之半導體裝置，其中該第三源極區及該第三汲極區延伸至該塊體矽中深於該第二源極區及該第二汲極區延伸至該矽層中。
TW108115933A 2018-05-14 2019-05-08 製作具有絕緣體上覆矽基材之嵌入式記憶體裝置的方法 TWI702690B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201862671343P 2018-05-14 2018-05-14
US62/671,343 2018-05-14
US16/057,749 2018-08-07
US16/057,749 US10790292B2 (en) 2018-05-14 2018-08-07 Method of making embedded memory device with silicon-on-insulator substrate
WOPCT/US19/27559 2019-04-15
PCT/US2019/027559 WO2019221862A1 (en) 2018-05-14 2019-04-15 Method of making embedded memory device with silicon-on-insulator substrate

Publications (2)

Publication Number Publication Date
TW201947708A TW201947708A (zh) 2019-12-16
TWI702690B true TWI702690B (zh) 2020-08-21

Family

ID=68464133

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108115933A TWI702690B (zh) 2018-05-14 2019-05-08 製作具有絕緣體上覆矽基材之嵌入式記憶體裝置的方法

Country Status (7)

Country Link
US (2) US10790292B2 (zh)
EP (1) EP3811407B1 (zh)
JP (1) JP7348208B2 (zh)
KR (1) KR102540523B1 (zh)
CN (1) CN112119496B (zh)
TW (1) TWI702690B (zh)
WO (1) WO2019221862A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183571B2 (en) * 2020-01-16 2021-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof
CN116666458A (zh) * 2022-02-18 2023-08-29 联华电子股份有限公司 功率元件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150263040A1 (en) * 2014-03-17 2015-09-17 Silicon Storage Technology, Inc. Embedded Memory Device With Silicon-On-Insulator Substrate, And Method Of Making Same
US20160086962A1 (en) * 2014-09-19 2016-03-24 Silicon Storage Technology, Inc. Method Of Making Embedded Memory Device With Silicon-On-Insulator Substrate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771016A (en) 1987-04-24 1988-09-13 Harris Corporation Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
JPH0377329A (ja) 1989-08-19 1991-04-02 Fujitsu Ltd 半導体装置の製造方法
JPH05121317A (ja) 1991-10-24 1993-05-18 Rohm Co Ltd Ｓｏｉ構造形成方法
JP2666757B2 (ja) 1995-01-09 1997-10-22 日本電気株式会社 Ｓｏｉ基板の製造方法
US6569729B1 (en) * 2002-07-19 2003-05-27 Taiwan Semiconductor Manufacturing Company Method of fabricating three dimensional CMOSFET devices for an embedded DRAM application
US6747310B2 (en) 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US7985633B2 (en) 2007-10-30 2011-07-26 International Business Machines Corporation Embedded DRAM integrated circuits with extremely thin silicon-on-insulator pass transistors
EP2901092A1 (en) 2012-09-28 2015-08-05 Electrolux Home Products Corporation N.V. Refrigerator
US9159735B2 (en) * 2013-07-18 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Architecture to improve cell size for compact array of split gate flash cell with buried common source structure
US9276005B1 (en) 2014-12-04 2016-03-01 Silicon Storage Technology, Inc. Non-volatile memory array with concurrently formed low and high voltage logic devices
US9634019B1 (en) * 2015-10-01 2017-04-25 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate, and method of making same
US9634020B1 (en) * 2015-10-07 2017-04-25 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
US9673208B2 (en) * 2015-10-12 2017-06-06 Silicon Storage Technology, Inc. Method of forming memory array and logic devices
US9985042B2 (en) * 2016-05-24 2018-05-29 Silicon Storage Technology, Inc. Method of integrating FinFET CMOS devices with embedded nonvolatile memory cells
US9972634B2 (en) * 2016-08-11 2018-05-15 Globalfoundries Inc. Semiconductor device comprising a floating gate flash memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150263040A1 (en) * 2014-03-17 2015-09-17 Silicon Storage Technology, Inc. Embedded Memory Device With Silicon-On-Insulator Substrate, And Method Of Making Same
US20160086962A1 (en) * 2014-09-19 2016-03-24 Silicon Storage Technology, Inc. Method Of Making Embedded Memory Device With Silicon-On-Insulator Substrate

Also Published As

Publication number Publication date
CN112119496B (zh) 2024-05-31
KR102540523B1 (ko) 2023-06-05
TW201947708A (zh) 2019-12-16
JP7348208B2 (ja) 2023-09-20
JP2021523575A (ja) 2021-09-02
US10790292B2 (en) 2020-09-29
EP3811407A1 (en) 2021-04-28
US20200395370A1 (en) 2020-12-17
WO2019221862A1 (en) 2019-11-21
US20190348427A1 (en) 2019-11-14
US11183506B2 (en) 2021-11-23
EP3811407B1 (en) 2023-12-13
EP3811407A4 (en) 2022-03-02
KR20200138807A (ko) 2020-12-10
CN112119496A (zh) 2020-12-22

Similar Documents

Publication Publication Date Title
TWI695488B (zh) 具有整合式高k金屬控制閘之非揮發性分離閘記憶體單元及其製造方法
US9634020B1 (en) Method of making embedded memory device with silicon-on-insulator substrate
TWI608595B (zh) 具有整合式高ｋ金屬閘邏輯裝置且無金屬抹除閘之非揮發性分離閘記憶體單元，及其製作方法
TWI618124B (zh) 具有整合式高ｋ金屬閘之非揮發性分離閘記憶體單元，及其製作方法
TWI693698B (zh) 基於兩個電晶體finfet的分離閘非揮發性浮閘快閃記憶體及製造方法
TW201810533A (zh) 半導體裝置之製造方法
CN113748466B (zh) 形成三维水平反或型存储器阵列的制程
US20150263040A1 (en) Embedded Memory Device With Silicon-On-Insulator Substrate, And Method Of Making Same
TWI702690B (zh) 製作具有絕緣體上覆矽基材之嵌入式記憶體裝置的方法
EP3994731B1 (en) Method of forming split-gate flash memory cell with spacer defined floating gate and discretely formed polysilicon gates
TWI799100B (zh) 在基板上形成具有記憶體單元，高電壓裝置及邏輯裝置的半導體裝置的方法
TWI784635B (zh) 通過導電塊上的矽化物在基板上製造記憶體單元、高電壓裝置和邏輯裝置的方法
US20140332816A1 (en) Semiconductor device