KR102051766B1 - 별개의 워드 라인 및 소거 게이트들을 갖는 플래시 메모리를 형성하는 방법 - Google Patents
별개의 워드 라인 및 소거 게이트들을 갖는 플래시 메모리를 형성하는 방법 Download PDFInfo
- Publication number
- KR102051766B1 KR102051766B1 KR1020187014368A KR20187014368A KR102051766B1 KR 102051766 B1 KR102051766 B1 KR 102051766B1 KR 1020187014368 A KR1020187014368 A KR 1020187014368A KR 20187014368 A KR20187014368 A KR 20187014368A KR 102051766 B1 KR102051766 B1 KR 102051766B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating material
- conductive layer
- gate
- over
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 19
- 230000001590 oxidative effect Effects 0.000 claims 7
- 238000005498 polishing Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 37
- 150000004767 nitrides Chemical class 0.000 description 22
- 239000000463 material Substances 0.000 description 18
- 230000000873 masking effect Effects 0.000 description 17
- 238000002513 implantation Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 101710104624 Proline/betaine transporter Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 125000001475 halogen functional group Chemical group 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H01L27/11521—
-
- H01L21/28273—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
비휘발성 메모리 셀을 형성하는 방법은, 기판 내에, 채널 영역을 사이에 한정하는 이격된 제1 및 제2 영역들을 형성하는 단계를 포함한다. 플로팅 게이트가 채널 영역의 제1 부분 위에 그리고 제1 영역의 일부분 위에 형성되는데, 여기서 플로팅 게이트는 제1 영역 위에 배치되는 날카로운 에지를 포함한다. 터널 산화물 층이 날카로운 에지 주위에 형성된다. 소거 게이트가 제1 영역 위에 형성되는데, 여기서 소거 게이트는 날카로운 에지와 면하는 노치를 포함하고, 노치는 터널 산화물 층에 의해 상기 날카로운 에지로부터 절연된다. 워드 라인 게이트가 제2 영역에 인접한 채널 영역의 제2 부분 위에 형성된다. 워드 라인 게이트의 형성은 터널 산화물 층 및 소거 게이트의 형성 이후에 수행된다.
Description
관련 출원
본 출원은 2015년 10월 21일자로 출원되고 본 명세서에 참고로 포함된 미국 가출원 제62/244,688호의 이익을 주장한다.
기술분야
본 발명은 비휘발성 메모리 디바이스들에 관한 것으로, 보다 구체적으로는, 메모리 셀 형성의 최적화에 관한 것이다.
비휘발성 메모리 디바이스들은 본 기술 분야에 잘 알려져 있다. 예를 들어, 분리형 게이트 메모리 셀이 미국 특허 제5,029,130호에 개시되어 있다(이 특허는 모든 목적들을 위해 본 명세서에 참고로 포함된다). 이러한 메모리 셀은 소스 영역과 드레인 영역 사이에 연장되는 기판의 채널 영역 위에 배치되어 그의 전도성을 제어하는 제어 게이트 및 플로팅 게이트를 갖는다. 그러한 메모리 셀들을 저전압(LV) 로직 디바이스들 및/또는 고전압(HV) 로직 디바이스들과 동일한 웨이퍼 상에 형성하는 것이 또한 알려져 있는데, 여기서 메모리 셀들 및 로직 디바이스들은 공통 요소들 또는 재료 층들을 공유할 수 있다.
메모리 셀의 크기를 축소하는 것은 여러 개의 과제들을 제시한다. 예를 들어, 메모리 셀의 제어 게이트 및 HV 로직 디바이스들에 대한 로직 게이트 아래에 (동일한 두께를 갖는) 동일한 산화물을 사용하는 것이 알려져 있다. 그러나, 메모리 셀 전류는 셀 확산(활성 영역)이 축소됨에 따라 너무 낮아지게 될 것이고, 제어 게이트 길이를 감소시켜서 셀 전류를 증가시키는 것은 어레이 누설을 증가시켜서 제어 게이트의 길이를 감소시키기 어렵게 만들 것이다. 추가로, 제어 게이트는 제어 및 플로팅 게이트들을 분리시키는 터널 산화물을 통해 메모리 셀을 소거하는 데 사용된다. 그러나, 터널 산화물이 HV 디바이스 산화물과 관련되는 경우, 산화물 두께를 감소시키는 것은 데이터 보유 장애를 야기할 수 있다.
미국 특허 제7,868,375호는 하기의 4개의 게이트들을 갖는 분리형 게이트 메모리 셀을 개시한다: 채널 영역의 2개의 부분들을 함께 제어하는 플로팅 게이트 및 선택 게이트(워드 라인 또는 워드 라인 게이트로도 지칭됨), 플로팅 게이트 위의 커플링 게이트, 및 소스 영역 위의 소거 게이트. 그러나, 플로팅 게이트 위에 여분의 게이트가 주어지는 경우에는 이러한 메모리 셀 구성을 크기 면에서 축소시키기가 어렵다.
전술된 문제들 및 필요성들은, 제1 전도성 타입의 기판 내에, 채널 영역을 사이에 한정하는 제2 전도성 타입의 이격된 제1 및 제2 영역들을 형성함으로써; 채널 영역의 제1 부분 위에 배치되면서 그로부터 절연되고 제1 영역의 일부분 위에 있는 플로팅 게이트를 형성함으로써 - 플로팅 게이트는 제1 영역 위에 배치되는 날카로운 에지를 포함함 -; 날카로운 에지 주위에 터널 산화물 층을 형성함으로써; 제1 영역 위에 있으면서 그로부터 절연되는 소거 게이트를 형성함으로써 - 소거 게이트는 날카로운 에지와 면하는 노치를 포함하고, 노치는 터널 산화물 층에 의해 날카로운 에지로부터 절연됨 -; 그리고 제2 영역에 인접한 채널 영역의 제2 부분 위에 배치되면서 그로부터 절연되는 워드 라인 게이트를 형성함으로써 - 워드 라인 게이트의 형성은 터널 산화물 층의 형성 및 소거 게이트의 형성 이후에 수행됨 - 비휘발성 메모리 셀을 형성하는 방법에 의해 다루어진다.
본 발명의 다른 목적들 및 특징들은 명세서, 청구범위, 및 첨부된 도면의 검토에 의해 명백해질 것이다.
도 1a 내지 도 20a는 본 발명의 메모리 셀들을 형성하는 데 있어서의 단계들을 도시한, 컬럼(column) 방향을 따르는 측단면도들이다.
도 1b 내지 도 13b는 본 발명의 메모리 셀들을 형성하는 데 있어서의 단계들을 도시한, 로우(row) 방향을 따르는 측단면도들이다.
도 1c 내지 도 5c는 본 발명의 메모리 셀들을 형성하는 데 있어서의 단계들을 도시한 사시도들이다.
도 21은 타깃 메모리 셀을 판독, 소거, 및 프로그래밍하기 위한 예시적인 동작 전압들을 보여주는 차트이다.
도 22 내지 도 29는 하이-K 금속 게이트(high K metal gate, HKMG)들을 활용하는 대안의 실시예에서의 프로세싱 단계들을 도시한다.
도 30a 내지 도 34a는 플로팅 게이트(22)를 형성하기 위한 리소그래피 기법을 도시한다.
도 30b 내지 도 34b는 플로팅 게이트(22)를 형성하기 위한 자가 정렬형 STI 기법을 도시한다.
도 30c 내지 도 34c는 플로팅 게이트(22)를 형성하기 위한 CMP 기법을 도시한다.
도 1b 내지 도 13b는 본 발명의 메모리 셀들을 형성하는 데 있어서의 단계들을 도시한, 로우(row) 방향을 따르는 측단면도들이다.
도 1c 내지 도 5c는 본 발명의 메모리 셀들을 형성하는 데 있어서의 단계들을 도시한 사시도들이다.
도 21은 타깃 메모리 셀을 판독, 소거, 및 프로그래밍하기 위한 예시적인 동작 전압들을 보여주는 차트이다.
도 22 내지 도 29는 하이-K 금속 게이트(high K metal gate, HKMG)들을 활용하는 대안의 실시예에서의 프로세싱 단계들을 도시한다.
도 30a 내지 도 34a는 플로팅 게이트(22)를 형성하기 위한 리소그래피 기법을 도시한다.
도 30b 내지 도 34b는 플로팅 게이트(22)를 형성하기 위한 자가 정렬형 STI 기법을 도시한다.
도 30c 내지 도 34c는 플로팅 게이트(22)를 형성하기 위한 CMP 기법을 도시한다.
본 발명은 비휘발성 메모리 디바이스, 및 그의 제조를 위한 공정에 관한 것으로, 이는 동일한 전도성 재료로부터 메모리 셀 워드 라인 게이트들 및 로직 디바이스 게이트들을 형성하여, 보다 얇은 게이트 산화물 및 보다 짧은 게이트 길이로 셀 전류가 증가되게 한다. 소거 게이트가 추가되고, 워드 라인 게이트의 형성 이전에 형성된다. 소거 게이트는 후속 프로세싱으로부터 터널 산화물을 보호한다. HKMG(high k dielectric plus metal gate)가 포함되어, 보다 높은 전류 구동을 달성하게 할 수 있다. 메모리 셀은 낮은 프로파일을 갖고, 이에 따라, 동일한 웨이퍼 상에 형성된 낮은 프로파일 로직 디바이스들과 더 호환성이 좋은데, 이는, 특히, 플로팅 게이트 위에 어떠한 커플링 게이트도 없기 때문이다. 마지막으로, 메모리 셀을 형성하는 데 필요한 마스킹 단계들의 개수가 비슷한 메모리 셀들보다 더 적다.
메모리 셀들은 컬럼들로 형성되는데, 이들은 분리 영역들의 컬럼들에 의해 분리된다. 도 1a 내지 도 20a는 컬럼 방향을 따르는 단면도들이고, 도 1b 내지 도 13b는 직교하는 로우 방향을 따르는 단면도들이고, 도 1c 내지 도 5c는 본 발명에 따른 메모리 셀들을 형성하는 공정을 보여주는 사시도들이다. 단일 메모리 셀이 도시되어 있지만, 그러한 메모리 셀들의 어레이가 동시에 형성된다는 것이 이해되어야 한다. 또한, 동일한 기판 상에, 저전압(LV) 로직 디바이스들 및 고전압(HV) 로직 디바이스들이 형성되어 있다.
공정은 실리콘 기판(10) 내의 트렌치들에 STI(shallow trench isolation)를 형성하여 분리 영역들(12)(그들 사이에 활성 영역들(14)을 가짐)을 한정함으로써 시작되는데, 여기서 STI(16)(예컨대, 산화물)가 실리콘 기판(10)의 표면 위에서 연장된다. 이러한 공정은 주지되어 있다. 도 1a, 도 1b, 및 도 1c에 도시된 바와 같이, 패드 산화물 층(18)이 기판(10)의 표면 상에 형성된다. HV 및 셀-웰 주입들이 이때 (즉, HV 로직 디바이스 및 메모리 셀 영역들에 대해) 수행된다. 도 2a, 도 2b, 및 도 2c에 도시된 바와 같이, 패드 산화물(18)이 제거될 수 있고, 이어서, 플로팅 게이트(FG) 산화물(20)이 구조물 위에 형성되고, 그 다음에 폴리실리콘(22)의 증착이 이어진다. 도 3a, 도 3b, 및 도 3c에 도시된 바와 같이, 폴리실리콘(22)에 대한 주입 및 어닐링이 수행되고, 그 다음에 CMP(chemical mechanical polish)가 이어져서 폴리실리콘(22)의 상단 표면(및 STI 산화물(16)의 상단 표면)을 평탄화시킨다.
이어서, 산화물 에칭이 이용되어, STI 산화물(16)의 높이를 (기판 표면에 더 가깝지만 여전히 그 위로) 감소시킨다. 이어서, 도 4a, 도 4b, 및 도 4c에 도시된 바와 같이, 질화물 층(24)이 구조물 위에 증착된다. 포토레지스트(26)가 구조물 - 이 구조물의 부분들은 포토리소그래피 마스킹 단계(마스크를 통한 선택적 노출, 및 포토레지스트의 부분들의 선택적 제거를 수반함)에 의해 선택적으로 제거됨 - 위에 증착되어, 질화물(24)의 부분들을 노출된 상태로 남긴다. 이어서, 질화물 에칭이 이용되어, 질화물(24)의 노출된 부분들을 제거하여, 폴리실리콘(22)의 부분들을 노출시킨다. 도 5a, 도 5b, 및 도 5c에 도시된 바와 같이, 폴리 리세스 에칭이 이용되어, 폴리실리콘(22)의 노출된 상단 표면 부분들을 리세스시킨다. 포토레지스트(26)가 제거된 후, 산화 공정이 수행되는데, 이는 노출된 폴리실리콘(22)의 상단 표면을 산화시켜서, 폴리실리콘(22) 상에 산화물(28)을 남긴다. 도 6a 및 도 6b에 도시된 바와 같이, 산화물(28)의 형성은 폴리실리콘(22)을 불균일하게 소비하여(질화물(24) 근처에서 더 적게 소비됨), 만곡된 상부 표면을 갖는 폴리실리콘(22)을 남긴다.
이어서, 질화물 에칭이 이용되어, 질화물(24)의 남은 부분들을 제거하여, 폴리실리콘(22)의 새로운 부분을 노출시킨다. 이어서, 도 7a 및 도 7b에 도시된 바와 같이, 폴리 에칭이 이용되어, 폴리실리콘(22)의 새롭게 노출된 부분들을 제거하여, 폴리실리콘(22)의 만곡된 상부 표면이 날카로운 에지(22a)에서 종단되게 한다. 도시된 바와 같이, 폴리실리콘 에칭으로 인해, STI 산화물(16)의 일부 손실이 있다. 스크린 산화물(30)이 구조물 상에 증착되고, 그 다음에 마스킹 단계가 이어져서, 폴리실리콘(22)의 날카로운 에지(22a)에 인접한 그의 부분들을 제외한 구조물 위에 포토레지스트(32)를 형성하게 한다. 이어서, 도 8a 및 도 8b에 도시된 바와 같이, 스크린 산화물(30)을 통과하여 기판(10) 내로 HVII 주입이 수행되어, 소스 영역(34)을 형성한다. 산화물 에칭이 이용되어, 스크린 산화물(30)을 제거한다. (포토레지스트(32)의 제거 후의) 도 9a 및 도 9b에 도시된 바와 같이, 산화물 층이 웨이퍼의 로직 디바이스 영역들에 형성되고 터널 산화물 층(36)이 메모리 영역에 형성된다(폴리실리콘(22)의 날카로운 에지(22a) 주위에 연장된다).
폴리실리콘(38)이 구조물 위에 증착된다. 마스킹 단계가 이용되어, 날카로운 에지(22a) 위에 있는 폴리실리콘(38)의 그 부분 위에 포토레지스트(40)를 형성한다. 도 10a 및 도 10b에 도시된 바와 같이, 폴리 에칭이 이용되어, 폴리실리콘(38)의 노출된 부분들을 제거하여, 날카로운 에지(22a)에 대면하고 부분적으로 그 주위에서 연장되는 노치(즉, 압흔(indentation))(38a)를 갖는 폴리실리콘(38)의 블록만을 남긴다. 포토레지스트 제거 후, 산화물 층이 구조물 위에 증착된다. 이어서, 도 11a 및 도 11b에 도시된 바와 같이, 산화물 에칭이 수행되어, 폴리실리콘(38)의 측부를 따라서 산화물 스페이서(42)를 남기고 폴리실리콘(38) 아래의 부분을 제외한 산화물(28)을 제거한다. 이어서, 폴리 에칭이 이용되어, 폴리실리콘(38)의 상부 부분들을 제거한다. 도 12a 및 도 12b에 도시된 바와 같이, 산화물 층(44)(HV 산화물)이 구조물 위에 형성된다. 로직 디바이스들에 대해 LV 웰 주입이 수행된다. 이어서, 도 13a 및 도 13b에 도시된 바와 같이, 산화물 에칭(메모리 및 로직 영역들을 노출된 상태로 남기는 마스킹 단계와 조합될 수 있음)가 이용되어, 폴리(38) 및 기판 표면으로부터 HV 산화물(44)을 제거한다.
산화물(46)이 노출된 기판(10) 상에 형성된다(이는 LV 로직 디바이스들에 대해 동일한 산화물일 수 있음). 이어서, 순응적 폴리실리콘 층(48)이 구조물 상에 증착되고, N+ 도핑 처리된다. 도 14a에 도시된 바와 같이, 산화물 층(50)이 폴리(48) 상에 증착된다. 이러한 동일한 폴리는 로직 디바이스 영역 내의 게이트들에 사용된다. 산화물 에칭이 이용되어, 폴리 층(48)의 수직 부분을 따라서 산화물(50)의 스페이서를 형성한다. 이어서, 도 15a에 도시된 바와 같이, 폴리 에칭이 수행되어, 폴리 층(38) 위에 있는 폴리 층(48)의 부분, 및 기판 위에 있는 폴리 층(48)의 부분을 제거하여, 일측에서는 FG 폴리(22)에 그리고 타측에서는 산화물 스페이서(50)에 인접한 폴리 층(48)의 일부분을 남긴다. 이러한 남은 폴리(48)를 한정하는 데에는 어떠한 마스킹 단계도 필요하지 않다. 로직 디바이스 폴리 게이트들이 (마스킹 단계와 함께) 이러한 동일한 폴리 에칭 동안에 형성될 수 있다.
셀 헤일로(Halo)/LDD 주입이 이용되어, 기판(10)에 LDD 영역들(52)을 형성한다. 도 16a에 도시된 바와 같이, 산화물 층(54)이 폴리실리콘(38, 48)의 노출된 표면들 상에 형성되고, 그 다음에 질화물 증착 및 에칭이 이어져서, 폴리(48) 옆에 질화물 스페이서들(56)을 형성하게 한다. 도 17a에 도시된 바와 같이, LDD 스페이서(58)가, 산화물 층 및 질화물 층을 형성하여 질화물 및 산화물 에칭들을 수행함으로써 로직 영역들 내에 그리고 LDD 영역(52) 위에 형성된다. 도 18a에 도시된 바와 같이, N+ NNII 마스킹 단계 및 주입이 이용되어, LDD 스페이서(58)에 인접한 노출된 기판에 드레인 영역(60)을 형성한다. 이러한 주입이 또한, 로직 영역들에 N+ 접합부들을 형성하기 위해 이용될 수 있다. P+ PPII 마스킹 단계 및 주입이 P+ 접합부들을 형성하기 위해 로직 영역들에 적용될 수 있다. 어닐링 단계가 수행되어, N+ 및 P+ 접합부들의 형성을 완료한다.
실리사이드(62)가 (전도도 증가를 위해) 기판(10)의 폴리(38), 폴리(48), 및 드레인 영역(60)의 노출된 표면들 상에 형성된다. 질화물 층(64)이 구조물 위에 형성된다. ILD 절연재(66)가 구조물 위에 형성되고, 그 다음에 마스킹 및 에칭 공정이 이어져서, 아래로 드레인(비트 라인(BL)) 영역들(60)까지 도달하는 콘택트 홀(68)을 ILD에 형성하게 한다. 콘택트 홀은 증착 및 CMP 에칭에 의해 전도성 재료(예컨대, 텅스텐)로 충전되어, 비트 라인 콘택트(70)를 형성하게 한다. 도 19a에 도시된 바와 같이, IMD 층이 구조물 상에 형성되고, 그 다음에 금속 증착(예컨대, 구리(Cu)), 마스킹 단계, 및 금속 에칭이 이어져서, 전도성 비트 라인들(74)을 형성하는데, 각각의 전도성 비트 라인은 메모리 셀들의 전체 라인에 대해 비트 라인 콘택트들(70) 및 드레인 영역들(60)을 함께 전기적으로 접속시킨다.
최종 메모리 셀 구조물이 도 20a에 도시되어 있다. 공통 소스 영역(34)을 각각이 공유하는 메모리 셀들의 쌍들이 형성된다. 각각의 메모리 셀은 소스 영역(34)과 드레인(비트 라인) 영역(60) 사이의 채널 영역(76)의 제1 부분 위에 배치되는 플로팅 게이트(22)를 포함하는데, 이때 날카로운 에지(22a)가 소스 라인(34) 위에 배치되는 소거 게이트(38)와 대면한다. 워드 라인 게이트(48)가 채널 영역(76)의 다른 부분 위에 배치된다.
도 21은, 타깃 메모리 셀을 포함하는 선택된 워드 라인, 비트 라인, 소거 게이트, 및 소스 라인에 대해, 그리고 타깃 메모리 셀을 포함하지 않는 비선택된 라인들에 대해, 타깃 메모리 셀을 판독, 소거, 및 프로그래밍하기 위한 예시적인 동작 전압들을 도시한다.
도 22 내지 도 29는 하이-K 금속 게이트(HKMG)들을 활용하는 대안의 실시예에서의 프로세싱 단계들을 도시한다. 이러한 대안의 실시예는 도 13a 및 도 13b에서 구조물들을 형성하는 것과 관련하여 전술된 동일한 단계들을 포함한다. 이어서, 얇은 산화물과 같은 계면 층(IL)(80)이 구조물 위에 형성된다. 하이-K 재료 층(82)(즉, HfO2, ZrO2, TiO2, Ta2O5, 또는 다른 적절한 재료들 등과 같은 산화물의 것보다 더 큰 유전 상수 K를 가짐)이 IL 층(80) 상에 증착된다. 도 22에 도시된 바와 같이, TiN, TaN, 및 TiSiN과 같은 캡핑 층(84)이 구조물 상에 증착되어, 후속 프로세싱 단계들에서 하이-K 재료(82)를 손상으로부터 보호하게 할 수 있다.
이어서, 폴리실리콘(86)이 구조물 위에 증착된다. 도 23에 도시된 바와 같이, 폴리 CMP가 이용되어, 구조물의 상부 표면을 평탄화시킨다. 이어서, N+ 도핑이 폴리(86)에 적용된다. 마스킹 단계가 수행되어, 폴리(38) 및 폴리(86)의 일부분 위에 포토레지스트(88)를 형성한다. 도 24에 도시된 바와 같이, 폴리 에칭이 이용되어, 폴리(86)의 노출된 부분을 제거하여, 남은 폴리(86)의 우측 에지를 한정한다. 셀 헤일로/LDD 주입이 이용되어, LDD 영역들(90)을 형성한다. 포토레지스트(88)의 제거 이후, 산화물 층(92)이 폴리(86) 상에 형성되고, 그 다음에 질화물 증착 및 에칭이 이어져서, 폴리(86) 옆에 질화물 스페이서들(94)을 형성하게 한다. 마스킹 단계가 수행되어, 폴리(38)를 제외한 구조물 위에 포토레지스트(96)를 형성한다. 도 25에 도시된 바와 같이, 폴리 에칭이 수행되어, (리세스) 폴리(38)의 높이를 감소시킨다. 포토레지스트 제거 이후, LDD 주입이 로직 영역들에 대해 수행되고, 그 다음에 산화물 층 및 질화물 층을 형성하여 질화물 및 산화물 에칭들을 수행함으로써 LDD 영역(90) 위에 (그리고 로직 영역들 내에) LDD 스페이서(98)의 형성이 이어진다. 도 26에 도시된 바와 같이, N+ NNII 마스킹 단계 및 주입이 이용되어, LDD 스페이서들(98)에 인접한 노출된 기판(10)에 드레인 영역들(100)을 형성한다. 이러한 주입이 또한, 로직 영역들에 N+ 접합부들을 형성하기 위해 이용될 수 있다. P+ PPII 마스킹 단계 및 주입이 P+ 접합부들을 형성하기 위해 로직 영역들에 적용될 수 있다. 어닐링 단계가 수행되어, N+ 및 P+ 접합부들의 형성을 완료한다.
실리사이드(102)가 노출된 폴리 표면들 및 기판 표면들 상에 형성된다. 질화물 층(104)이 구조물 위에 형성된다. 이어서, 도 27에 도시된 바와 같이, ILD 절연재(106)가 구조물 상에 형성되고, 그 다음에 CMP가 이어져서, 구조물의 상단 표면을 평탄화시킨다. 이어서, 폴리 에칭이 이용되어, 폴리(86)를 제거한다. PMOS WF 금속 층(110)이 증착에 의해 구조물 위에 형성된다. 마스킹 단계가 이용되어, PMOS WF 금속 층(110)을 노출된 상태로 남기고 이를 메모리 영역 중 폴리(86)의 제거에 의해 남겨진 트렌치들 이외의 영역들, 및 NMOS 로직 영역들로부터 제거한다. 이어서, NMOS WF 금속 층이 NMOS 로직 영역들 내에 증착된다. 이어서, 도 28에 도시된 바와 같이, 금속 증착 및 CMP 에칭이 수행되어, 폴리(86)의 제거로부터 남겨진 트렌치들 및 금속 게이트들이 형성될 임의의 다른 영역들을 금속(112)으로 충전한다(금속 WL 게이트들을 형성하게 된다). 사용된 금속은 AL일 수 있다.
ILD(66), 콘택트 홀들(68), 비트 라인 콘택트들(70), 및 비트 라인들(74)이 이전의 실시예에서 전술된 바와 같이 형성되어, 도 29에 도시된 최종 구조물을 생성하게 된다. 도 29의 구조물과 도 20a의 구조물 사이의 주요 차이점은, 워드 라인 게이트들이 캡핑 층(84)(포함된 경우), 하이-K 재료 층(82), 및 계면 층(80)에 의해 기판으로부터 절연되는 금속(112) 및 WF 금속 층(110)으로 형성된다는 것이다.
도 30a 내지 도 34a는 플로팅 게이트(22)를 형성하기 위한 리소그래피 기법을 보여주고, 도 30b 내지 도 34b는 플로팅 게이트(22)를 형성하기 위한 자가 정렬형 STI 기법을 보여주며, 도 30c 내지 도 34c는 플로팅 게이트(22)를 형성하기 위한 CMP 기법을 보여준다. 리소그래피 기법의 경우, STI 산화물(16)의 높이들은 플로팅 게이트 폴리(22)가 형성되기 전에 감소된다. 도 30a에 도시된 바와 같이, 질화물(24)은 폴리(22) 위에 형성되고, 그 다음에 마스킹 단계를 이용하여 패턴화되는 포토레지스트(120)가 이어지고, 하부 질화물(24)이 STI 산화물(16) 위의 부분들을 제외하고서 에칭된다. CMP 기법의 경우, 질화물(24) 및 CMP 에칭이 이용되어, 도 5b와 관련하여 전술되고 도 30c에 다시 도시된 바와 같이 플로팅 게이트 폴리를 한정한다. 자가 정렬형 STI 기법의 경우, 질화물(24) 및 질화물 에칭백이 이용되어, 플로팅 게이트를 한정하는데, 이는 도 30b에 도시된 바와 같다. 3개의 기법들 모두의 경우, 도 31a, 도 31b, 및 도 31c에 도시된 바와 같이, 산화 공정이 이용되어, 플로팅 게이트 폴리(22)의 노출된 부분을 산화시켜서, 산화물(28)을 형성한다. 도 32a, 도 32b, 및 도 32c에 도시된 바와 같이, 질화물 및 산화물 에칭들이 (그리고 리소그래피 기법의 경우에 폴리 에칭이) 수행되어, 질화물(24)(및 리소프래피 기법의 경우에 폴리(22)) 및 STI 산화물(16)의 상단 부분들을 제거한다. 이어서, 도 33a, 도 33b, 및 도 33c에 도시된 바와 같이, 터널 산화물(36)이 구조물 상에 증착된다. 이어서, 도 34a, 도 34b, 및 도 34c에 도시된 바와 같이, 소거 게이트 폴리(38)가 구조물 위에 증착되고, 그 다음에 전술된 남은 프로세싱 단계들이 이어져서 메모리 셀 형성을 완료한다.
본 발명은 전술되고 본 명세서에 도시된 실시예(들)로 제한되지 않는다는 것을 이해해야 한다. 예를 들어, 본 명세서에서 본 발명에 대한 언급은 임의의 청구항 또는 청구항 용어의 범주를 제한하도록 의도되는 것이 아니라, 대신에, 하나 이상의 청구항들에 의해 커버될 수 있는 하나 이상의 특징들에 대해 언급하는 것일 뿐이다. 전술된 재료들, 공정들, 및 수치 예들은 단지 예시적일 뿐이며, 청구범위를 제한하는 것으로 간주되어서는 안 된다. 또한, 청구범위 및 명세서로부터 자명한 바와 같이, 모든 방법 단계들이 설명된 정확한 순서로 수행될 필요가 있는 것은 아니다. 마지막으로, 재료의 단일 층들이 그러한 또는 유사한 재료들의 다수의 층들로서 형성될 수 있고, 그 역도 성립한다.
본 명세서에 사용되는 바와 같이, "~ 위에" 및 "~ 상에"라는 용어들 양쪽 모두는 포괄적으로 "~ 상에 직접적으로"(사이에 어떠한 중간의 재료들, 요소들 또는 공간도 배치되지 않음)와 "~ 상에 간접적으로"(사이에 중간의 재료들, 요소들 또는 공간이 배치됨)를 포함한다는 것에 주의하여야 한다. 마찬가지로, "인접한"이라는 용어는 "직접적으로 인접한"(사이에 어떠한 중간의 재료들, 요소들 또는 공간도 배치되지 않음)과 "간접적으로 인접한"(사이에 중간의 재료들, 요소들 또는 공간이 배치됨)을 포함하고, "~에 실장되는"이라는 용어는 "~에 직접적으로 실장되는"(사이에 어떠한 중간의 재료들, 요소들 또는 공간도 배치되지 않음)과 "~에 간접적으로 실장되는"(사이에 중간의 재료들, 요소들 또는 공간이 배치됨)을 포함하고, 그리고 "전기적으로 커플링되는"이라는 용어는 "~에 전기적으로 직접적으로 커플링되는"(사이에 요소들을 전기적으로 함께 접속시키는 어떠한 중간의 재료들 또는 요소들도 없음)과 "~에 전기적으로 간접적으로 커플링되는"(사이에 요소들을 전기적으로 함께 접속시키는 중간의 재료들 또는 요소들이 있음)을 포함한다. 예를 들어, "기판 위에" 요소를 형성하는 것은 어떠한 중간의 재료들/요소들도 사이에 두지 않고 기판 상에 직접적으로 요소를 형성하는 것뿐만 아니라 하나 이상의 중간의 재료들/요소들을 사이에 두고 기판 상에 간접적으로 요소를 형성하는 것을 포함할 수 있다.
Claims (15)
- 비휘발성 메모리 셀을 형성하는 방법으로서,
제1 전도성 타입의 기판 내에, 채널 영역을 사이에 한정하는 제2 전도성 타입의 이격된 제1 영역 및 제2 영역을 형성하는 단계;
상기 채널 영역의 제1 부분 위에 배치되면서 그로부터 절연되고 상기 제1 영역의 일부분 위에 있는 플로팅 게이트를 형성하는 단계 - 상기 플로팅 게이트는 상기 제1 영역 위에 배치되는 날카로운 에지를 포함함 -;
상기 날카로운 에지 주위에 터널 산화물 층을 형성하는 단계;
상기 제1 영역 위에 배치되면서 그로부터 절연되는 소거 게이트를 형성하는 단계 - 상기 소거 게이트는 상기 날카로운 에지와 대면하는 노치를 포함하고, 상기 노치는 상기 터널 산화물 층에 의해 상기 날카로운 에지로부터 절연됨 -; 및
상기 제2 영역에 인접한 상기 채널 영역의 제2 부분 위에 배치되면서 그로부터 절연되는 워드 라인 게이트를 형성하는 단계 - 상기 워드 라인 게이트를 형성하는 단계는 모두 상기 터널 산화물 층을 형성하는 단계 및 상기 소거 게이트를 형성하는 단계 이후에 수행됨 - 를 포함하는, 비휘발성 메모리 셀을 형성하는 방법. - 청구항 1에 있어서,
상기 플로팅 게이트를 형성하는 단계는,
상기 기판 위에 있으면서 그로부터 절연되는 전도성 층을 형성하는 단계;
상기 전도성 층 상에 절연 재료의 블록을 형성하는 단계; 및
상기 전도성 층의 상부 표면이 상기 절연 재료의 블록에 도달함에 따라 상기 상부 표면을 상향으로 경사지는 상태로 남기면서 상기 전도성 층의 상부 표면을 산화시키는 단계를 포함하는, 비휘발성 메모리 셀을 형성하는 방법. - 청구항 2에 있어서,
트렌치를 상기 기판 내에 형성하는 단계; 및
상기 트렌치 외부로 그리고 상기 기판의 표면 위에서 연장되는 제1 절연 재료로 상기 트렌치를 충전하는 단계를 추가로 포함하고,
상기 트렌치를 형성하는 단계 및 상기 트렌치를 충전하는 단계는 상기 전도성 층을 형성하는 단계 이전에 수행되는, 비휘발성 메모리 셀을 형성하는 방법. - 청구항 3에 있어서,
상기 플로팅 게이트를 형성하는 단계는,
상기 산화시키는 단계 이전에 상기 전도성 층의 상부 표면 및 상기 제1 절연 재료의 상부 표면에 대해 화학기계적 연마를 수행하여, 상기 전도성 층 및 상기 제1 절연 재료의 상부 표면들이 평면이 되게 하는 단계; 및
상기 제1 절연 재료의 상부 부분을 제거하여 제2 절연 재료로 대체하는 단계를 추가로 포함하는, 비휘발성 메모리 셀을 형성하는 방법. - 청구항 4에 있어서,
상기 산화시키는 단계 이후에 상기 제2 절연 재료 및 상기 제1 절연 재료의 상부 부분을 에칭하는 단계를 추가로 포함하는, 비휘발성 메모리 셀을 형성하는 방법. - 청구항 3에 있어서,
상기 플로팅 게이트를 형성하는 단계는,
상기 산화시키는 단계 이전에 상기 제1 절연 재료 위의 배치되는 상기 전도성 층의 일부분을 제거하여 제2 절연 재료로 대체하는 단계를 추가로 포함하는, 비휘발성 메모리 셀을 형성하는 방법. - 청구항 6에 있어서,
상기 산화시키는 단계 이후에 상기 제2 절연 재료 및 상기 제1 절연 재료의 상부 부분을 에칭하는 단계를 추가로 포함하는, 비휘발성 메모리 셀을 형성하는 방법. - 청구항 3에 있어서,
상기 플로팅 게이트를 형성하는 단계는,
상기 산화시키는 단계 이전에 상기 제1 절연 재료 위에 배치된 상기 전도성 층의 일부분 상에 절연 재료의 블록을 형성하는 단계를 추가로 포함하는, 비휘발성 메모리 셀을 형성하는 방법. - 청구항 8에 있어서,
상기 산화시키는 단계 이후에 상기 절연 재료의 블록, 상기 제1 절연 재료 위의 상기 전도성 층의 일부분, 및 상기 제1 절연 재료의 상부 부분을 에칭하는 단계를 추가로 포함하는, 비휘발성 메모리 셀을 형성하는 방법. - 청구항 2에 있어서,
상기 플로팅 게이트를 형성하는 단계는,
상기 소거 게이트의 측벽을 따라서 상기 전도성 층 상에 절연 스페이서를 형성하는 단계; 및
상기 절연 스페이서에 인접한 상기 전도성 층의 에칭을 수행하는 단계를 추가로 포함하는, 비휘발성 메모리 셀을 형성하는 방법. - 청구항 1에 있어서,
상기 워드 라인 게이트를 형성하는 단계는,
상기 채널 영역의 제2 부분 위에 배치되면서 그로부터 절연되는 제1 부분, 및 상기 소거 게이트 위에 배치되면서 그로부터 절연되는 제2 부분을 갖는 전도성 층을 형성하는 단계; 및
상기 전도성 층의 제2 부분을 제거하는 단계를 포함하는, 비휘발성 메모리 셀을 형성하는 방법. - 청구항 11에 있어서,
상기 워드 라인 게이트를 형성하는 단계는,
상기 전도성 층의 제1 부분 위에 절연 스페이서를 형성하는 단계; 및
상기 전도성 층의 제1 부분 중 상기 절연 스페이서 아래에 배치되지 않는 부분을 제거하는 단계를 추가로 포함하는, 비휘발성 메모리 셀을 형성하는 방법. - 청구항 1에 있어서,
상기 제2 영역을 형성하는 단계는 상기 워드 라인 게이트를 형성하는 단계 이후에 수행되는, 비휘발성 메모리 셀을 형성하는 방법. - 청구항 1에 있어서,
상기 워드 라인 게이트를 형성하는 단계는,
상기 기판 위에 하이-K 절연 층을 형성하는 단계; 및
상기 하이-K 절연 층 위에 금속 블록을 형성하는 단계를 포함하는, 비휘발성 메모리 셀을 형성하는 방법. - 청구항 1에 있어서,
상기 워드 라인 게이트를 형성하는 단계는,
상기 기판 위에 하이-K 절연 층을 형성하는 단계;
상기 하이-K 절연 층 위에 폴리실리콘 블록을 형성하는 단계; 및
상기 폴리실리콘 블록을 제거하여 금속 블록으로 대체하는 단계를 포함하는, 비휘발성 메모리 셀을 형성하는 방법.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562244688P | 2015-10-21 | 2015-10-21 | |
| US62/244,688 | 2015-10-21 | ||
| US15/290,960 | 2016-10-11 | ||
| US15/290,960 US10141321B2 (en) | 2015-10-21 | 2016-10-11 | Method of forming flash memory with separate wordline and erase gates |
| PCT/US2016/057101 WO2017070018A1 (en) | 2015-10-21 | 2016-10-14 | Method of forming flash memory with separate wordline and erase gates |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180074738A KR20180074738A (ko) | 2018-07-03 |
| KR102051766B1 true KR102051766B1 (ko) | 2019-12-03 |
Family
ID=58557698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187014368A KR102051766B1 (ko) | 2015-10-21 | 2016-10-14 | 별개의 워드 라인 및 소거 게이트들을 갖는 플래시 메모리를 형성하는 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10141321B2 (ko) |
| EP (1) | EP3365894B1 (ko) |
| JP (1) | JP6732901B2 (ko) |
| KR (1) | KR102051766B1 (ko) |
| CN (1) | CN108140414B (ko) |
| TW (1) | TWI645544B (ko) |
| WO (1) | WO2017070018A1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10608090B2 (en) * | 2017-10-04 | 2020-03-31 | Silicon Storage Technology, Inc. | Method of manufacturing a split-gate flash memory cell with erase gate |
| CN110021602B (zh) * | 2018-01-05 | 2023-04-07 | 硅存储技术公司 | 在专用沟槽中具有浮栅的非易失性存储器单元 |
| US10312247B1 (en) * | 2018-03-22 | 2019-06-04 | Silicon Storage Technology, Inc. | Two transistor FinFET-based split gate non-volatile floating gate flash memory and method of fabrication |
| US10468428B1 (en) | 2018-04-19 | 2019-11-05 | Silicon Storage Technology, Inc. | Split gate non-volatile memory cells and logic devices with FinFET structure, and method of making same |
| US10418451B1 (en) * | 2018-05-09 | 2019-09-17 | Silicon Storage Technology, Inc. | Split-gate flash memory cell with varying insulation gate oxides, and method of forming same |
| US10727240B2 (en) | 2018-07-05 | 2020-07-28 | Silicon Store Technology, Inc. | Split gate non-volatile memory cells with three-dimensional FinFET structure |
| US10937794B2 (en) | 2018-12-03 | 2021-03-02 | Silicon Storage Technology, Inc. | Split gate non-volatile memory cells with FinFET structure and HKMG memory and logic gates, and method of making same |
| US10797142B2 (en) | 2018-12-03 | 2020-10-06 | Silicon Storage Technology, Inc. | FinFET-based split gate non-volatile flash memory with extended source line FinFET, and method of fabrication |
| CN112185815B (zh) | 2019-07-04 | 2024-07-23 | 硅存储技术公司 | 形成分裂栅闪存存储器单元的方法 |
| US11362100B2 (en) | 2020-03-24 | 2022-06-14 | Silicon Storage Technology, Inc. | FinFET split gate non-volatile memory cells with enhanced floating gate to floating gate capacitive coupling |
| US11488970B2 (en) * | 2020-07-09 | 2022-11-01 | Silicon Storage Technology, Inc. | Method of forming split gate memory cells with thinner tunnel oxide |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5029130A (en) | 1990-01-22 | 1991-07-02 | Silicon Storage Technology, Inc. | Single transistor non-valatile electrically alterable semiconductor memory device |
| US20050012137A1 (en) * | 2003-07-18 | 2005-01-20 | Amitay Levi | Nonvolatile memory cell having floating gate, control gate and separate erase gate, an array of such memory cells, and method of manufacturing |
| US20090200600A1 (en) | 2008-02-08 | 2009-08-13 | Nec Electronics Corporation | Nonvolatile semiconductor memory device and method of manufacturing the same |
| US9123822B2 (en) | 2013-08-02 | 2015-09-01 | Silicon Storage Technology, Inc. | Split gate non-volatile flash memory cell having a silicon-metal floating gate and method of making same |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4222675B2 (ja) * | 1999-03-29 | 2009-02-12 | 三洋電機株式会社 | 不揮発性半導体記憶装置 |
| JP2001230330A (ja) * | 2000-02-18 | 2001-08-24 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置とその製造方法 |
| US6727545B2 (en) * | 2000-09-20 | 2004-04-27 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling |
| US6747310B2 (en) | 2002-10-07 | 2004-06-08 | Actrans System Inc. | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication |
| US6784039B2 (en) * | 2002-10-16 | 2004-08-31 | Taiwan Semiconductor Manufacturing Company | Method to form self-aligned split gate flash with L-shaped wordline spacers |
| US7101757B2 (en) | 2003-07-30 | 2006-09-05 | Promos Technologies, Inc. | Nonvolatile memory cells with buried channel transistors |
| TW200537696A (en) * | 2004-01-13 | 2005-11-16 | Silicon Storage Tech Inc | An improved method of programming electrons onto a floating gate of a non-volatile memory cell |
| US7015537B2 (en) * | 2004-04-12 | 2006-03-21 | Silicon Storage Technology, Inc. | Isolation-less, contact-less array of nonvolatile memory cells each having a floating gate for storage of charges, and methods of manufacturing, and operating therefor |
| KR100604875B1 (ko) * | 2004-06-29 | 2006-07-31 | 삼성전자주식회사 | 스트랩 영역을 갖는 비휘발성 반도체 메모리 소자 및 그제조방법 |
| KR100598047B1 (ko) * | 2004-09-30 | 2006-07-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| US7776686B2 (en) * | 2005-03-08 | 2010-08-17 | Nec Electronics Corporation | Method of fabricating a non-volatile memory element including nitriding and oxidation of an insulating film |
| US20090039410A1 (en) | 2007-08-06 | 2009-02-12 | Xian Liu | Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing |
| US8711636B2 (en) | 2011-05-13 | 2014-04-29 | Silicon Storage Technology, Inc. | Method of operating a split gate flash memory cell with coupling gate |
| CN102956562B (zh) * | 2011-08-22 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 存储器件的形成方法 |
| CN102956643A (zh) * | 2011-08-24 | 2013-03-06 | 硅存储技术公司 | 制造非易失浮栅存储单元的方法和由此制造的存储单元 |
| US9142414B2 (en) | 2011-12-20 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS devices with metal gates and methods for forming the same |
| US8951864B2 (en) * | 2012-02-13 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Split-gate device and method of fabricating the same |
| US9171855B2 (en) * | 2013-12-30 | 2015-10-27 | Globalfoundries Singapore Pte. Ltd. | Three-dimensional non-volatile memory |
| CN104934427B (zh) * | 2014-03-19 | 2018-04-13 | 中芯国际集成电路制造(上海)有限公司 | 闪存单元及其制造方法 |
-
2016
- 2016-10-11 US US15/290,960 patent/US10141321B2/en active Active
- 2016-10-14 EP EP16858026.4A patent/EP3365894B1/en active Active
- 2016-10-14 KR KR1020187014368A patent/KR102051766B1/ko active IP Right Grant
- 2016-10-14 WO PCT/US2016/057101 patent/WO2017070018A1/en active Application Filing
- 2016-10-14 CN CN201680061627.5A patent/CN108140414B/zh active Active
- 2016-10-14 JP JP2018520125A patent/JP6732901B2/ja active Active
- 2016-10-20 TW TW105133883A patent/TWI645544B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5029130A (en) | 1990-01-22 | 1991-07-02 | Silicon Storage Technology, Inc. | Single transistor non-valatile electrically alterable semiconductor memory device |
| US20050012137A1 (en) * | 2003-07-18 | 2005-01-20 | Amitay Levi | Nonvolatile memory cell having floating gate, control gate and separate erase gate, an array of such memory cells, and method of manufacturing |
| US20090200600A1 (en) | 2008-02-08 | 2009-08-13 | Nec Electronics Corporation | Nonvolatile semiconductor memory device and method of manufacturing the same |
| US9123822B2 (en) | 2013-08-02 | 2015-09-01 | Silicon Storage Technology, Inc. | Split gate non-volatile flash memory cell having a silicon-metal floating gate and method of making same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018535547A (ja) | 2018-11-29 |
| CN108140414B (zh) | 2021-11-26 |
| US20170117285A1 (en) | 2017-04-27 |
| KR20180074738A (ko) | 2018-07-03 |
| JP6732901B2 (ja) | 2020-07-29 |
| US10141321B2 (en) | 2018-11-27 |
| EP3365894A4 (en) | 2019-09-18 |
| EP3365894B1 (en) | 2022-05-18 |
| EP3365894A1 (en) | 2018-08-29 |
| TWI645544B (zh) | 2018-12-21 |
| WO2017070018A1 (en) | 2017-04-27 |
| TW201719821A (zh) | 2017-06-01 |
| CN108140414A (zh) | 2018-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102051766B1 (ko) | 별개의 워드 라인 및 소거 게이트들을 갖는 플래시 메모리를 형성하는 방법 | |
| CN111418063B (zh) | 具有集成高k金属控制栅的非易失性分裂栅存储器单元及制造方法 | |
| CN109196649B (zh) | 将finfet cmos器件与嵌入式非易失性存储器单元集成的方法 | |
| JP6343721B2 (ja) | 金属ゲートを備えた自己整合型分割ゲートメモリセルアレイ及び論理デバイスの形成方法 | |
| CN107112328B (zh) | 具有同时形成的低电压逻辑器件和高电压逻辑器件的非易失性存储器阵列 | |
| EP3266039B1 (en) | Integration of split gate flash memory array and logic devices | |
| US9673208B2 (en) | Method of forming memory array and logic devices | |
| TWI600144B (zh) | 使用增強橫向控制閘至浮閘耦合之改良尺度之分離閘快閃記憶體單元 | |
| KR20150056441A (ko) | Hkmg 기술로 내장된 플래시 메모리 | |
| KR20180020244A (ko) | 플로팅 게이트, 워드 라인, 소거 게이트를 갖는 분리형 게이트 비휘발성 메모리 셀 | |
| EP3326204A1 (en) | Non-volatile split gate memory cells with integrated high k metal gate logic device and metal-free erase gate, and method of making same | |
| US9406687B1 (en) | Integration of memory devices with different voltages | |
| JP7425927B2 (ja) | 導電性ブロックにシリサイドを備える基板にメモリセル、高電圧デバイス、及び論理デバイスを作製する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |