JP4222675B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP4222675B2 JP4222675B2 JP8680699A JP8680699A JP4222675B2 JP 4222675 B2 JP4222675 B2 JP 4222675B2 JP 8680699 A JP8680699 A JP 8680699A JP 8680699 A JP8680699 A JP 8680699A JP 4222675 B2 JP4222675 B2 JP 4222675B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- oxide film
- film
- floating gate
- erase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明は、不揮発性半導体記憶装置に関し、更に言えば、スプリットゲート型のフラッシュメモリのデバイス特性の向上並びに微細化を可能にする不揮発性半導体記憶装置を提供するものである。
【0002】
【従来の技術】
メモリセルが単一のトランジスタからなる電気的に消去可能な不揮発性半導体記憶装置、特にプログラマブルROM(EEPROM:Electrically Erasable and Programmable ROM)においては、フローティングゲートとコントロールゲートとを有する2重ゲート構造のトランジスタによって各メモリセルが形成される。このような2重ゲート構造のメモリセルトランジスタの場合、フローティングゲートのドレイン領域側で発生したホットエレクトロンを加速してフローティングゲートに注入することでデータの書き込みが行われる。そして、F−N伝導(Fowler- Nordheim tunnelling)によってフローティングゲートからコントロールゲートへ電荷を引き抜くことでデータの消去が行われる。
【0003】
図7及び図8はフローティングゲートを有する不揮発性半導体記憶装置のメモリセル部分を示す平面図及び断面図である。この図においては、コントロールゲートがフローティングゲートと並んで配置されるスプリットゲート構造を示している。
【0004】
P型のシリコン基板1の表面領域に、LOCOS(Local Oxidation Of Silicon)法により選択的に厚く形成されるLOCOS酸化膜よりなる複数の素子分離膜2(図7参照)が短冊状に形成され、素子領域が区画される。シリコン基板1上に、酸化膜3Aを介し、隣り合う素子分離膜2の間に跨るようにしてフローティングゲート4が配置される。このフローティングゲート4は、1つのメモリセル毎に独立して配置される。また、フローティングゲート4上の選択酸化膜5は、選択酸化法によりフローティングゲート4の中央部で厚く形成され、フローティングゲート4の端部を鋭角にしている。これにより、データの消去動作時にフローティングゲート4の端部で電界集中が生じ易いようにしている。
【0005】
複数のフローティングゲート4が配置されたシリコン基板1上に、フローティングゲート4の各列毎に対応して前記酸化膜3Aと一体化されたトンネル酸化膜3を介してコントロールゲート6が配置される。このコントロールゲート6は、一部がフローティングゲート4上に重なり、残りの部分が酸化膜3Aを介してシリコン基板1に接するように配置される。また、これらのフローティングゲート4及びコントロールゲート6は、それぞれ隣り合う列が互いに面対称となるように配置される。
【0006】
隣り合うコントロールゲート6間の基板領域及び隣り合うフローティングゲート4間の基板領域には、N型のドレイン領域7及びソース領域8が形成される。ドレイン領域7は、コントロールゲート6の間で素子分離膜2に囲まれてそれぞれが独立し、ソース領域8は、コントロールゲート6の延在する方向に連続する。これらのフローティングゲート4、コントロールゲート6、ドレイン領域7及びソース領域8によりメモリセルトランジスタが構成される。
【0007】
そして、前記コントロールゲート6上に、酸化膜9を介して、金属配線10がコントロールゲート6と交差する方向に配置される。この金属配線10は、コンタクトホール11を通して、ドレイン領域7に接続される。そして、各コントロールゲート6は、ワード線となり、コントロールゲート6と平行に延在するソース領域8は、ソース線となる。また、ドレイン領域7に接続される金属配線10は、ビット線となる。
【0008】
このような2重ゲート構造のメモリセルトランジスタの場合、フローティングゲート4に注入される電荷の量によってソース、ドレイン間のオン抵抗値が変動する。そこで、フローティングゲート4に選択的に電荷を注入することにより、特定のメモリセルトランジスタのオン抵抗値を変動させ、これによって生じる各メモリセルトランジスタの動作特性の差を記憶するデータに対応づけるようにしている。
【0009】
以上の不揮発性半導体記憶装置におけるデータの書き込み、消去及び読み出しの各動作は、例えば、以下のようにして行われる。書き込み動作においては、コントロールゲート6の電位を2V、ドレイン領域7(電極)の電位を0.5V、ソース領域8(電極)の高電位を12Vとする。これにより、ソース領域8に高電位を印加することで、コントロールゲート6及びフローティングゲート4間とフローティングゲート4及びソース領域8間とのカップリング比(コントロールゲート6及びフローティングゲート4間の容量<フローティングゲート4及びソース領域8間の容量)によりフローティングゲート4の電位が9V程度に持ち上げられ、ドレイン領域7付近で発生するホットエレクトロンがフローティングゲート4側へ加速され、酸化膜3Aを通してフローティングゲート4に注入されてデータの書き込みが行われる。
【0010】
一方、消去動作においては、ドレイン領域7及びソース領域8の電位を0Vとし、コントロールゲート6を14Vとする。これにより、フローティングゲート4内に蓄積されている電荷(電子)が、フローティングゲート4の角部の鋭角部分からF−N(Fowler-Nordheim tunnelling)伝導によって前記トンネル酸化膜3を突き抜けてコントロールゲート6に放出されてデータが消去される。
【0011】
そして、読み出し動作においては、コントロールゲート6の電位を4Vとし、ドレイン領域7を2V、ソース領域8を0Vとする。このとき、フローティングゲート4に電荷(電子)が注入されていると、フローティングゲート4の電位が低くなるため、フローティングゲート4の下にはチャネルが形成されずドレイン電流(セル電流もしくは読み出しセル電流とも言う)は流れない。逆に、フローティングゲート4に電荷(電子)が注入されていなければ、フローティングゲート4の電位が高くなるため、フローティングゲート4の下にチャネルが形成されてドレイン電流が流れる。
【0012】
【発明が解決しようとする課題】
このような不揮発性半導体記憶装置では、フローティングゲート4に蓄積された電荷(電子)をコントロールゲート6に引き抜くことで、データ消去を行っている。即ち、コントロールゲート6は上記読み出し動作時の読み出し電流発生用と消去ゲートとしての役割が持っていた。
【0013】
そのため、上述したように消去動作時に高電圧が印加されるコントロールゲート6下のゲート酸化膜厚は、信頼性確保のために薄くできなかった。従って、読み出し電流の発生効率が低いと共に、しきい値電圧が比較的高くなるので、書き込み効率が低い、低電圧動作に不向きといった構造上の問題があった。
【0014】
更には、図9に示すように読み出し動作時には、選択されたメモリセルと同一のワード線(WL1)に接続されている非選択のメモリセルのデータが消去されてしまうという、いわゆるリードディスターブ不良が発生する危険性もあった。
【0015】
また、前述したように書き込み時にフローティングゲート4に高電位を印加する際、実際にはソース領域8に高電位を印加することでフローティングゲート4を高電位にしているが、ソース領域8は拡散領域から成るため、自ずと高抵抗となり、ソース電位降下による書き込み動作遅延の原因となっていた。
【0016】
更に、フローティングゲート4とコントロールゲート6との間で、それぞれ高いマスク合せ精度が要求されるといった課題があり、更なる微細化を図ろうとした場合に支障があった。
【0017】
従って、本発明はデバイス特性に優れ、微細化に有利な不発性半導体記憶装置を提供することを目的とする。
【0018】
【課題を解決するための手段】
そこで、本発明の不揮発性半導体記憶装置は、第1,第2の拡散領域を有する半導体基板上にフローティングゲートとコントロールゲートとを有するものにおいて、隣り合うメモリセル同士の前記フローティングゲートにトンネル酸化膜を介して隣接するように形成された消去ゲートを具備し、前記第1の拡散領域と前記消去ゲート間を導通あるいは遮断するためのスイッチ機構が形成されていることを特徴とするものである。
また、本発明の不揮発性半導体記憶装置は、第1,第2の拡散領域を有する半導体基板上に形成された第1,第2のゲート酸化膜と、前記第1の拡散領域の両端部にそれぞれ隣接するように前記第1のゲート酸化膜上に形成されたフローティングゲートと、前記フローティングゲートと前記第2の拡散領域に隣接するように第2のゲート酸化膜上に形成されたコントロールゲートと、前記フローティングゲートにトンネル酸化膜を介して隣接するように前記第1の拡散領域上に形成された消去ゲートを具備し、前記第1の拡散領域と前記消去ゲート間を導通あるいは遮断するためのスイッチ機構が形成されていることを特徴とするものである。
【0019】
更に、前記スイッチ機構は、データの書き込み動作時にはオンし、消去動作時にはオフするMOSトランジスタから成ることを特徴とするものである。
【0020】
【発明の実施の形態】
以下、本発明の不揮発性半導体記憶装置に係る一実施形態について図面を参照しながら説明する。
【0021】
ここで、本発明の不揮発性半導体記憶装置の第1の特徴は、図1に示すように一導電型、例えばP型のシリコン基板51の表層に形成したソース領域61の両端部にそれぞれ隣接するように第1のゲート酸化膜53上に形成されたフローティングゲート67と、前記フローティングゲート67とドレイン領域74に隣接するように第2のゲート酸化膜69上に形成されたコントロールゲート70と、前記フローティングゲート67にトンネル酸化膜62Bを介して隣接するように前記ソース領域61上に形成され、かつある間隔を存して前記ソース領域61とコンタクト接続された消去ゲート64とを具備させたことである。
【0022】
また、第2の特徴は、図2に示すように前記ソース領域61と消去ゲート64との間には、データの書き込み動作時にはオンしてソース領域61と消去ゲート64間を導通させ、消去動作時にはオフしてソース領域61と消去ゲート64間を遮断するMOSトランジスタ90a,90bから成るスイッチ機構を具備させたことである。
【0023】
以下、上記不揮発性半導体記憶装置の製造工程を説明しながら、本発明構造について詳しく説明する。
【0024】
先ず、図3(a)に示すように、半導体シリコン基板51には素子分離膜52が形成されている。尚、素子分離膜52はLOCOS法によるものであっても良いが、本実施形態ではトレンチ法を用いた素子分離膜52を形成している。このトレンチ素子分離膜は、周知な工程により形成されているもので、例えば、前記基板51上を熱(ゲート)酸化しておよそ80Å〜150Åの膜厚の第1のゲート酸化膜53を形成し、その上におよそ1500Åの膜厚のポリシリコン膜54を形成した後に、このポリシリコン膜54にPOCl3を熱拡散源としてリンドープを施して導電化を図る。尚、リンイオンやヒ素イオン等のN型不純物をイオン注入する導電化方法でも良い。次に、このポリシリコン膜54上におよそ200Åの膜厚のシリコン酸化膜を形成し、その上におよそ500Åの膜厚のシリコン窒化膜を形成し、レジスト膜をマスクにして前記シリコン窒化膜,シリコン酸化膜,ポリシリコン膜54,シリコン酸化膜53、そして基板51の一部をエッチング除去して基板51の一部にまで到達する凹部を形成した後に、この凹部を完全に埋設するだけのシリコン酸化膜(素子分離膜52を構成する)を全面に形成する。そして、CMP(化学的機械研磨)法を用いて、ポリシリコン膜54上面が露出するまで研磨してなるものである。
【0025】
以下の説明に用いる図1(a)及び図3(b)〜図6(c)までは、特にメモリセル部の形成工程を説明するために用いたメモリセル部の形成領域を示す断面図であり、図3(a)の紙面に対して垂直方向から観たものである。
【0026】
次に、図3(b)に示すように全面におよそ200Åの膜厚のシリコン酸化膜55を形成し、その上におよそ4000Åの膜厚のシリコン窒化膜56を形成し、レジスト膜57をマスクにして前記シリコン窒化膜56,シリコン酸化膜55,ポリシリコン膜54の一部をエッチング除去してポリシリコン膜54の一部にまで到達する凹部58を形成する。そして、レジスト膜57を除去した後に、この凹部58を完全に埋設するだけのシリコン酸化膜を全面に形成し、CMP法を用いて全面を研磨することで、凹部58内をシリコン酸化膜59で埋設する(図3(c)参照)。
【0027】
続いて、図4(a)に示すようにレジスト膜60を形成し、このレジスト膜60をマスクにして前記シリコン窒化膜56を等方性エッチングした後に,シリコン酸化膜55,ポリシリコン膜54を異方性エッチングする。本工程により後述する隣り合うメモリセルを構成するフローティングゲート形成用のポリシリコン膜54同士が分離される。続けて、リンイオンやヒ素イオン等のN型不純物をイオン注入することで、この隣り合うフローティングゲート67間の基板表層にソース領域61を形成する。尚、ソース領域61は、後述するドレイン領域と共に後工程のアニール工程によりイオンが拡散されることで、ソース・ドレイン領域となるが、ここでは便宜的に説明している。
【0028】
更に、図4(b)に示すように全面をフッ酸処理して前記ポリシリコン膜54上のシリコン酸化膜59を後退させて(シリコン酸化膜59A参照)、ポリシリコン膜54の尖鋭部54Aを露出させた後に、全面にLPCVD法によりおよそ250Åの膜厚のCVDシリコン酸化膜(例えば、HTO(High Temperature Oxide)膜やTEOS(Tetra Ethyl Ortho Silicate)膜等)62を形成している。尚、このシリコン酸化膜62が後述するトンネル酸化膜62Bとなる。また、トンネル酸化膜62Bは、前記CVDシリコン酸化膜を形成した後に、熱酸化を行うようにしてCVDシリコン酸化膜と熱酸化膜から構成しても良い。更に、前記尖鋭部54Aの存在により、後述するフローティングゲート67に蓄積されている電荷(電子)を消去ゲート64に引き抜く際(データの消去動作時)に、この尖鋭部54Aで電界集中が生じ易くなり、消去効率が向上する。
【0029】
続いて、図4(c)に示すように前述した隣り合うフローティングゲート67間の凹部63が完全に埋設するだけの導電化されたポリシリコン膜を形成した後に、CMP法により全面を研磨することで、凹部63内がポリシリコン膜から成る消去ゲート64により埋設される。そして、少なくとも前記消去ゲート64を完全に被覆するようにレジスト膜65を形成した後に(図5(a)参照)、このレジスト膜65をマスクにして前記シリコン酸化膜59の側部に形成されたシリコン窒化膜56を等方性エッチングする。
【0030】
次に、図5(b)に示すように全面をフッ酸処理してポリシリコン膜54上のシリコン酸化膜55を除去すると共に、シリコン酸化膜59A,62を後退させてシリコン酸化膜59B,62Aを形成した後に、更にレジスト膜65をマスクにしてポリシリコン膜54を異方性エッチングすることでフローティングゲート67を形成する。このエッチング工程により、シリコン酸化膜53の一部も削られる(シリコン酸化膜53A参照)。尚、完全にエッチング除去されても構わない。
【0031】
続いて、図5(c)に示すように全面にCVD法によりおよそ400Åの膜厚のシリコン酸化膜を形成した後に、このシリコン酸化膜をエッチバックして前記フローティングゲート67とシリコン酸化膜59Bの積層部の側壁部にのみ残膜させて、シリコン酸化膜68を形成する。このエッチバック工程により、シリコン酸化膜53Aが完全に削られる。
【0032】
更に、図6(a)に示すように全面を熱(ゲート)酸化しておよそ50Åの膜厚の第2のゲート酸化膜69を形成し、その上におよそ4000Åの膜厚の導電化されたポリシリコン膜を形成した後に、このポリシリコン膜を異方性エッチングすることでシリコン酸化膜68の側壁部にコントロールゲート70を形成する。尚、その後に、消去ゲート64を完全に被覆するように不図示のレジスト膜を形成し、このレジスト膜をマスクにして前記コントロールゲート形成用のポリシリコン膜をエッチング除去することで隣り合うメモリセル用のコントロールゲート70が完全に分離される。
【0033】
続けて、全面にリンイオンあるいはヒ素イオン等のN型不純物をイオン注入することで、前記コントロールゲート70に隣接するように基板表層に低濃度のドレイン領域71を形成する。更に、図6(b)に示すように全面にCVD法によりおよそ1500Åの膜厚のシリコン酸化膜を形成した後に、このシリコン酸化膜をエッチバックして前記コントロールゲート70の側壁部にのみ残膜させて、側壁絶縁膜73を形成する。このとき、シリコン酸化膜の膜厚あるいはエッチバック量を調整することで、コントロールゲート70上部が露出するように設定しておくことで、後述する高濃度のドレイン領域74の形成位置上のゲート酸化膜69を除去すると共に、ゲート酸化時に消去ゲート64上に形成されたシリコン酸化膜も除去される。
【0034】
そして、全面にリンイオン及びヒ素イオン等のN型不純物をイオン注入することで、前記側壁絶縁膜73に隣接するように基板表層に高濃度のドレイン領域74を形成して、DDD構造のドレイン領域となる。
【0035】
次に、図6(c)に示すように全面に被シリサイド化膜としての金属膜、例えばチタン(Ti)膜をスパッタ形成した後に、このチタン膜を蒸着し熱処理(ラピット・サーマル・アニール、以下RTAと称す。)を加えることでシリサイド化を図り、側壁絶縁膜73,シリコン酸化膜59B上の未反応のチタン膜を除去することで、前記ドレイン領域74,コントロールゲート70,消去ゲート64の表層にそれぞれ選択的、自己整合的にチタンシリサイド(TiSi2)膜75,76,77を形成する。尚、RTA処理は、過剰なシリサイド化が進まないように2ステップで行っている。即ち、第1回目のRTA処理をおよそ650℃〜700℃で、10〜45秒ほど行い、続いて第2回目のRTA処理をおよそ750℃〜850℃で、10〜45秒ほど行っている。このドレイン領域74,コントロールゲート70,消去ゲート64上に形成されたチタンシリサイド(TiSi2)膜75,76,77により低抵抗化が図られている。
【0036】
そして、図1(a)に示すように、全面にBPSG膜から成る層間絶縁膜78を形成した後に、前記ドレイン領域74上にコンタクトするコンタクトホール79を形成し、このドレイン領域74上に不図示のバリアメタル膜(例えば、チタン膜及びチタンナイトライド(TiN)膜との積層膜)を介してコンタクトプラグ(例えば、タングステン膜から成る)80を形成し、このコンタクトプラグ80上に金属膜81(例えば、Al,Al−Si,Al−Cu,Al−Si−Cu等)を形成し、金属配線を形成している。尚、バリアメタル膜を介して直接、例えば、Al,Al−Si,Al−Cu,Al−Si−Cu等から成る金属配線を形成するものであっても良い。
【0037】
以上の工程を経て、不揮発性半導体記憶装置が形成される。図1(b)は、図1(a)のメモリセルの各構成要素を示すためにその一部を便宜的に図示した平面図である。ここで、図1(b)に示す平面図において、不図示の領域で前記消去ゲート64は分割され、下層のソース領域61が露出するように構成されている。このソース領域61が露出した領域で(図2(b)に示す模式的な平面図参照)、ソース領域61と消去ゲート64とは後述するスイッチ機構を介して接続されている。
【0038】
以下、図2(a)の等価回路図に示すような、ある間隔毎にソース領域61と消去ゲート64との間に介在し、ソース領域61と消去ゲート64とを電気的に接続するスイッチ機構について説明する。
【0039】
スイッチ機構は、一般的なMOSトランジスタ90a,90bから成り、図2(a)に示すように第1の拡散領域(例えば、ソース領域)が前記消去ゲート64(EG)にコンタクト接続され、第2の拡散領域(例えば、ドレイン領域)が前記ソース領域61(SL)にコンタクト接続され、そのゲート電極が信号線Cにコンタクト接続されているものである。
【0040】
尚、ソース領域61(SL)を介して隣り合うようにして形成される一対のメモリセルを丸で囲んだA,Bで示す。この一対のメモリセルA,Bが、ソース領域61(SL)に沿って多数配置されており、ある間隔毎(セル面積にもよるが、例えば、16ビットあるいは32ビット毎、それ以上)に複数のMOSトランジスタ90a,90b…が形成されている。もちろん、1個でも良い。
【0041】
そして、詳しい説明は、後述するデータの書き込み、消去及び読み出しの各動作説明の項目に譲るが、データの書き込み動作時には各MOSトランジスタ90a,90bがオンすることでソース領域61と消去ゲート64間が導通し、消去動作時にはオフすることでソース領域61と消去ゲート64間が遮断されるように機能する。
【0042】
以上の不揮発性半導体記憶装置におけるデータの書き込み、消去及び読み出しの各動作は、例えば、以下のようにして行われる。
【0043】
先ず、書き込み動作においては、例えば、コントロールゲート70の電位を1V、ドレイン領域74(電極)の電位を0.5V、ソース領域61(電極)の電位を10V、消去ゲート64の電位を10Vとする。
【0044】
このとき、前記スイッチ機構としての各MOSトランジスタ90a,90bの各部の電位は以下の通りとなり、即ち、前記消去ゲート64(EG)にコンタクト接続されたソース領域(電極)には10Vが、また前記ソース領域61(SL)にコンタクト接続されたドレイン領域(電極)にも10Vが、信号線Cにコンタクト接続されたゲート電極にはおよそ14Vの電位が印加されるため、各MOSトランジスタ90a,90bがオンしてソース領域61の電位はおよそ10Vとなる。更に言えば、書き込み動作時において、フローティングゲート67への電位の供給は、従来の拡散領域構成のソース領域61からの供給に加えて(拡散領域に比して低抵抗な)導電体の消去ゲート64からも供給されることになり、動作特性の向上が図れ、書き込み効率が向上する。
【0045】
これにより、ソース領域61及び消去ゲート64に高電位を印加することで、コントロールゲート70及びフローティングゲート67間とフローティングゲート67及び基板(ソース領域61)間とのカップリング比(コントロールゲート70及びフローティングゲート67間の容量<フローティングゲート67及びソース領域61間の容量)によりフローティングゲート67の電位が11V程度に持ち上げられ、ドレイン領域74付近で発生するホットエレクトロンがフローティングゲート67側へ加速され、ゲート酸化膜53を通してフローティングゲート67に注入されてデータの書き込みが行われる。
【0046】
一方、消去動作においては、例えば、ドレイン領域74,ソース領域61及びコントロールゲート70の電位を0Vとし、消去ゲート64の電位を14Vとする。尚、このときのフローティングゲート67の電位は、フローティング状態である。これにより、フローティングゲート67内に蓄積されている電荷(電子)が、フローティングゲート67の尖鋭部54AからF−N(Fowler-Nordheim tunnelling)伝導によって前記トンネル酸化膜62Bを突き抜けてコントロールゲート70に放出されてデータが消去される。
【0047】
このとき、各MOSトランジスタ90a,90bの各部の電位は以下の通りとなり、即ち、前記消去ゲート64(EG)にコンタクト接続されたソース領域(電極)には14Vが、また前記ソース領域61(SL)にコンタクト接続されたドレイン領域(電極)には0Vが、信号線Cにコンタクト接続されたゲート電極には信号線Cからおよそ0Vの電位が印加されるため、各MOSトランジスタ90a,90bがオフしてソース領域61と消去ゲート64間が遮断される。
【0048】
そして、読み出し動作においては、例えば、コントロールゲート70の電位を2Vとし、ドレイン領域74を1V、ソース領域61及び消去ゲート64の電位を0Vとする。尚、このときのフローティングゲート67の電位は、フローティング状態である。そして、このときにフローティングゲート67に電荷(電子)が注入されていると、フローティングゲート67の電位が低くなるため、フローティングゲート67の下にはチャネルが形成されずドレイン電流(セル電流もしくは読み出しセル電流とも言う)は流れない。逆に、フローティングゲート67に電荷(電子)が注入されていなければ、フローティングゲート67の電位が高くなるため、フローティングゲート67の下にチャネルが形成されてドレイン電流が流れる。この場合の各MOSトランジスタ90a,90bも、ソース領域61及び消去ゲート64の電位が共に0Vとし、信号線CのゲートにはVcc電圧を入れておく。これによって、読み出し動作時のドレイン電流もソース領域61を流れるときに比して高くできる。
【0049】
ここで、本発明の特徴を整理すると、従来構造で消去ゲートの役目も兼ねていたセル(読み出し)電流のコントロールゲート6に代えて、消去専用の消去ゲート64を形成したことで、消去動作時にコントロールゲートに高電圧が印加されることがなくなり、その下のゲート酸化膜69の膜厚(ゲート酸化膜69<フローティングゲート67下のゲート酸化膜53<消去ゲート64下のゲート酸化膜53+トンネル酸化膜62B)は適正な膜厚に設定でき、従来構成に比して読み出し電流を増大させることができる。そのため、例えば、多値化を図る場合等にも有効である。更に、しきい値電圧が比較的低くなり、書き込み動作時のコントロールゲート70−フローティングゲート67間の電界を上げられるので、書き込み効率が高く、低電圧動作に有利な構造である。
【0050】
また、書き込み動作時において、フローティングゲート67への電位の供給は、従来の拡散領域構成のソース領域61からの供給に加えて導電体の消去ゲート64からも供給されることになり、書き込み効率の向上が図れる。
【0051】
更には、読み出し動作時に読み出し電圧を印加するコントロールゲート70が従来構造のように消去ゲートを兼ねないため、従来の読み出し動作時に発生していた、選択されたメモリセルと同一のワード線(WL1)に接続されている非選択のメモリセルのデータが消去されてしまうという、いわゆるリードディスターブ不良の発生を回避できる。従って、トンネル酸化膜62Bの膜厚の低減が図れ、消去動作時にこのトンネル酸化膜62Bにトラップされる電荷(電子)の割合も膜厚に比例して減ることになり、データの書き換え回数を増大させることができる。
【0052】
また、消去ゲート64とフローティングゲート67とコントロールゲート70とをセルフアラインで形成できるために、微細化に有利な構成である。
【0053】
また、前記素子分離膜52が基板51の一部を削って形成した凹部内にCVD法によるシリコン酸化膜を埋め込み形成しているため、従来のLOCOS法による素子分離膜に比して、より短い素子分離領域内に厚い素子分離膜を形成できるため、素子分離能力が向上する。
【0054】
【発明の効果】
本発明によれば、消去専用ゲートを形成したことで、消去動作時にコントロールゲートに高電圧が印加されることがなくなり、その下のゲート酸化膜厚は適正な膜厚に設定でき、読み出し電流の発生効率を向上させることができる。
【0055】
また、しきい値電圧が比較的低くなるので、書き込み効率が高く、低電圧動作に有利な構造である。
【0056】
更に、書き込み動作時において、フローティングゲートへの電位の供給を、従来の拡散領域構成のソース領域からの供給に加えて消去ゲートからも供給することで、動作特性の向上が図れ、書き込み効率を向上させることができる。
【0057】
また、従来構成における読み出し動作時に発生していたリードディスターブ不良の発生を回避できる。
【0058】
また、消去ゲートとフローティングゲートとコントロールゲートとをセルフアラインで形成できるために、微細化に有利な構成である。
【図面の簡単な説明】
【図1】本発明の一実施形態の不発性半導体記憶装置の製造方法を示す図である。
【図2】本発明の一実施形態の不発性半導体記憶装置におけるソース領域と消去ゲートとの接続状態を説明するための図である。
【図3】本発明の一実施形態の不発性半導体記憶装置の製造方法を示す図である。
【図4】本発明の一実施形態の不発性半導体記憶装置の製造方法を示す図である。
【図5】本発明の一実施形態の不発性半導体記憶装置の製造方法を示す図である。
【図6】本発明の一実施形態の不発性半導体記憶装置の製造方法を示す図である。
【図7】従来の不発性半導体記憶装置を示す平面図である。
【図8】従来の不発性半導体記憶装置を示す断面図である。
【図9】従来の不発性半導体記憶装置の課題を説明するための図である。
Claims (3)
- 第1,第2の拡散領域を有する半導体基板上にフローティングゲートとコントロールゲートとを有する不揮発性半導体記憶装置において、
隣り合うメモリセル同士の前記フローティングゲートにトンネル酸化膜を介して隣接するように形成された消去ゲートを具備し、前記第1の拡散領域と前記消去ゲート間を導通あるいは遮断するためのスイッチ機構が形成されていることを特徴とする不揮発性半導体記憶装置。 - 第1,第2の拡散領域を有する半導体基板上に形成された第1,第2のゲート酸化膜と、
前記第1の拡散領域の両端部にそれぞれ隣接するように前記第1のゲート酸化膜上に形成されたフローティングゲートと、
前記フローティングゲートと前記第2の拡散領域に隣接するように第2のゲート酸化膜上に形成されたコントロールゲートと、
前記フローティングゲートにトンネル酸化膜を介して隣接するように前記第1の拡散領域上に形成された消去ゲートを具備し、前記第1の拡散領域と前記消去ゲート間を導通あるいは遮断するためのスイッチ機構が形成されていることを特徴とする不揮発性半導体記憶装置。 - 前記スイッチ機構は、データの書き込み動作時にはオンし、消去動作時にはオフするMOSトランジスタから成ることを特徴とする請求項1または請求項2に記載の不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8680699A JP4222675B2 (ja) | 1999-03-29 | 1999-03-29 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8680699A JP4222675B2 (ja) | 1999-03-29 | 1999-03-29 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000286348A JP2000286348A (ja) | 2000-10-13 |
JP4222675B2 true JP4222675B2 (ja) | 2009-02-12 |
Family
ID=13897058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8680699A Expired - Lifetime JP4222675B2 (ja) | 1999-03-29 | 1999-03-29 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4222675B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108140414A (zh) * | 2015-10-21 | 2018-06-08 | 硅存储技术公司 | 用单独的字线和擦除栅形成闪存存储器的方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090039410A1 (en) * | 2007-08-06 | 2009-02-12 | Xian Liu | Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing |
JP5184851B2 (ja) | 2007-09-28 | 2013-04-17 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置の製造方法 |
JP5503843B2 (ja) | 2007-12-27 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
JP2009188293A (ja) | 2008-02-08 | 2009-08-20 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2009194106A (ja) | 2008-02-13 | 2009-08-27 | Nec Electronics Corp | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 |
EP2251907B1 (en) * | 2009-05-14 | 2015-12-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor Storage Device and Manufacturing Method |
US9287282B2 (en) * | 2014-01-28 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a logic compatible flash memory |
CN104091803A (zh) * | 2014-07-24 | 2014-10-08 | 上海华虹宏力半导体制造有限公司 | 分离栅极式存储器、半导体器件及其制作方法 |
US10312246B2 (en) * | 2014-08-08 | 2019-06-04 | Silicon Storage Technology, Inc. | Split-gate flash memory cell with improved scaling using enhanced lateral control gate to floating gate coupling |
US9793279B2 (en) * | 2015-07-10 | 2017-10-17 | Silicon Storage Technology, Inc. | Split gate non-volatile memory cell having a floating gate, word line, erase gate, and method of manufacturing |
CN107026171A (zh) * | 2016-01-29 | 2017-08-08 | 联华电子股份有限公司 | 闪存存储器及其制作方法 |
CN107305892B (zh) * | 2016-04-20 | 2020-10-02 | 硅存储技术公司 | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 |
CN107342288B (zh) * | 2016-04-29 | 2020-08-04 | 硅存储技术公司 | 分裂栅型双位非易失性存储器单元 |
CN107017259A (zh) * | 2017-04-14 | 2017-08-04 | 上海华虹宏力半导体制造有限公司 | 闪存结构、存储阵列及其制作方法 |
US10418451B1 (en) * | 2018-05-09 | 2019-09-17 | Silicon Storage Technology, Inc. | Split-gate flash memory cell with varying insulation gate oxides, and method of forming same |
CN108878436A (zh) * | 2018-06-29 | 2018-11-23 | 上海华虹宏力半导体制造有限公司 | 闪存的操作方法 |
CN112750790B (zh) * | 2021-01-22 | 2023-11-21 | 上海华虹宏力半导体制造有限公司 | 闪存存储器及其制造方法 |
-
1999
- 1999-03-29 JP JP8680699A patent/JP4222675B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108140414A (zh) * | 2015-10-21 | 2018-06-08 | 硅存储技术公司 | 用单独的字线和擦除栅形成闪存存储器的方法 |
CN108140414B (zh) * | 2015-10-21 | 2021-11-26 | 硅存储技术公司 | 用单独的字线和擦除栅形成闪存存储器的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2000286348A (ja) | 2000-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7816723B2 (en) | Semiconductor memory array of floating gate memory cells with program/erase and select gates | |
JP4222675B2 (ja) | 不揮発性半導体記憶装置 | |
JP5191633B2 (ja) | 半導体装置およびその製造方法 | |
JP4102112B2 (ja) | 半導体装置及びその製造方法 | |
TWI277199B (en) | Semiconductor device and manufacturing method therefor | |
JP2002313967A (ja) | 半導体装置及びその製造方法 | |
JP2009088060A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2003332469A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US6667510B2 (en) | Self-aligned split-gate flash memory cell and its contactless memory array | |
JP5486884B2 (ja) | 不揮発性半導体記憶装置、及びその製造方法 | |
JP4354596B2 (ja) | 半導体記憶装置の製造方法及び半導体記憶装置 | |
JP4664823B2 (ja) | 不揮発性半導体記憶装置及びその製造方法。 | |
JP5106022B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP4424886B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP4027656B2 (ja) | 不揮発性半導体記憶装置及びその動作方法 | |
JP4245223B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2001230330A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
JP3954744B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP5184851B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2000269365A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
JP3807633B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP3398040B2 (ja) | 不揮発性半導体記憶装置とその製造方法 | |
JP3837253B2 (ja) | 不揮発性半導体記憶装置とその製造方法 | |
JP3296415B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2000232172A (ja) | 不揮発性半導体記憶装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081021 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081118 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |