JP6238235B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6238235B2 JP6238235B2 JP2014122606A JP2014122606A JP6238235B2 JP 6238235 B2 JP6238235 B2 JP 6238235B2 JP 2014122606 A JP2014122606 A JP 2014122606A JP 2014122606 A JP2014122606 A JP 2014122606A JP 6238235 B2 JP6238235 B2 JP 6238235B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- floating gate
- element isolation
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 238000002955 isolation Methods 0.000 claims description 79
- 239000000758 substrate Substances 0.000 claims description 78
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 102100025292 Stress-induced-phosphoprotein 1 Human genes 0.000 description 40
- 101710140918 Stress-induced-phosphoprotein 1 Proteins 0.000 description 40
- 230000015654 memory Effects 0.000 description 26
- 102100027564 DNA replication complex GINS protein PSF1 Human genes 0.000 description 21
- 101001080484 Homo sapiens DNA replication complex GINS protein PSF1 Proteins 0.000 description 21
- 239000012535 impurity Substances 0.000 description 18
- 101150031442 sfc1 gene Proteins 0.000 description 18
- 101000658644 Homo sapiens Tetratricopeptide repeat protein 21A Proteins 0.000 description 17
- 102100034913 Tetratricopeptide repeat protein 21A Human genes 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 238000005530 etching Methods 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 230000002093 peripheral effect Effects 0.000 description 13
- 101150089655 Ins2 gene Proteins 0.000 description 11
- 101100072652 Xenopus laevis ins-b gene Proteins 0.000 description 11
- 102100036218 DNA replication complex GINS protein PSF2 Human genes 0.000 description 9
- 101000736065 Homo sapiens DNA replication complex GINS protein PSF2 Proteins 0.000 description 9
- 101100332235 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DRN1 gene Proteins 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 101150024306 sou1 gene Proteins 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 101100260207 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sfc2 gene Proteins 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 101100149883 Candida albicans (strain SC5314 / ATCC MYA-2876) SOU2 gene Proteins 0.000 description 5
- 102100036740 DNA replication complex GINS protein PSF3 Human genes 0.000 description 4
- 101001136564 Homo sapiens DNA replication complex GINS protein PSF3 Proteins 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000000994 depressogenic effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000009751 slip forming Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
Description
本発明は、半導体装置に関し、例えば不揮発メモリを有する半導体装置に適用可能な技術である。
メモリの一つに不揮発メモリがある。不揮発メモリの一つに、例えば特許文献１，２に記載されているように、浮遊ゲート絶縁膜、浮遊ゲート電極、制御ゲート絶縁膜、及び制御ゲート電極を積層し、かつこれらの積層物と選択ゲート電極とを絶縁膜を介して横に並べたものがある。特許文献１には、不揮発メモリの消去ゲート電極の一部を浮遊ゲート電極にオーバーハングさせることが記載されている。また特許文献２には、不揮発メモリの製造工程において、浮遊ゲート絶縁膜がサイドエッチングされることを抑制するために、上記した積層物と選択ゲート電極との間に位置する絶縁膜の下端を、浮遊ゲート絶縁膜の上面よりも下に位置させることが記載されている。特許文献２には、浮遊ゲート絶縁膜がサイドエッチングされると、浮遊ゲート電極と選択ゲート電極が近づく可能性が出てくる、と記載されている。
なお、特許文献３には、浮遊ゲート電極と制御ゲート電極の間に生じる寄生容量のばらつきを抑制するために、隣り合う浮遊ゲート電極の間に位置する素子分離膜の上面を、浮遊ゲート絶縁膜よりも下に位置させることが記載されている。
特許文献２に記載されているように、浮遊ゲート絶縁膜がサイドエッチングされると、浮遊ゲート電極と選択ゲート電極が近づく可能性が出てくる。特許文献２は、浮遊ゲート絶縁膜の端面のうち選択ゲート電極に面する領域がエッチングされないようにするものである。一方、本発明者が検討した結果、浮遊ゲート絶縁膜の端面のうち、素子分離膜の縁と選択ゲート電極とが重なる部分に面する部分が、エッチングされる可能性があることが判明した。この部分がエッチングされても、浮遊ゲート電極と選択ゲート電極が近づき、これらの間の耐圧が低下する可能性が出てくる。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、基板には、第１素子分離膜が形成されている。第１素子分離膜は、第１素子形成領域の隣に位置している。第１素子形成領域に位置する基板には、浮遊ゲート絶縁膜、浮遊ゲート電極、第１絶縁膜、及び制御ゲート電極がこの順に積層されている。第１絶縁膜、及び制御ゲート電極は、第１素子形成領域から第１素子分離膜まで連続して形成されている。また、第１素子形成領域に位置する基板には、選択ゲート絶縁膜及び選択ゲート電極が形成されている。選択ゲート電極は、第１素子分離膜上にも連続して形成されている。選択ゲート電極の側面は、第２絶縁膜を介して浮遊ゲート電極の第１側面に接している。そして、第１素子分離膜のうち選択ゲート電極と重なる領域の上面は、基板の上面よりも下に位置している。
前記一実施の形態によれば、浮遊ゲート絶縁膜の端面のうち、素子分離膜の縁と選択ゲート電極とが重なる部分に面する部分がエッチングされても、浮遊ゲート電極と選択ゲート電極の間の耐圧が低下することを抑制できる。
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、実施形態に係る半導体装置ＳＤの平面図である。半導体装置ＳＤは基板ＳＵＢを用いて形成されており、不揮発メモリ領域ＦＭＲ及び周辺回路領域ＣＩＲを有している。基板ＳＵＢは、例えばシリコン基板などの半導体基板である。不揮発メモリ領域ＦＭＲには不揮発メモリが形成されており、周辺回路領域ＣＩＲには不揮発メモリの周辺回路が形成されている。この周辺回路は、不揮発メモリを制御する回路であり、トランジスタを用いて形成されている。
なお、半導体装置ＳＤは、周辺回路領域ＣＩＲ及び不揮発メモリ領域ＦＭＲ以外に、ロジック回路が形成されている領域を含んでいてもよい。半導体装置ＳＤは、さらに、ＳＲＡＭが形成されている領域、及びＤＲＡＭが形成されている領域を含んでいてもよい。
図２は、不揮発メモリ領域ＦＭＲに設けられた不揮発メモリの平面図である。図３は、周辺回路領域ＣＩＲに設けられたトランジスタの平面図である。図４は、図２のＡ−Ａ´断面、Ｂ−Ｂ´断面、Ｃ−Ｃ´断面、Ｄ−Ｄ断面、及びＥ−Ｅ断面、並びに図３のＦ−Ｆ´断面及びＧ−Ｇ´断面のそれぞれを示す図である。この不揮発メモリは、スプリットゲート型の不揮発メモリである。
まず、図２及び図４のＡ−Ａ´断面図、Ｂ−Ｂ´断面図、Ｃ−Ｃ´断面図、Ｄ−Ｄ断面図、及びＥ−Ｅ断面図を用いて、不揮発メモリの構成について説明する。
不揮発メモリ領域ＦＭＲに位置する基板ＳＵＢには、第１素子分離膜ＳＴＩ１が形成されている。第１素子分離膜ＳＴＩ１は、基板ＳＵＢのうち不揮発メモリが形成される領域（以下、第１素子形成領域と記載）の隣に位置している。言い換えると、第１素子分離膜ＳＴＩ１は、基板ＳＵＢのうち第１素子形成領域となる領域を、他の領域から分離している。そして不揮発メモリは、浮遊ゲート絶縁膜ＧＩＮＳ１、浮遊ゲート電極ＦＧＥ、第１絶縁膜ＳＩＮＳ１、制御ゲート電極ＣＧＥ、選択ゲート電極ＳＧＥ、第２絶縁膜ＳＩＮＳ２、選択ゲート絶縁膜ＧＩＮＳ２、選択ゲート電極ＳＧＥ、第３絶縁膜ＳＩＮＳ３、及び消去ゲート電極ＥＧＥを備えている。
浮遊ゲート絶縁膜ＧＩＮＳ１は、第１素子形成領域に位置する基板ＳＵＢ上に形成されている。基板ＳＵＢがシリコン基板の場合、浮遊ゲート絶縁膜ＧＩＮＳ１は、例えば熱酸化膜である。
浮遊ゲート電極ＦＧＥは、浮遊ゲート絶縁膜ＧＩＮＳ１上及び第１素子分離膜ＳＴＩ１上に連続して形成されている。浮遊ゲート電極ＦＧＥは、例えばポリシリコンによって形成されている。
第１絶縁膜ＳＩＮＳ１は、浮遊ゲート電極ＦＧＥ上に形成されている。第１絶縁膜ＳＩＮＳ１は、例えば酸化シリコン膜、窒化シリコン膜、及び酸化シリコン膜をこの順に積層させた膜、いわゆるＯＮＯ膜である。
制御ゲート電極ＣＧＥは、第１絶縁膜ＳＩＮＳ１上に形成されている。言い換えると、制御ゲート電極ＣＧＥは、第１絶縁膜ＳＩＮＳ１を介して浮遊ゲート電極ＦＧＥに対向している。制御ゲート電極ＣＧＥは、例えばポリシリコンによって形成されている。
選択ゲート絶縁膜ＧＩＮＳ２は、第１素子形成領域に位置する基板ＳＵＢ上に形成され、浮遊ゲート絶縁膜ＧＩＮＳ１の隣に位置している。基板ＳＵＢがシリコン基板の場合、選択ゲート絶縁膜ＧＩＮＳ２は、例えば熱酸化膜である。
選択ゲート電極ＳＧＥは、選択ゲート絶縁膜ＧＩＮＳ２上及び第１素子分離膜ＳＴＩ１上に連続して形成されている。選択ゲート電極ＳＧＥの一方の側面は、第２絶縁膜ＳＩＮＳ２を介して浮遊ゲート電極ＦＧＥの一方の側面（第１側面）に接している。選択ゲート電極ＳＧＥは、例えばポリシリコンによって形成されている。
第２絶縁膜ＳＩＮＳ２は、浮遊ゲート電極ＦＧＥの第１側面に、絶縁膜ＩＮＳ１及び絶縁膜ＩＮＳ２をこの順に積層させた構成を有している。絶縁膜ＩＮＳ１は例えば酸化シリコン膜であり、絶縁膜ＩＮＳ２は例えば窒化シリコン膜など、酸化シリコンに対してエッチング選択比が大きい材料によって形成されている。
消去ゲート電極ＥＧＥは、浮遊ゲート電極ＦＧＥの他方の側面（第２側面）に、第３絶縁膜を介して接している。浮遊ゲート電極ＦＧＥは、例えばポリシリコンによって形成されている。
第３絶縁膜ＳＩＮＳ３は、浮遊ゲート電極ＦＧＥの第２側面に、絶縁膜ＩＮＳ１及び絶縁膜ＩＮＳ２をこの順に積層させた構成を有している。第３絶縁膜ＳＩＮＳ３は第２絶縁膜ＳＩＮＳ２と同一工程で形成されている。
また、消去ゲート電極ＥＧＥと基板ＳＵＢの間には、絶縁膜ＴＩＮＳが形成されている。絶縁膜ＴＩＮＳは、例えば酸化シリコン膜であり、第３絶縁膜ＳＩＮＳ３の上にも形成されている。なお、基板ＳＵＢ上に位置する絶縁膜ＴＩＮＳは、第３絶縁膜ＳＩＮＳ３の上に位置する絶縁膜ＴＩＮＳよりも厚くなっている。
また、図４のＡ−Ａ´断面図に示すように、基板ＳＵＢのうち消去ゲート電極ＥＧＥの下に位置する部分にはソースＳＯＵ１が形成されており、基板ＳＵＢのうち選択ゲート電極ＳＧＥを介してソースＳＯＵ１とは逆側に位置する部分には、ドレインＤＲＮ１が形成されている。ソースＳＯＵ１及びドレインＤＲＮ１は、いずれも基板ＳＵＢに不純物を導入することにより形成されている。
なお、選択ゲート電極ＳＧＥのうち第２絶縁膜ＳＩＮＳ２とは逆側の側面には、サイドウォールＳＷが形成されている。サイドウォールＳＷは、例えば酸化シリコンによって形成されている。また、基板ＳＵＢのうちサイドウォールＳＷの下に位置する領域には、低濃度不純物領域ＬＤＲが形成されている。低濃度不純物領域ＬＤＲはドレインＤＲＮ１と同一導電型の不純物が導入された領域であり、ドレインＤＲＮ１につながっている。低濃度不純物領域ＬＤＲの不純物濃度は、ドレインＤＲＮ１の不純物濃度よりも低い。
なお、本図に示す例では、浮遊ゲート絶縁膜ＧＩＮＳ１、浮遊ゲート電極ＦＧＥ、第１絶縁膜ＳＩＮＳ１、及び制御ゲート電極ＣＧＥの積層体が、２つ並んで形成されている。そしてこれら２つの積層体の間に消去ゲート電極ＥＧＥが形成されている。そして各積層体のうち消去ゲート電極ＥＧＥとは逆側の側面に、第２絶縁膜ＳＩＮＳ２及び選択ゲート電極ＳＧＥが形成されている。言い換えると、２つの不揮発メモリが並んで形成されており、かつ、これら２つの不揮発メモリは消去ゲート電極ＥＧＥ及びソースＳＯＵ１を共有している。
そして、図４のＤ−Ｄ´断面図及びＥ−Ｅ´断面図に示すように、第１素子分離膜ＳＴＩ１のうち選択ゲート電極ＳＧＥと重なる部分の上面（第１上面ＳＦＣ１）は、基板ＳＵＢの上面よりも下に位置している。言い換えると、第１素子分離膜ＳＴＩ１のうち選択ゲート電極ＳＧＥと重なる部分は窪んでいる。これにより、第２絶縁膜ＳＩＮＳ２の下端は、基板ＳＵＢの上面よりも下に位置する。このため、図４のＤ−Ｄ´断面図においてαで示す部分、すなわち第２絶縁膜ＳＩＮＳ２と第１素子分離膜ＳＴＩ１の縁とが重なる部分において、基板ＳＵＢの上面は第２絶縁膜ＳＩＮＳ２によって覆われている。これにより、後述するように、第１素子分離膜ＳＴＩ１のうち第２素子分離膜ＳＴＩ２の下端の下に位置する部分がエッチングされても、選択ゲート電極ＳＧＥの一部が浮遊ゲート電極ＦＧＥの近くに位置することを抑制できる。
なお、第１素子分離膜ＳＴＩ１のうち選択ゲート電極ＳＧＥと重なる部分は、エッチングによって窪んでいる。このため、図４のＥ−Ｅ´断面に示すように、第１上面ＳＦＣ１は、第１素子分離膜ＳＴＩ１のうち制御ゲート電極ＣＧＥと重なる領域の上面（第２上面ＳＦＣ２）よりも下に位置している。
次に、図３及び図４のＦ−Ｆ´断面図及びＧ−Ｇ´断面図を用いて、周辺回路領域ＣＩＲに形成されたトランジスタの構成について説明する。このトランジスタは、基板ＳＵＢのうち第２素子形成領域に形成されている。第２素子形成領域は、第２素子分離膜ＳＴＩ２によって、基板ＳＵＢの他の領域から分離されている。言い換えると、第２素子分離膜ＳＴＩ２は、第２素子形成領域の隣に位置している。なお、第１素子分離膜ＳＴＩ１及び第２素子分離膜ＳＴＩ２は、同一の素子分離膜のうち互いに異なる部分であってもよい。そして上記したトランジスタは、ゲート絶縁膜ＧＩＮＳ３、ゲート電極ＧＥ、ソースＳＯＵ２、及びドレインＤＲＮ２を有している。
ゲート絶縁膜ＧＩＮＳ３は基板ＳＵＢに形成されている。ゲート絶縁膜ＧＩＮＳ３は、例えば基板ＳＵＢを熱酸化することにより形成されている。ゲート電極ＧＥは、ゲート絶縁膜ＧＩＮＳ３上に位置しており、例えばポリシリコンによって形成されている。ゲート電極ＧＥの一部は第２素子分離膜ＳＴＩ２上に位置している。ソースＳＯＵ２及びドレインＤＲＮ２は、いずれも基板ＳＵＢに不純物を導入することによって形成されており、ゲート電極ＧＥを介して互いに対向している。
図４のＦ−Ｆ´断面図に示すように、ゲート電極ＧＥの側面はサイドウォールＳＷによって覆われている。また、基板ＳＵＢのうちサイドウォールＳＷの下に位置する領域には、低濃度不純物領域ＬＤＲが形成されている。サイドウォールＳＷ及び低濃度不純物領域ＬＤＲの構成は、不揮発メモリにおけるサイドウォールＳＷ及び低濃度不純物領域ＬＤＲの構成と同様である。
そして、第２素子分離膜ＳＴＩ２の上面は、第１素子分離膜ＳＴＩ１の第１上面ＳＦＣ１よりも高い。また、第２素子分離膜ＳＴＩ２のうちゲート電極ＧＥと重なる領域の上面は、第１素子分離膜ＳＴＩ１の第１上面ＳＦＣ１よりも高く、かつ第２上面ＳＦＣ２よりも低い。
なお、図４の各図に示すように、基板ＳＵＢ上には、さらに、絶縁膜ＥＳＩ、層間絶縁膜ＩＮＳＬ、及びコンタクトＣＯＮ１，ＣＯＮ２が形成されている。
コンタクトＣＯＮ１はドレインＤＲＮ１に接続しており、コンタクトＣＯＮ２は周辺回路領域ＣＩＲのソースＳＯＵ２（又はドレインＤＲＮ２）に接続している。なお、層間絶縁膜ＩＮＳＬには、さらに、選択ゲート電極ＳＧＥに接続するコンタクト、制御ゲート電極ＣＧＥに接続するコンタクト、消去ゲート電極ＥＧＥに接続するコンタクト、ソースＳＯＵ１に接続するコンタクト、及びゲート電極ＧＥに接続するコンタクトも埋め込まれている。
絶縁膜ＥＳＩは、層間絶縁膜ＩＮＳＬに各コンタクトを埋め込むための接続孔を形成するときに、エッチングストッパーとして機能する。層間絶縁膜ＩＮＳＬが酸化シリコン膜である場合、絶縁膜ＥＳＩは、例えば窒化シリコン膜または酸窒化シリコン膜である。
図５は、図４のＤ−Ｄ´断面図において点線βで囲んだ領域を拡大した図である。上記したように、第１素子分離膜ＳＴＩ１のうち選択ゲート電極ＳＧＥと重なる部分は窪んでいる。また、第２絶縁膜ＳＩＮＳ２の下端は、基板ＳＵＢの上面よりも下に位置している。そして、第２絶縁膜ＳＩＮＳ２の下端から浮遊ゲート電極ＦＧＥの底面までの距離ｂは、第２絶縁膜ＳＩＮＳ２の厚さａよりも大きくなっている。
図６〜図２０は、半導体装置ＳＤの製造方法を説明するための断面図であり、いずれも図４に対応している。
まず、図６に示すように、基板ＳＵＢを準備する。基板ＳＵＢは、例えばシリコン基板である。次いで、基板ＳＵＢ上に浮遊ゲート絶縁膜ＧＩＮＳ１を形成する。基板ＳＵＢがシリコン基板である場合、浮遊ゲート絶縁膜ＧＩＮＳ１は、例えば熱酸化法により形成される。
次いで、浮遊ゲート絶縁膜ＧＩＮＳ１上に、浮遊ゲート電極ＦＧＥとなる導電膜（例えばポリシリコン膜）を形成する。次に、浮遊ゲート絶縁膜ＧＩＮＳ１および導電膜をパターニングする。その後、パターニングされた導電膜（浮遊ゲート電極ＦＧＥ）をマスクとして基板ＳＵＢに溝を形成し、その溝内を含む基板ＳＵＢ上に絶縁膜を形成する。この絶縁膜を、既存のＣＭＰ法によって研磨し、溝内に埋め込むことによって第１素子分離膜ＳＴＩ１を形成する。この時、第１素子分離膜ＳＴＩ１の表面の位置は、浮遊ゲート電極ＦＧＥの上面と同じか、少し低くなっている。すなわち、第１素子分離膜ＳＴＩ１の表面の位置は、浮遊ゲート電極ＦＧＥ下の基板ＳＵＢよりも高くなっている。
その後、浮遊ゲート電極ＦＧＥ上および第１素子分離膜ＳＴＩ１上に、第１絶縁膜ＳＩＮＳ１となる絶縁膜、制御ゲート電極ＣＧＥとなる導電膜（例えばポリシリコン膜）、及びハードマスクＨＭＳＫをこの順に形成する。これらの膜は、例えば気相法により形成される。ここでの気相法には、例えばＣＶＤ法、スパッタリング法、ＡＬＤ法が含まれる。第１絶縁膜ＳＩＮＳ１となる絶縁膜は、例えば、酸化シリコン層、窒化シリコン層及び酸化シリコン層がこの順に形成されたＯＮＯ膜である。ハードマスクＨＭＳＫは、例えば、窒化シリコン層、酸化シリコン層、及び窒化シリコン層がこの順に形成されたＮＯＮ膜である。
次いで、ハードマスクＨＭＳＫ上にマスクパターン（図示せず）を形成し、このマスクパターンをマスクとして、ハードマスクＨＭＳＫ、制御ゲート電極ＣＧＥとなる導電膜、及び第１絶縁膜ＳＩＮＳ１となる絶縁膜に対して、異方性エッチング、例えば異方性を有するドライエッチングを行う。このとき、浮遊ゲート電極ＦＧＥとなる導電膜はエッチングストッパーとして機能する。これにより、制御ゲート電極ＣＧＥ及び第１絶縁膜ＳＩＮＳ１が形成される。本図に示す例では、浮遊ゲート電極ＦＧＥとなる導電膜上に、第１絶縁膜ＳＩＮＳ１、制御ゲート電極ＣＧＥ、及びハードマスクＨＭＳＫの積層構造（以下、積層構造と記載）が２つ互いに対向している。その後、マスクパターンが残っている場合、このマスクパターンを除去する。
この状態において、一方、図６のＣ−Ｃ´断面図、Ｄ−Ｄ´断面図、及びＥ−Ｅ´断面図に示すように、第１素子分離膜ＳＴＩ１のうち選択ゲート電極ＳＧＥが形成される領域の上には、浮遊ゲート電極ＦＧＥとなる導電膜が形成されていない。このため、この領域に位置する第１素子分離膜ＳＴＩ１は、エッチングされ、少し窪む。一方、図６のＢ−Ｂ´断面図に示すように、第１素子分離膜ＳＴＩ１のうち制御ゲート電極ＣＧＥと重なっている領域は、エッチングされない。また、図６のＦ−Ｆ´断面図に示すように、第２素子分離膜ＳＴＩ２は、浮遊ゲート電極ＦＧＥとなる導電膜で覆われているため、エッチングされない。
次いで、図７に示すように、第１素子分離膜ＳＴＩ１を形成している物質がエッチングされる条件（例えば酸化シリコンがエッチングされる条件）で、異方性エッチング、例えばドライエッチングを行う。これにより、第１素子分離膜ＳＴＩ１のうち選択ゲート電極ＳＧＥが形成される領域はさらに窪む。この段階で、第１素子分離膜ＳＴＩ１の第１上面ＳＦＣ１は、基板ＳＵＢの上面及び第１素子分離膜ＳＴＩ１の第２上面ＳＦＣ２よりも十分低くなる。また、第１上面ＳＦＣ１は、基板ＳＵＢの上面より低くなる。この段階で、第１上面ＳＦＣ１と第２上面ＳＦＣ２の高低差は、例えば３０ｎｍ以上１００ｎｍ以下である。
次いで、図８に示すように、レジストパターンＰＲ１を形成する。レジストパターンＰＲ１は、浮遊ゲート電極ＦＧＥとなる導電膜のうち２つの積層構造の間に位置する領域を覆っている。次いで、レジストパターンＰＲ１及びハードマスクＨＭＳＫをマスクとして、浮遊ゲート電極ＦＧＥとなる導電膜に対して異方性エッチング、例えば異方性を有するドライエッチングを行う。このとき、浮遊ゲート絶縁膜ＧＩＮＳ１はエッチングストッパーとして機能する。これにより、浮遊ゲート電極ＦＧＥとなる導電膜は、２つの積層構造の間に位置する部分、及びハードマスクＨＭＳＫの下方に位置する部分を除いて、除去される。
その後、図９に示すように、レジストパターンＰＲ１を除去する。次いで、２つの積層構造の側面及び上面上、浮遊ゲート電極ＦＧＥとなる導電膜の側面上、浮遊ゲート電極ＦＧＥとなる導電膜のうち消去ゲート電極ＥＧＥとなる領域に位置する部分の上、及び浮遊ゲート絶縁膜ＧＩＮＳ１のうち浮遊ゲート電極ＦＧＥとなる導電膜で覆われていない領域の上に、絶縁膜ＩＮＳ１を堆積法により形成する。次いで、絶縁膜ＩＮＳ１を異方性エッチングする。これにより、絶縁膜ＩＮＳ１は、２つの積層構造の側面に位置する部分、及び浮遊ゲート電極ＦＧＥとなる導電膜の側面上に位置する部分を除いて、除去される。また、図示していないが、この工程において、エッチング時間等を調整することにより、浮遊ゲート絶縁膜ＧＩＮＳ１のうち浮遊ゲート電極ＦＧＥとなる導電膜で覆われていない領域を、浮遊ゲート電極ＦＧＥとなる導電膜で覆われていと比較して薄くする。
次いで、絶縁膜ＩＮＳ２を堆積法により形成する。絶縁膜ＩＮＳ２は、後述する絶縁膜ＴＩＮＳのウェットエッチング工程において、絶縁膜ＴＩＮＳよりもエッチングされにくい材料、例えば絶縁膜ＴＩＮＳに対するエッチング選択比が１０以上の材料により形成される。絶縁膜ＴＩＮＳが酸化シリコン膜である場合、絶縁膜ＩＮＳ２は、例えば窒化シリコン膜である。次いで、絶縁膜ＩＮＳ２を異方性エッチングする。これにより、絶縁膜ＩＮＳ２は、絶縁膜ＩＮＳ１上に位置する部分を除いて除去される。この段階で、第２絶縁膜ＳＩＮＳ２及び第３絶縁膜ＳＩＮＳ３は形成される。
なお、図７に示す工程において、第１素子分離膜ＳＴＩ１の第１上面ＳＦＣ１は、基板ＳＵＢの上面よりも低くなっている。このため、図９のＤ−Ｄ´断面図及びＥ−Ｅ´断面図に示すように、第２絶縁膜ＳＩＮＳ２の下端は基板ＳＵＢの上面よりも下に位置する。
次いで、図１０に示すように、基板ＳＵＢ上にレジストパターンＰＲ２を形成する。レジストパターンＰＲ２は、第２素子形成領域上に開口を有している。次いで、レジストパターンＰＲ２をマスクとして基板ＳＵＢに不純物を注入する。これにより、第２素子形成領域に位置する基板ＳＵＢには、ウェルが形成される。
その後、図１１に示すように、レジストパターンＰＲ２を除去する。次いで、基板ＳＵＢ上にレジストパターンＰＲ３を形成する。レジストパターンＰＲ３は、第１素子形成領域上に開口を有している。ただし、レジストパターンＰＲ３は、基板ＳＵＢのうちソースＳＯＵ１が形成される領域を覆っている。次いで、レジストパターンＰＲ３をマスクとして基板ＳＵＢに不純物を注入する。これにより、第１素子形成領域に位置する基板ＳＵＢには、ウェルが形成される。
その後、図１２に示すように、レジストパターンＰＲ３を除去する。次いで、絶縁膜ＩＮＳ２上、ハードマスクＨＭＳＫ上、浮遊ゲート絶縁膜ＧＩＮＳ１上、及び浮遊ゲート電極ＦＧＥとなる導電膜上に、絶縁膜ＳＩＮＳ４、例えば酸化シリコン膜を堆積法により形成する。
次いで、図１３に示すように、絶縁膜ＳＩＮＳ４を異方性エッチングする。これにより、絶縁膜ＳＩＮＳ４は、絶縁膜ＩＮＳ２上に位置する部分を除いて除去される。また、図示していないが、この工程において、浮遊ゲート電極ＦＧＥとなる導電膜で覆われていない浮遊ゲート絶縁膜ＧＩＮＳ１は、さらに薄くなる。
次いで図１４に示すように、レジストパターンＰＲ４を形成する。次いで、レジストパターンＰＲ４をマスクとして、浮遊ゲート電極ＦＧＥとなる導電膜を異方性エッチングする。これにより、浮遊ゲート電極ＦＧＥが形成される。次いで、レジストパターンＰＲ４をマスクとして、基板ＳＵＢに不純物を注入する。これにより、基板ＳＵＢのうち２つの浮遊ゲート電極ＦＧＥの間に位置する領域には、ソースＳＯＵ１が形成される。
次いで、図１５に示すように、レジストパターンＰＲ４を除去する。次いで、レジストパターンＰＲ５を形成し、レジストパターンＰＲ５をマスクとして、２つの積層構造の間に位置する浮遊ゲート絶縁膜ＧＩＮＳ１を等方性エッチングする。これにより、浮遊ゲート絶縁膜ＧＩＮＳ１も２つに分断される。
この工程において、２つの積層構造の間に位置する絶縁膜ＳＩＮＳ４も除去される。さらに、図１５のＥ−Ｅ´断面図に示すように、この工程において、第１素子分離膜ＳＴＩ１のうち２つの積層構造の間に位置する部分もエッチングされる。
次いで、図１６に示すように、２つの積層構造の側面上及び上面上、浮遊ゲート絶縁膜ＧＩＮＳ１上、並びに基板ＳＵＢのうちソースＳＯＵ１が形成されている領域上に、絶縁膜ＴＩＮＳを堆積法により形成する。絶縁膜ＴＩＮＳは、例えば酸化シリコン膜であり、その厚さは、例えば７ｎｍ以上１７ｎｍ以下である。
次いで、図１７に示すように、２つの積層構造の間を、レジストパターンＰＲ６で被覆する。このとき、ハードマスクＨＭＳＫの一部上もレジストパターンＰＲ６で被覆される。次いでレジストパターンＰＲ６をマスクとして絶縁膜ＴＩＮＳをウェットエッチングする。このときのエッチング液は、例えばＢＨＦ(バッファードフッ酸)である。これにより、絶縁膜ＴＩＮＳのうち、浮遊ゲート絶縁膜ＧＩＮＳ１上に位置する部分、及び上記した積層構造の側面のうち互いに対向しない面上に位置する部分は、いずれも除去される。
この工程において、浮遊ゲート絶縁膜ＧＩＮＳ１のうち浮遊ゲート電極ＦＧＥで覆われていない部分は除去される。また、絶縁膜ＳＩＮＳ４のうち第２絶縁膜ＳＩＮＳ２上に位置する部分も除去される。さらに、図１７のＣ−Ｃ´断面図、Ｄ−Ｄ´断面図、及びＥ−Ｅ´断面図に示すように、第１素子分離膜ＳＴＩ１のうち露出している部分（例えば第１上面ＳＦＣ１）はエッチングされ、窪む。また、第１素子分離膜ＳＴＩ１のうち第２絶縁膜ＳＩＮＳ２の下端に対向する部分もエッチングされ、凹部ＤＥＰが形成される。
次いで、図１８に示すように、レジストパターンＰＲ６を除去する。次いで、基板ＳＵＢを熱酸化することにより、選択ゲート絶縁膜ＧＩＮＳ２を形成する。選択ゲート絶縁膜ＧＩＮＳ２は、絶縁膜ＩＮＳ２の下方にも形成される。
次いで、２つの積層構造の間及び選択ゲート絶縁膜ＧＩＮＳ２上に、導電膜ＰＳＩ、例えばポリシリコン膜を形成する。このとき、導電膜ＰＳＩは凹部ＤＥＰ内にも形成される。
次いで、図１９に示すように、導電膜ＰＳＩを平坦化する。この平坦化は、例えばエッチバック法により行われる。
次いで、図２０に示すように、導電膜上にレジストパターンＰＲ７を形成し、レジストパターンＰＲ７をマスクとして導電膜に対して異方性エッチングを行う。これにより、選択ゲート絶縁膜ＧＩＮＳ２上には選択ゲート電極ＳＧＥが形成される。また２つの積層構造の間には、消去ゲート電極ＥＧＥが形成される。さらに、第２素子形成領域および第２素子分離膜ＳＴＩ２には、ゲート電極ＧＥが形成される。
ここで、図７で示した工程が行われなかった場合、第１素子分離膜ＳＴＩ１の第１上面ＳＦＣ１は、基板ＳＵＢの上面と同じ高さか、これよりも上に位置する。このため、第２絶縁膜ＳＩＮＳ２の下端は、基板ＳＵＢの上面と同じ高さか、これよりも上に位置する。この場合、凹部ＤＥＰと浮遊ゲート電極ＦＧＥの距離は近くなる。この場合、凹部ＤＥＰ内に選択ゲート電極ＳＧＥの一部が入り込でいるため、選択ゲート電極ＳＧＥが浮遊ゲート電極ＦＧＥに近づいてしまい、これらの間の耐圧が低下してしまう。
これに対して本実施形態では、図７に示した工程において、第１素子分離膜ＳＴＩ１の第１上面ＳＦＣ１は、基板ＳＵＢの上面よりも低くなっているため、第２絶縁膜ＳＩＮＳ２の下端は基板ＳＵＢの上面よりも下に位置する。このため、凹部ＤＥＰ内に選択ゲート電極ＳＧＥの一部が入り込んでも、選択ゲート電極ＳＧＥが浮遊ゲート電極ＦＧＥに近づくことを抑制できる。従って、選択ゲート電極ＳＧＥと浮遊ゲート電極ＦＧＥの間の耐圧が低下することを抑制できる。
その後、基板ＳＵＢに不純物イオンを注入する。これにより、低濃度不純物領域ＬＤＲが形成される。次いで、基板ＳＵＢ上にサイドウォールＳＷとなる絶縁膜（例えば酸化シリコン膜）を形成し、この絶縁膜をエッチバックする。これにより、サイドウォールＳＷが形成される。なおこの工程において、第１素子分離膜ＳＴＩ１のうちドレインＤＲＮ１の隣に位置する領域（すなわちサイドウォールＳＷ等で追われていない領域）の表層、及び第２素子分離膜ＳＴＩ２の表層も除去される。ただし、第２素子分離膜ＳＴＩ２の上面は、第１素子分離膜ＳＴＩ１の第１上面ＳＦＣ１よりも上に位置したままである。一方、第１素子分離膜ＳＴＩ１の第２上面ＳＦＣ２は浮遊ゲート電極ＦＧＥ等で覆われているため、エッチングされない。
次いで、基板ＳＵＢに不純物イオンを注入する。これにより、ドレインＤＲＮ１、ソースＳＯＵ２、及びドレインＤＲＮ２が形成される。次いで、絶縁膜ＥＳＩ、層間絶縁膜ＩＮＳＬ、及び各コンタクトを形成する。
以上、本実施形態によれば、図７に示した工程において、第１素子分離膜ＳＴＩ１の第１上面ＳＦＣ１は、基板ＳＵＢの上面よりも低くなっているため、第２絶縁膜ＳＩＮＳ２の下端は基板ＳＵＢの上面よりも下に位置する。このため、第１素子分離膜ＳＴＩ１のうち第２絶縁膜ＳＩＮＳ２の下端に対向する部分に凹部ＤＥＰが形成され、この凹部ＤＥＰ内に選択ゲート電極ＳＧＥが入り込んでも、選択ゲート電極ＳＧＥと浮遊ゲート電極ＦＧＥの間隔を確保して、これらの間の耐圧が低下することを抑制できる。
また、前述の図３で説明したように、周辺回路領域ＣＩＲの第２素子分離膜ＳＴＩ２の上面は、第１素子分離膜ＳＴＩ１の第１上面ＳＦＣ１よりも高い。また、第２素子分離膜ＳＴＩ２のうちゲート電極ＧＥと重なる領域の上面は、第１素子分離膜ＳＴＩ１の第１上面ＳＦＣ１よりも高く、かつ第２上面ＳＦＣ２よりも低い。本実施形態では、第１素子分離膜ＳＴＩ１の第１上面ＳＦＣ１を積極的に窪ませている。周辺回路領域ＣＩＲにおいては、第２素子分離膜ＳＴＩ２の上面を第１素子分離膜ＳＴＩ１の第１上面ＳＦＣ１のように低くしてしまうと、第２素子分離膜ＳＴＩ２の上面がソース・ドレイン領域となる拡散層の底部に近くなってしまう。特に、第２素子分離膜ＳＴＩ２の上面がソース・ドレイン領域となる拡散層の底部よりも低い位置になる場合もある。そうすると、シリサイドをソース・ドレイン領域に形成した時に、シリサイドが基板ＳＢＵと接してしまう恐れがある。本実施形態では、そのような不具合を回避するために、周辺回路領域ＣＩＲにおいては第２素子分離膜ＳＴＩ２の上面の高さを保っている。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＣＧＥ 制御ゲート電極
ＣＩＲ 周辺回路領域
ＣＯＮ１ コンタクト
ＣＯＮ２ コンタクト
ＤＥＰ 凹部
ＤＲＮ１ ドレイン
ＤＲＮ２ ドレイン
ＥＧＥ 消去ゲート電極
ＥＳＩ 絶縁膜
ＦＧＥ 浮遊ゲート電極
ＦＭＲ 不揮発メモリ領域
ＧＩＮＳ１ 浮遊ゲート絶縁膜
ＧＩＮＳ２ 選択ゲート絶縁膜
ＧＥ ゲート電極
ＨＭＳＫ ハードマスク
ＩＮＳＬ 層間絶縁膜
ＬＤＲ 低濃度不純物領域
ＰＳＩ 導電膜
ＰＲ１ レジストパターン
ＰＲ２ レジストパターン
ＰＲ３ レジストパターン
ＰＲ４ レジストパターン
ＰＲ５ レジストパターン
ＰＲ６ レジストパターン
ＰＲ７ レジストパターン
ＳＤ 半導体装置
ＳＦＣ１ 第１上面
ＳＦＣ２ 第２上面
ＳＧＥ 選択ゲート電極
ＳＩＮＳ１ 第１絶縁膜
ＳＩＮＳ２ 第２絶縁膜
ＳＩＮＳ３ 第３絶縁膜
ＳＯＵ１ ソース
ＳＯＵ２ ソース
ＳＴＩ１ 第１素子分離膜
ＳＴＩ２ 第２素子分離膜
ＳＵＢ 基板
ＴＩＮＳ 絶縁膜
ＣＩＲ 周辺回路領域
ＣＯＮ１ コンタクト
ＣＯＮ２ コンタクト
ＤＥＰ 凹部
ＤＲＮ１ ドレイン
ＤＲＮ２ ドレイン
ＥＧＥ 消去ゲート電極
ＥＳＩ 絶縁膜
ＦＧＥ 浮遊ゲート電極
ＦＭＲ 不揮発メモリ領域
ＧＩＮＳ１ 浮遊ゲート絶縁膜
ＧＩＮＳ２ 選択ゲート絶縁膜
ＧＥ ゲート電極
ＨＭＳＫ ハードマスク
ＩＮＳＬ 層間絶縁膜
ＬＤＲ 低濃度不純物領域
ＰＳＩ 導電膜
ＰＲ１ レジストパターン
ＰＲ２ レジストパターン
ＰＲ３ レジストパターン
ＰＲ４ レジストパターン
ＰＲ５ レジストパターン
ＰＲ６ レジストパターン
ＰＲ７ レジストパターン
ＳＤ 半導体装置
ＳＦＣ１ 第１上面
ＳＦＣ２ 第２上面
ＳＧＥ 選択ゲート電極
ＳＩＮＳ１ 第１絶縁膜
ＳＩＮＳ２ 第２絶縁膜
ＳＩＮＳ３ 第３絶縁膜
ＳＯＵ１ ソース
ＳＯＵ２ ソース
ＳＴＩ１ 第１素子分離膜
ＳＴＩ２ 第２素子分離膜
ＳＵＢ 基板
ＴＩＮＳ 絶縁膜
Claims (6)
- 基板と、
前記基板に形成され、前記基板の第１素子形成領域の隣に位置する第１素子分離膜と、
前記第１素子形成領域に位置する前記基板上に形成された浮遊ゲート絶縁膜と、
前記浮遊ゲート絶縁膜上に形成された浮遊ゲート電極と、
前記浮遊ゲート電極上面に第１絶縁膜を介して形成された制御ゲート電極と、
前記第１素子形成領域に位置する前記基板上に形成され、平面視において、前記浮遊ゲート絶縁膜から第１方向に延在して形成された選択ゲート絶縁膜と、
前記選択ゲート絶縁膜上及び前記第１素子分離膜上に、平面視において、前記第１方向と交差する第２方向に連続して形成され、側面が第２絶縁膜を介して前記浮遊ゲート電極の第１側面に接する選択ゲート電極と、
前記浮遊ゲート電極の前記第１側面と反対側の第２側面に、第３絶縁膜を介して接する消去ゲート電極と、
を備え、
前記第１素子分離膜のうち前記選択ゲート電極と重なる領域の上面である第１上面は、前記基板の上面よりも下に位置し、
前記第２絶縁膜は前記第１素子分離膜と接している前記第１素子形成領域の端部を覆っている半導体装置。 - 請求項１に記載の半導体装置において、
前記第２絶縁膜の下端は、前記基板の上面よりも下に位置している半導体装置。 - 請求項２に記載の半導体装置において、
前記第２絶縁膜の下端から前記浮遊ゲート電極の底面までの距離は、前記第２絶縁膜の厚さよりも大きい半導体装置。 - 請求項１に記載の半導体装置において、
前記第１上面は、前記第１素子分離膜のうち前記制御ゲート電極と重なる領域の上面である第２上面よりも下に位置する半導体装置。 - 請求項４に記載の半導体装置において、
前記基板に形成され、第２素子形成領域の隣に位置する第２素子分離膜と、
前記第２素子形成領域に形成されたトランジスタと、
を備え、
前記トランジスタのゲート電極の一部は前記第２素子分離膜上に位置し、
前記第２素子分離膜のうち前記ゲート電極と重なる領域の上面は、前記第１上面よりも高く、かつ前記第２上面よりも低い半導体装置。 - 請求項１に記載の半導体装置において、
前記基板に形成され、第２素子形成領域の隣に位置する第２素子分離膜と、
前記第２素子形成領域に形成されたトランジスタと、
を備え、
前記第２素子分離膜の上面は、前記第１上面よりも上に位置する半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014122606A JP6238235B2 (ja) | 2014-06-13 | 2014-06-13 | 半導体装置 |
| US14/737,148 US9356032B2 (en) | 2014-06-13 | 2015-06-11 | Semiconductor device with improved electrode isolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014122606A JP6238235B2 (ja) | 2014-06-13 | 2014-06-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016004822A JP2016004822A (ja) | 2016-01-12 |
| JP6238235B2 true JP6238235B2 (ja) | 2017-11-29 |
Family
ID=54836821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014122606A Active JP6238235B2 (ja) | 2014-06-13 | 2014-06-13 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9356032B2 (ja) |
| JP (1) | JP6238235B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9793279B2 (en) * | 2015-07-10 | 2017-10-17 | Silicon Storage Technology, Inc. | Split gate non-volatile memory cell having a floating gate, word line, erase gate, and method of manufacturing |
| US10535670B2 (en) * | 2016-02-25 | 2020-01-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Non-volatile memory having an erase gate formed between two floating gates with two word lines formed on other sides and a method for forming the same |
| CN107305892B (zh) * | 2016-04-20 | 2020-10-02 | 硅存储技术公司 | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6091104A (en) * | 1999-03-24 | 2000-07-18 | Chen; Chiou-Feng | Flash memory cell with self-aligned gates and fabrication process |
| KR100442090B1 (ko) * | 2002-03-28 | 2004-07-27 | 삼성전자주식회사 | 분할된 게이트 구조를 갖는 비휘발성 메모리 셀들 및 그제조방법 |
| US6747310B2 (en) * | 2002-10-07 | 2004-06-08 | Actrans System Inc. | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication |
| JP2006041354A (ja) * | 2004-07-29 | 2006-02-09 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2008085102A (ja) | 2006-09-28 | 2008-04-10 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7652318B2 (en) * | 2006-11-03 | 2010-01-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Split-gate memory cells and fabrication methods thereof |
| US20090039410A1 (en) | 2007-08-06 | 2009-02-12 | Xian Liu | Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing |
| JP5503843B2 (ja) * | 2007-12-27 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| JP2009188293A (ja) * | 2008-02-08 | 2009-08-20 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US8093649B2 (en) * | 2008-03-28 | 2012-01-10 | National Tsing Hua University | Flash memory cell |
| JP2010050208A (ja) * | 2008-08-20 | 2010-03-04 | Renesas Technology Corp | 半導体記憶装置 |
| US7851846B2 (en) * | 2008-12-03 | 2010-12-14 | Silicon Storage Technology, Inc. | Non-volatile memory cell with buried select gate, and method of making same |
| JP2010182751A (ja) * | 2009-02-03 | 2010-08-19 | Renesas Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2010183098A (ja) * | 2010-03-30 | 2010-08-19 | Renesas Electronics Corp | 不揮発性半導体記憶装置 |
| JP2012222201A (ja) | 2011-04-11 | 2012-11-12 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| TWI422017B (zh) * | 2011-04-18 | 2014-01-01 | Powerchip Technology Corp | 非揮發性記憶體元件及其製造方法 |
| US9018690B2 (en) * | 2012-09-28 | 2015-04-28 | Silicon Storage Technology, Inc. | Split-gate memory cell with substrate stressor region, and method of making same |
| JP6114534B2 (ja) * | 2012-11-07 | 2017-04-12 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US9293359B2 (en) * | 2013-03-14 | 2016-03-22 | Silicon Storage Technology, Inc. | Non-volatile memory cells with enhanced channel region effective width, and method of making same |
| US9679980B2 (en) * | 2014-03-13 | 2017-06-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Common source oxide formation by in-situ steam oxidation for embedded flash |
-
2014
- 2014-06-13 JP JP2014122606A patent/JP6238235B2/ja active Active
-
2015
- 2015-06-11 US US14/737,148 patent/US9356032B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016004822A (ja) | 2016-01-12 |
| US9356032B2 (en) | 2016-05-31 |
| US20150364481A1 (en) | 2015-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI695488B (zh) | 具有整合式高k金屬控制閘之非揮發性分離閘記憶體單元及其製造方法 | |
| KR100635424B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| JP4791799B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US9478548B2 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
| US10483373B2 (en) | Semiconductor device | |
| KR100763337B1 (ko) | 매립 게이트 라인을 갖는 반도체소자 및 그 제조방법 | |
| JP5247014B2 (ja) | ５チャネルのフィントランジスタ及びその製造方法 | |
| JP2014049707A (ja) | 半導体装置およびその製造方法 | |
| US9966383B2 (en) | Semiconductor structure and manufacturing method thereof | |
| US20180083019A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007088010A (ja) | 半導体装置およびその製造方法 | |
| JP2004221601A (ja) | 多重ゲート絶縁膜を有する半導体素子の製造方法及びそれにより製造された半導体素子 | |
| TW201813061A (zh) | 半導體裝置及其製造方法 | |
| JP6238235B2 (ja) | 半導体装置 | |
| TWI769368B (zh) | 半導體裝置及其製作方法 | |
| US7667266B2 (en) | Semiconductor device including active pattern with channel recess, and method of fabricating the same | |
| JP4256411B2 (ja) | 強誘電体記憶装置の製造方法 | |
| JP2013183138A (ja) | 半導体装置およびその製造方法 | |
| JP3966850B2 (ja) | 半導体装置およびその製造方法 | |
| TWI539557B (zh) | 以單一多晶矽層來形成浮動閘極記憶體胞元之半導體記憶體陣列的自 我對齊方法 | |
| WO2014069213A1 (ja) | 半導体装置およびその製造方法 | |
| US8921923B2 (en) | Method for manufacturing semiconductor memory device and semiconductor memory device | |
| EP1246237A2 (en) | A method of forming isolation trenches between active regions for an E2PROM cell | |
| JP2007123850A (ja) | 半導体装置およびその製造方法 | |
| US11101381B2 (en) | Structure of high voltage transistor and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171024 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6238235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |