JP2015508566A - カップリングゲートの改善されたストラッピングを有するスプリットゲート型不揮発性浮遊ゲートメモリセルのアレイ - Google Patents

カップリングゲートの改善されたストラッピングを有するスプリットゲート型不揮発性浮遊ゲートメモリセルのアレイ Download PDF

Info

Publication number
JP2015508566A
JP2015508566A JP2014542318A JP2014542318A JP2015508566A JP 2015508566 A JP2015508566 A JP 2015508566A JP 2014542318 A JP2014542318 A JP 2014542318A JP 2014542318 A JP2014542318 A JP 2014542318A JP 2015508566 A JP2015508566 A JP 2015508566A
Authority
JP
Japan
Prior art keywords
gate
spaced
region
coupling
row direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014542318A
Other languages
English (en)
Other versions
JP5934379B2 (ja
Inventor
パーヴィス ガザヴィ
パーヴィス ガザヴィ
ヒュー ヴァン トラン
ヒュー ヴァン トラン
シウ−ルーン ワン
シウ−ルーン ワン
ニャン ドー
ニャン ドー
ヘンリー エイ オンマニ
ヘンリー エイ オンマニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of JP2015508566A publication Critical patent/JP2015508566A/ja
Application granted granted Critical
Publication of JP5934379B2 publication Critical patent/JP5934379B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

不揮発性メモリセルのアレイは、上面を有する第１の導電型の半導体基板を有する。複数の離間した第２の導電型の第１の領域が基板内に上面に沿って存在する。各第１の領域は、行方向に延びる。第２の導電型の複数の離間した第２の領域が基板内に上面に沿って存在する。各第２の領域は、関連付けられた第１の領域から、行方向と直交する列方向で離間する。チャネル領域が、各第２の領域とその関連付けられた第１の領域との間に列方向で定められる。各チャネル領域は、第１の部分と第２の部分とを有する。複数の離間したワード線ゲートが行方向に延びる。各ワード線ゲートは、チャネル領域の第１の部分の上に該第１の部分から絶縁されて配置され、チャネル領域の各第１の部分は、第２の領域に直に隣接する。複数の離間した浮遊ゲートが、チャネル領域の第２の部分の上に該第２の部分から絶縁されて配置される。複数の離間したカップリングゲートが行方向に延びており、各カップリングゲートは、複数の浮遊ゲートの上に延びて該浮遊ゲートから絶縁される。複数の離間した金属ストラッピング線が行方向に延びており、各金属ストラッピング線はカップリングゲートに関連付けられて該カップリングゲートの上に重なる。第１の金属ストラッピング線は、関連付けられた下に重なるカップリングゲートに複数の第１の位置で接続されて第１の行内にある。第２の金属ストラッピング線は、関連付けられた下に重なるカップリングゲートに複数の第２の位置で接続されて第１の行に直に隣接する行内にある。第１の位置と第２の位置とは、同じ列内にない。複数の離間した消去ゲートが行方向に延びており、各消去ゲートは、第１の領域の上に該第１の領域から絶縁されて配置され、浮遊ゲート及びカップリングゲートに隣接して該浮遊ゲート及びカップリングゲートから絶縁される。【選択図】 図１

Description

本発明は、各々のセルが浮遊ゲート及びカップリングゲートを有する不揮発性メモリセルのアレイ、並びに該カップリングゲートのための改善されたストラッピング機構に関する。
電荷を貯蔵するための浮遊ゲートを有する不揮発性メモリセルは、当該分野で周知である。図１を参照すると、従来技術の不揮発性メモリセル１０の断面図が示されている。メモリセル１０は、Ｐ型などの第１の導電型の半導体基板１２を含む。基板１２の表面又はその付近には、Ｎ型などの第２の導電型の第１の領域１４がある。第１の領域１４から離間して、やはり第２の導電型の第２の領域１６がある。第１の領域１４と第２の領域１６との間に、チャネル領域１８がある。ポリシリコンで作られたワード線２０が、チャネル領域１８の第１の部分の上に配置される。ワード線２０は、（二）酸化シリコン層２２でチャネル領域１８から離間されている。ワード線２０に直に隣接するとともにそこから離間して、やはりポリシリコンで作られた浮遊ゲート２４が、チャネル領域１８の第２の部分の上に配置される。浮遊ゲート２４は、典型的にはこれもまた（二）酸化シリコンで作られた別の絶縁層３０によって、チャネル領域１８から隔てられている。カップリングゲート２６もまたポリシリコンで作られており、浮遊ゲート２４の上に別の絶縁層３２で絶縁されて配置されている。浮遊ゲート２４の別の側には、これもまたポリシリコンで作られた消去ゲート２８が離間配置されている。消去ゲート２８は、第２の領域１６の上にそこから絶縁されて配置されている。消去ゲート２８はまた、カップリングゲート２６にも直に隣接しているがそこから離間しており、かつ、カップリングゲート２６の別の側にも隣接している。消去ゲート２８は、浮遊ゲート２４の上にわずかに張り出した部分を有する。メモリセル１０の動作において、浮遊ゲート２４上に貯蔵された電荷（又は浮遊ゲート２４上に電荷が存在しないこと）が、第１の領域１４と第２の領域１６との間の電流の流れを制御する。浮遊ゲート２４が電荷を有しているとき、浮遊ゲート２４はプログラムされる。浮遊ゲート２４が電荷を有していないとき、浮遊ゲート２４は消去される。メモリセル１０は、その開示が参照により全体として本明細書に組み入れられる特許文献１及び特許文献２に詳しく開示されている。
メモリセル１０は、以下のように動作する。プログラミング動作中、電荷が浮遊ゲート２４の上に貯蔵されているとき、パルスの形の第１の正電圧がワード線２０に印加され、ワード線２０の下のチャネル領域１８の部分を導電性にする。第２の正電圧もパルスの形であり、これがカップリングゲート２６に印加される。第３の正電圧もまたパルスの形であり、これが消去ゲート２８に印加される。やはりパルスの形の電圧差が第１の領域１４と第２の領域１６との間に印加される。第１の正電圧、第２の正電圧、第３の正電圧及び電圧差は全て、実質的に同時に印加され、実質的に同時に終了する。第１の領域１４からの電子は、第２の領域１６の正電圧に引き寄せされる。電子が浮遊ゲート２４に近づくにつれて、電子は、カップリングゲート２６及び消去ゲート２８に印加された電圧によって生じる電界の突然の増大を経験し、浮遊ゲート２４上への電荷の注入が生じる。従って、ホットエレクトロン注入機構によってプログラミングが行われる。
消去動作中、電荷が浮遊ゲート２４から除去されるとき、高い正電圧が消去ゲート２８に印加される。接地電圧をカップリングゲート２６及び／又はワード線２０に印加することができる。浮遊ゲート２４上の電荷は、トンネル効果により浮遊ゲート２４と消去ゲート２８との間の絶縁層を通って、消去ゲート２８に引き寄せられる。具体的には、浮遊ゲート２４は、消去ゲート２８に面した尖った先端部を有するように形成することができ、これにより、浮遊ゲート２４からその先端部及び浮遊ゲート２４と消去ゲート２８との間の絶縁層を通って消去ゲート２８に至る電子のファウラー−ノルトハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネル効果が促進される。特許文献１及び特許文献２に開示されているように、浮遊ゲート２４の側壁と浮遊ゲート２４の上面との間に尖った縁部又は先端部を有することで、消去動作中に電子が浮遊ゲート２４から消去ゲート２８までより容易にトンネルすることができるようにすることは、有益であり得る。
読み出し動作中、第１の正電圧が、ワード線２０に印加され、ワード線２０の下のチャネル領域１８の部分をターンオンする。第２の正電圧が、カップリングゲート２６に印加される。電圧差が、第１の領域１４と第２の領域１６とに印加される。浮遊ゲート２４がプログラミングされたものである場合、すなわち浮遊ゲート２４が電子を貯蔵している場合、カップリングゲート２６に印加された第２の正電圧は、浮遊ゲート２４上に貯蔵された負電子に打ち勝つことができないので、浮遊ゲート２４の下のチャネル領域１８の部分は非導電性のままである。従って、第１の領域１４と第２の領域１６との間には電流が全く流れないか又は最小量の電流しか流れないことになる。しかし、浮遊ゲート２４がプログラミングされていない場合、すなわち浮遊ゲート２４が中性のままであるか又はことによると幾らかの正孔すら貯蔵している場合、カップリングゲート２６に印加された第２の正電圧は、浮遊ゲート２４の下のチャネル領域１８の部分を導電性にさせることができる。従って、電流が第１の領域１４と第２の領域１６との間に流れることになる。
従来技術において、メモリセル１０は、アレイ５０を形成する複数の行及び列で配置される。図２を参照すると、従来技術のメモリセル１０のアレイ５０の平面図が示されている。複数のメモリセル１０は、第１の領域１４及びそれに関連付けられた第２の領域１６並びにそれらの間のチャネル領域１８によって定められる各々のメモリセル１０が列方向に延びるように、配置される。さらに、各々のワード線２０は、異なる列内の複数のメモリセル１０を接続して行方向に延びている。それに加えて、各々のカップリングゲート２６もまた、異なる列内の複数のメモリセル１０を接続して行方向に延びている。さらに、消去ゲート２８は、行方向に延びており、各列内のメモリセル１０の対によって共有されている。最後に、第２の領域１６は、異なる列内の複数のメモリセル１０を接続して行方向に延びている。
さらに、従来技術のアレイ５０において、カップリングゲート２６はストラップされる。ストラップは、各々のカップリングゲート２６の上に重なるとともにそこから絶縁された金属ゲート線（図２には示されていないが、カップリングゲート２６の上方に置かれている）から成る。周期的に、コンタクト５２が、金属ゲート線を関連付けられたカップリングゲート２６に電気的に接続する。従来技術において、コンタクト５２は、図２に示すように、メモリセル１０の各行に対して１２８列毎に作られる。コンタクト５２又はストラッピング点の作製は、潜在的なプロセスマージンの問題を生じさせる可能性がある。具体的には、コンタクト５２は同じ位置（たとえ異なる行だとしても列方向に）に配置され、コンタクト５２の最小分離５４が小さくなる（コンタクト５２は消去ゲート２８とは異なる面内にあるので、コンタクト５２による消去ゲート２８上への侵入はないことに留意されたい）。コンタクト５２間の最小分離５４が小さくなることで、プロセスマージンが小さくなること、すなわちプロセスの逸脱に対する誤差限界の低減が生じかねない。
米国特許第７，８６８，３７５号明細書 米国特許第６，７４７，３１０号明細書
それゆえ、本発明の１つの目的は、プロセスマージンを大きくすることである。
従って、本発明において、不揮発性メモリセルのアレイは、上面を有する第１の導電型の半導体基板を有する。複数の離間した第２の導電型の第１の領域が、基板内に上面に沿って存在する。各々の第１の領域は、行方向に延びている。第２の導電型の複数の離間した第２の領域が、基板内に上面に沿って存在する。各々の第２の領域は、関連付けられた第１の領域から、行方向と直交する列方向で離間する。チャネル領域が、各々の第２の領域とその関連付けられた第１の領域との間に列方向で定められる。各チャネル領域は、第１の部分と第２の部分とを有する。複数の離間したワード線ゲートが、行方向に延びている。各々のワード線ゲートは、チャネル領域の第１の部分の上に該第１の部分から絶縁されて配置され、チャネル領域の各々の第１の部分は、第２の領域に直に隣接する。複数の離間した浮遊ゲートが、チャネル領域の第２の部分の上に該第２の部分から絶縁されて配置される。複数の離間したカップリングゲートが行方向に延びており、各々のカップリングゲートは、複数の浮遊ゲートの上に延びて該浮遊ゲートから絶縁されている。複数の離間した金属ストラッピング線が行方向に延びており、各々の金属ストラッピング線はカップリングゲートに関連付けられて該カップリングゲートの上に重なっている。第１の金属ストラッピング線は、関連付けられた下に重なるカップリングゲートに複数の第１の位置で接続されて第１の行内にある。第２の金属ストラッピング線は、関連付けられた下に重なるカップリングゲートに複数の第２の位置で接続されて第１の行に直に隣接する行内にある。第１の位置と第２の位置とは、同じ列内にない。複数の離間した消去ゲートが行方向に延びており、各々の消去ゲートは、第１の領域の上に該第１の領域から絶縁されて配置され、浮遊ゲート及びカップリングゲートに隣接して該浮遊ゲート及びカップリングゲートから絶縁されている。
従来技術の不揮発性メモリセルの断面図である。 カップリングゲートのストラッピングを有する従来技術のメモリセルのアレイの平面図である。 カップリングゲートの改善されたストラッピングを有する本発明のメモリセルのアレイの平面図である。
図３を参照すると、本発明のメモリセル１０のアレイ１００の平面図が示されている。各々のメモリセル１０は、図１に示して上述した通りである。メモリセル１０は、カップリングゲート２６のストラッピング以外は、図２に示して上述したのと同様の方式で接続されている。従って、複数のメモリセル１０は、第１の領域１４及びその関連付けられた第２の領域１６並びにそれらの間のチャネル領域１８によって定められる各々のメモリセル１０が列方向に延びるように、配置される。さらに、各々のワード線２０は、異なる列内の複数のメモリセル１０を接続して行方向に延びている。それに加えて、各々のカップリングゲート２６もまた、異なる列内の複数のメモリセル１０を接続して行方向に延びている。さらに、消去ゲート２８は、行方向に延びておち、各列内のメモリセル１０の対によって共有されている。最後に、第２の領域１６は、異なる列内の複数のメモリセル１０を接続して行方向に延びている。
しかしながら、カップリングゲート２６のストラッピングは以下の通りである。ストラップは、各々のカップリングゲート２６の上に重なるとともにそこから絶縁された金属ゲート線（図３には示されていないが、カップリングゲート２６の上方に置かれている）から成る。行０に関して、コンタクト５２は、列ライン１２８及び列ライン３８４において、すなわち２５６列毎に周期的であるが列１２８から開始して、金属ゲート線を関連付けられたカップリングゲート２６に電気的に接続する。行１に関して、コンタクト５２は、列ライン２５６及び列ライン５１２において、すなわち２５６列毎に周期的であるが列２５６から開始して、金属ゲート線を関連付けられたカップリングゲート２６に電気的に接続する。従って、列０及び１のストラッピングは、同じ周期性を有するが、互いに１２８列ずれている。列２に関して、ストラッピングは、列０のストラッピングと同じであり、すなわち列ライン１２８及び列ライン３８４で、すなわち２５６列毎に周期的に、ストラッピングする。列３の場合、ストラッピングは列１のストラッピングと同じであり、すなわち列ライン２５６及び列ライン５１２で、すなわち２５６列毎に周期的に、ストラッピングする。
本発明によるストラッピングの利点は、図３を参照すると分かる。図３から分かるように、ストラップされているコンタクト５２に最も近い構造部は、距離１５４で隔てられたカップリングゲート２６である。メモリセル１０がさらにスケール変更されると（すなわちサイズが縮小されると）、従来技術のアレイ５０（図２に示すような）のコンタクト５２間の距離５４は、ますます短くなり、プロセスマージン誤差をもたらしかねない。対照的に、コンタクト５２を千鳥状に配置することで、すなわちコンタクト５２が同じ列内に存在しないようにそれらを千鳥状にすることで、コンタクト５２と最も近い構造部との間の距離１５４をより長くすることができ、そのことにより、メモリセル１０がスケール変更されたときのプロセスマージン誤差の余地をより大きくすることができる
アレイ１００は、制御ゲート２６のストラップを２５６列毎のコンタクト５２で作製するように記載されているが、コンタクト５２の周期性は変更することができる。しかしながら、周期性を高めること、すなわちコンタクト５２間の間隔を狭めることは、ポリシリコン制御ゲート２６に供給される信号／電力の抵抗率を小さくするので望ましいが、ストラッピングの周期性を高めるという不利益がある。具体的には、ストラップ効率は、
＝（ワード線に平行な幅方向で全てのストラップが占める面積）／（ワード線に平行な幅方向でビット線が占める面積）＊１００
として定義される。
プロセスノードを例えば７０ｎｍとすると、従来技術のアレイ５０のストラッピング効率を、１２８列毎のストラッピングで求めると、１５．５２％であった。しかしながら、本発明のアレイ１００では、同じプロセスノードにおいて、同じメモリセル１０サイズで、すなわち２５６列毎のストラッピングで、ストラッピング効率を求めると、やはり１５．５２％であった。しかしながら、ストラッピングの周期性は低くなるとはいえ、カップリングゲート２８の抵抗率の上昇に対する耐性（ｔｏｌｅｒａｎｃｅ）は許容できることが見いだされた。これは、カップリングゲート２８が、読出し（浮遊ゲート２４の貯蔵状態を補償するため）中及びプログラム中に電圧を供給するためにのみ機能し、カップリングゲート２８に流入する又はカップリングゲート２８から流出する電流は必要ないことによる。
列内で互いに直に隣接するコンタクトの内の一方を除去することにより、制御ゲートストラップの上部及び下部の間により広い空間が作り出され、それにより、ワード線ポリシリコンのエッチングのためのプロセスウインドウが改善される。結果として、ストラップの高さは変化するが、ワード線方向に沿ったストラップ幅は変化しない。
上記のことから、プロセスマージンを高める、改善されたカップリングゲート・ストラッピングを有する不揮発性メモリセルのアレイが開示されていることが分かる。
１０：メモリセル
１２：半導体基板
１４：第１の領域
１６：第２の領域
１８：チャネル領域
２０：ワード線
２２、３０、３２：絶縁層
２４：浮遊ゲート
２６：カップリングゲート（制御ゲート）
２８：消去ゲート
５０、１００：アレイ

Claims (8)

  1. 不揮発性メモリセルのアレイであって、
    上面を有する第１の導電型の半導体基板と、
    前記基板内に前記上面に沿って存在し、各々が行方向に延びる、複数の離間した第２の導電型の第１の領域と、
    前記基板内に前記上面に沿って存在し、各々が、関連付けられた１つの第１の領域から、前記行方向に直交する列方向で離間する、複数の離間した第２の導電型の第２の領域と、
    各々が、１つの第２の領域とその関連付けられた第１の領域との間に前記列方向で存在する、複数の離間したチャネル領域であって、前記チャネル領域の各々が、第１の部分と第２の部分とを有する、複数の離間したチャネル領域と、
    各々が、前記複数のチャネル領域の前記第１の部分の上に該第１の部分から絶縁されて配置された、前記行方向に延びる複数の離間したワード線ゲートであって、前記チャネル領域の各々の前記第１の部分が前記第２の領域に直に隣接する、複数の離間したワード線ゲートと、
    各々が、前記チャネル領域の前記第２の部分の上に該第２の部分から絶縁されて配置された、複数の離間した浮遊ゲートと、
    各々が、前記複数の浮遊ゲートの上に延びて該浮遊ゲートから絶縁された、前記行方向に延びる複数の離間したカップリングゲートと、
    前記行方向に延びる複数の離間した金属ストラッピング線であって、各々の金属ストラッピング線は、１つのカップリングゲートに関連付けられて該カップリングゲートの上に重なっており、第１の行内の１つの金属ストラッピング線は、関連付けられた下に重なるカップリングゲートに複数の第１の位置で電気的に接続されており、前記第１の行に直に隣接する行内の１つの金属ストラッピング線は、関連付けられた下に重なるカップリングゲートに複数の第２の位置で接続されており、前記第１の位置と前記第２の位置とが同じ列内にない、複数の離間した金属ストラッピング線と、
    各々が、１つの第１の領域の上に該第１の領域から絶縁されて配置され、かつ、１つの浮遊ゲート及びカップリングゲートに隣接して該浮遊ゲート及びカップリングゲートから絶縁された、前記行方向に延びる複数の離間した消去ゲートと、
    を含むことを特徴とする、アレイ。
  2. 各消去ゲートが、隣接する１つの浮遊ゲートの一部の上に張り出していることを特徴とする、請求項１に記載のアレイ。
  3. 前記第１の位置が互いに２５６列離間しており、かつ、前記第２の位置が互いに２５６列離間していることを特徴とする、請求項１に記載のアレイ。
  4. 前記第１の位置及び前記第２の位置の各々が、互いに１２８列ずれていることを特徴とする、請求項３に記載のアレイ。
  5. 不揮発性メモリセルのアレイであって、
    上面を有する第１の導電型の半導体基板と、
    前記基板内に前記上面に沿って存在し、各々が行方向に延びる、複数の離間した第２の導電型の第１の領域と、
    前記基板内に前記上面に沿って存在し、各々が、関連付けられた１つの第１の領域から、前記行方向に直交する列方向で離間する、複数の離間した第２の導電型の第２の領域と、
    各々が、１つの第２の領域とその関連付けられた第１の領域との間に前記列方向で存在する、複数の離間したチャネル領域であって、前記チャネル領域の各々が、第１の部分と第２の部分とを有する、複数の離間したチャネル領域と、
    各々が、前記複数のチャネル領域の前記第１の部分の上に該第１の部分から絶縁されて配置された、前記行方向に延びる複数の離間したワード線ゲートであって、前記チャネル領域の各々の前記第１の部分が前記第２の領域に直に隣接する、複数の離間したワード線ゲートと、
    各々が、前記チャネル領域の前記第２の部分の上に該第２の部分から絶縁されて配置された、複数の離間した浮遊ゲートと、
    各々が、前記複数の浮遊ゲートの上に延びて該浮遊ゲートから絶縁された、前記行方向に延びる複数の離間したカップリングゲートと、
    前記行方向に延びる複数の離間した金属ストラッピング線であって、各々の金属ストラッピング線は、１つのカップリングゲートに関連付けられて該カップリングゲートの上に重なっており、第１の交互行内の各々の金属ストラッピング線は、関連付けられた下に重なるカップリングゲートに複数の第１の位置で電気的に接続されており、前記第１交互行に直に隣接する第２の交互行内の各々の金属ストラッピング線は、関連付けられた下に重なるカップリングゲートに複数の第２の位置で接続されており、前記第１の位置及び前記第２の位置が同じ列内に存在しない、複数の離間した金属ストラッピング線と、
    各々が、１つの第１の領域の上に該第１の領域から絶縁されて配置され、かつ、１つの浮遊ゲート及びカップリングゲートに隣接して該浮遊ゲート及びカップリングゲートから絶縁された、前記行方向に延びる複数の離間した消去ゲートと、
    を含むことを特徴とする、アレイ。
  6. 各消去ゲートが、隣接する１つの浮遊ゲートの一部の上に張り出していることを特徴とする、請求項５に記載のアレイ。
  7. 前記第１の位置が互いに２５６列離間しており、かつ、前記第２の位置が互いに２５６列離間していることを特徴とする、請求項５に記載のアレイ。
  8. 前記第１の位置及び前記第２の位置の各々が、互いに１２８列ずれていることを特徴とする、請求項７に記載のアレイ。
JP2014542318A 2011-11-17 2012-10-22 カップリングゲートの改善されたストラッピングを有するスプリットゲート型不揮発性浮遊ゲートメモリセルのアレイ Active JP5934379B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/299,320 US8513728B2 (en) 2011-11-17 2011-11-17 Array of split gate non-volatile floating gate memory cells having improved strapping of the coupling gates
US13/299,320 2011-11-17
PCT/US2012/061387 WO2013074250A2 (en) 2011-11-17 2012-10-22 An array of split gate non-volatile floating gate memory cells having improved strapping of the coupling gates

Publications (2)

Publication Number Publication Date
JP2015508566A true JP2015508566A (ja) 2015-03-19
JP5934379B2 JP5934379B2 (ja) 2016-06-15

Family

ID=48425972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014542318A Active JP5934379B2 (ja) 2011-11-17 2012-10-22 カップリングゲートの改善されたストラッピングを有するスプリットゲート型不揮発性浮遊ゲートメモリセルのアレイ

Country Status (7)

Country Link
US (1) US8513728B2 (ja)
EP (1) EP2780943B1 (ja)
JP (1) JP5934379B2 (ja)
KR (1) KR101496110B1 (ja)
CN (1) CN104335334B (ja)
TW (1) TWI483388B (ja)
WO (1) WO2013074250A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160074907A (ko) * 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치의 워드라인 구동회로
US9793279B2 (en) * 2015-07-10 2017-10-17 Silicon Storage Technology, Inc. Split gate non-volatile memory cell having a floating gate, word line, erase gate, and method of manufacturing
EP3459114B1 (en) * 2016-05-17 2022-01-26 Silicon Storage Technology, Inc. Array of three-gate flash memory cells with individual memory cell read, program and erase
KR20190002708A (ko) * 2016-05-17 2019-01-08 실리콘 스토리지 테크놀로지 인크 개별 메모리 셀 판독, 프로그래밍, 및 소거를 갖는 3-게이트 플래시 메모리 셀들의 어레이
US11127827B2 (en) 2018-09-26 2021-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Control gate strap layout to improve a word line etch process window
CN110349960B (zh) * 2019-07-08 2021-06-18 上海华虹宏力半导体制造有限公司 嵌入式闪存的版图结构、嵌入式闪存及其形成方法
US11527543B2 (en) * 2020-06-30 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Polysilicon removal in word line contact region of memory devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250372A (ja) * 1989-03-24 1990-10-08 Hitachi Ltd 半導体集積回路装置
EP1047134A2 (en) * 1999-04-19 2000-10-25 Fujitsu Limited Interconnection scheme for semiconductor storage device
US20090039410A1 (en) * 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
CN101625893A (zh) * 2008-07-09 2010-01-13 台湾积体电路制造股份有限公司 用于压缩存储单元阵列的带状接触孔方案

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03166762A (ja) 1989-11-27 1991-07-18 Sony Corp 半導体メモリ
US6355524B1 (en) * 2000-08-15 2002-03-12 Mosel Vitelic, Inc. Nonvolatile memory structures and fabrication methods
US6541324B1 (en) * 2001-11-02 2003-04-01 Silicon Storage Technology, Inc. Method of forming a semiconductor array of floating gate memory cells having strap regions and a peripheral logic device region
US6747310B2 (en) 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US20050012137A1 (en) 2003-07-18 2005-01-20 Amitay Levi Nonvolatile memory cell having floating gate, control gate and separate erase gate, an array of such memory cells, and method of manufacturing
KR100518588B1 (ko) * 2003-08-07 2005-10-04 삼성전자주식회사 더블 플로팅 게이트 구조를 가지는 스플릿 게이트형비휘발성 반도체 메모리 소자 및 그 제조 방법
KR100604875B1 (ko) * 2004-06-29 2006-07-31 삼성전자주식회사 스트랩 영역을 갖는 비휘발성 반도체 메모리 소자 및 그제조방법
US7800159B2 (en) * 2007-10-24 2010-09-21 Silicon Storage Technology, Inc. Array of contactless non-volatile memory cells
US8008702B2 (en) * 2008-02-20 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-transistor non-volatile memory element
US8811077B2 (en) * 2011-01-19 2014-08-19 Macronix International Co., Ltd. Memory architecture of 3D array with improved uniformity of bit line capacitances

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250372A (ja) * 1989-03-24 1990-10-08 Hitachi Ltd 半導体集積回路装置
EP1047134A2 (en) * 1999-04-19 2000-10-25 Fujitsu Limited Interconnection scheme for semiconductor storage device
JP2000307075A (ja) * 1999-04-19 2000-11-02 Fujitsu Ltd 半導体集積回路装置
US6522004B1 (en) * 1999-04-19 2003-02-18 Fujitsu Limited Semiconductor integrated circuit device
US20090039410A1 (en) * 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
JP2009044164A (ja) * 2007-08-06 2009-02-26 Silicon Storage Technology Inc 浮遊ゲート、制御ゲート、選択ゲート、及び浮遊ゲートの上にオーバーハングをもつ消去ゲートを有する、改善されたスプリット・ゲート型不揮発性フラッシュメモリ・セル、アレイ、及び製造方法
CN101625893A (zh) * 2008-07-09 2010-01-13 台湾积体电路制造股份有限公司 用于压缩存储单元阵列的带状接触孔方案
US20100008141A1 (en) * 2008-07-09 2010-01-14 Yi-Shin Chu Strap-Contact Scheme for Compact Array of Memory Cells

Also Published As

Publication number Publication date
EP2780943A4 (en) 2015-11-04
TWI483388B (zh) 2015-05-01
EP2780943A2 (en) 2014-09-24
EP2780943B1 (en) 2018-12-05
US8513728B2 (en) 2013-08-20
KR20140083064A (ko) 2014-07-03
US20130126958A1 (en) 2013-05-23
CN104335334B (zh) 2016-08-24
KR101496110B1 (ko) 2015-02-25
TW201340298A (zh) 2013-10-01
JP5934379B2 (ja) 2016-06-15
WO2013074250A2 (en) 2013-05-23
CN104335334A (zh) 2015-02-04
WO2013074250A3 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
JP5934379B2 (ja) カップリングゲートの改善されたストラッピングを有するスプリットゲート型不揮発性浮遊ゲートメモリセルのアレイ
US11515328B2 (en) Staggered word line architecture for reduced disturb in 3-dimensional NOR memory arrays
CN102610615B (zh) 三维nor型阵列的存储器装置
US20200144290A1 (en) Semiconductor devices including flared source structures
KR101632124B1 (ko) 그들 사이에 향상된 커플링 비율을 갖는 커플링 게이트 및 플로팅 게이트를 구비하는 비휘발성 메모리 셀
US20040004863A1 (en) Nonvolatile electrically alterable memory device and array made thereby
CN101409290A (zh) 非易失性存储装置及其操作方法和制造方法
JP5035775B2 (ja) ソース側消去を伴うフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合法及びこれによって形成されるメモリアレイ
JP2008160113A (ja) 不揮発性メモリ素子及びその動作方法
JP5521555B2 (ja) 不揮発性記憶装置およびその製造方法
CN107210203B (zh) 高密度分裂栅存储器单元
CN101523559A (zh) 具有成形浮动栅极的非易失性存储器
US20210242229A1 (en) Three-dimensional semiconductor device
JP5885094B2 (ja) 高耐久性の不揮発性メモリセル及びアレイ
TW201436176A (zh) 3d nand記憶體的陣列配置
US20070205440A1 (en) Semiconductor device and method for producing the same
TWI503927B (zh) 包含記憶體陣列的器件及其方法
CN104934432A (zh) 具有单层浮栅的非易失性存储器件
TWI447900B (zh) 非揮發性堆疊式反及閘記憶體
KR101275109B1 (ko) 차폐전극으로 분리된 트윈-핀을 갖는 비휘발성 메모리 소자 및 이를 이용한 낸드 플래시 메모리 어레이
TWI438869B (zh) 記憶體結構及其製造方法
JP2007149734A (ja) 半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150928

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150928

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20151020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160506

R150 Certificate of patent or registration of utility model

Ref document number: 5934379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250