TWI566381B - 非揮發性記憶體及其製造方法 - Google Patents

Description

非揮發性記憶體及其製造方法

本發明是有關於一種記憶體及其製造方法，且特別是有關於一種非揮發性記憶體及其製造方法。

非揮發性記憶體元件由於具有使存入的資料在斷電後也不會消失的優點，因此成為個人電腦和電子設備所廣泛採用的一種記憶體元件。

典型的非揮發性記憶體元件包括浮置閘極(floating gate)與控制閘極(control gate)。控制閘極是設置在浮置閘極上，且浮置閘極與基底、浮置閘極與控制閘極之間分別設置有介電層。

在對非揮發性記憶體進行抹除操作時，存在過度抹除(over-erase)的問題，而導致資料之誤判。因此，為了解決元件過度抹除的問題，許多非揮發性記憶體會採用分離閘極(split gate)的設計。

具有分離閘極的非揮發性記憶體結構特徵為除了具有控制閘極與浮置閘極之外，還具有位於控制閘極與浮置閘極的一側的選擇閘極。如此一來，當過度抹除現象太過嚴重，而使浮置閘 極下方通道在控制閘極未施加工作電壓狀態下即持續打開時，選擇閘極下方的通道仍能保持關閉狀態，進而可防止資料之誤判。

然而，具有分離閘極的非揮發性記憶體結構的製作過程過於複雜且難以控制構件尺寸(如，選擇閘極的線寬)，此為目前業界亟待解決的問題。

本發明提供一種非揮發性記憶體及其製造方法，其可有效地減少製程步驟且對於構件尺寸的控制較為容易。

本發明提出一種非揮發性記憶體，包括基底、第一堆疊結構、第二堆疊結構、第五導體層、第一摻雜區與第二摻雜區。第一堆疊結構包括第一導體層與第二導體層。第一導體層與第二導體層依序堆疊於基底上且相互隔離。第二堆疊結構與第一堆疊結構分離設置，且包括第三導體層與第四導體層。第三導體層與第四導體層依序堆疊於基底上且相互連接。第五導體層設置於第一堆疊結構遠離第二堆疊結構的一側的基底上。第一摻雜區設置於第五導體層下方的基底中。第二摻雜區設置於第二堆疊結構遠離第一堆疊結構的一側的基底中。

依照本發明的一實施例所述，在上述之非揮發性記憶體中，更包括第一介電層，設置於第一導體層與基底之間以及第三導體層與基底之間。

依照本發明的一實施例所述，在上述之非揮發性記憶體中，第一堆疊結構更包括第二介電層，設置於第一導體層與第二 導體層之間。第二堆疊結構更包括第三介電層，設置於第三導體層與第四導體層之間且具有開口，其中第四導體層穿過開口而連接至第三導體層。

依照本發明的一實施例所述，在上述之非揮發性記憶體中，第一堆疊結構更包括第一間隙壁，設置於第二導體層的側壁上，且位於部分第一導體層上。第二堆疊結構更包括第二間隙壁，設置於第四導體層的側壁上，且位於部分第三導體層上。

依照本發明的一實施例所述，在上述之非揮發性記憶體中，第一導體層與第三導體層例如是源自於同一導體材料層。

依照本發明的一實施例所述，在上述之非揮發性記憶體中，第二導體層與第四導體層例如是源自於同一導體材料層。

依照本發明的一實施例所述，在上述之非揮發性記憶體中，第二堆疊結構的形狀例如是矩形。

依照本發明的一實施例所述，在上述之非揮發性記憶體中，更包括第四介電層，設置於第一堆疊結構與第二堆疊結構之間。

照本發明的一實施例所述，在上述之非揮發性記憶體中，更包括第五介電層，設置於第五導體層與第一堆疊結構之間以及第五導體層與基底之間。

依照本發明的一實施例所述，在上述之非揮發性記憶體中，更包括第三堆疊結構與第四堆疊結構。第三堆疊結構與第一堆疊結構例如是相同的組件，且對稱設置於第五導體層的兩側。 第四堆疊結構與第二堆疊結構例如是相同的組件，且對稱設置於第五導體層的兩側。

依照本發明的一實施例所述，在上述之非揮發性記憶體中，更包括第三摻雜區，第三摻雜區與第二摻雜區對稱設置於第五導體層的兩側的基底中。

本發明提出一種非揮發性記憶體的製造方法，包括下列步驟。於基底上形成分離設置的第一堆疊結構與第二堆疊結構。第一堆疊結構包括第一導體層與第二導體層。第一導體層與第二導體層依序堆疊於基底上且相互隔離。第二堆疊結構包括第三導體層與第四導體層。第三導體層與第四導體層依序堆疊於基底上且相互連接。於第一堆疊結構遠離第二堆疊結構的一側的基底上形成第五導體層。於第五導體層下方的基底中形成第一摻雜區。於第二堆疊結構遠離第一堆疊結構的一側的基底中形成第二摻雜區。

依照本發明的一實施例所述，在上述之非揮發性記憶體的製造方法中，更包括於第一堆疊結構與基底之間以及第二堆疊結構與基底之間形成第一介電層。

依照本發明的一實施例所述，在上述之非揮發性記憶體的製造方法中，第一堆疊結構更包括第二介電層，且第二堆疊結構更包括第三介電層。第二介電層設置於第一導體層與第二導體層之間。第三介電層設置於第三導體層與第四導體層之間且具有開口，第四導體層穿過開口而連接至第三導體層。

依照本發明的一實施例所述，在上述之非揮發性記憶體的製造方法中，第一堆疊結構與第二堆疊結構的形成方法包括下列步驟。於基底上依序形成第一導體材料層、第一介電材料層、第二導體材料層與圖案化罩幕層。第一介電材料層中已形成有開口。以圖案化罩幕層為罩幕，移除部分第二導體材料層、部分第一介電材料層及部分第一導體材料層，而分別形成第二導體層與第四導體層、第二介電層與第三介電層及第一導體層與第三導體層。

依照本發明的一實施例所述，在上述之非揮發性記憶體的製造方法中，更包括下列步驟。於第二導體層的側壁上形成第一間隙壁，且第一間隙壁位於部分第一導體層上。於第四導體層的側壁上形成第二間隙壁，且第二間隙壁位於部分第三導體層上。

依照本發明的一實施例所述，在上述之非揮發性記憶體的製造方法中，更包括於第一堆疊結構與第二堆疊結構之間形成第四介電層。

依照本發明的一實施例所述，在上述之非揮發性記憶體的製造方法中，更包括於第五導體層與第一堆疊結構之間以及第五導體層與基底之間形成第五介電層。

依照本發明的一實施例所述，在上述之非揮發性記憶體的製造方法中，更包括於基底上形成第三堆疊結構與第四堆疊結構。第三堆疊結構與第一堆疊結構例如是相同的組件，且對稱設置於第五導體層的兩側。第四堆疊結構與第二堆疊結構例如是相 同的組件，且對稱設置於第五導體層的兩側。

依照本發明的一實施例所述，在上述之非揮發性記憶體的製造方法中，更包括於基底中形成第三摻雜區，第三摻雜區與第二摻雜區對稱設置於第五導體層的兩側。

基於上述，在本發明所提出的非揮發性記憶體及其製造方法中，由於第一導體層與第二導體層可藉由自對準的方式形成，且相互連接的第三導體層與第四導體層可藉由自對準的方式形成，因此可有效地減少製程步驟且對於構件尺寸的控制較為容易。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧基底

102、124、126、140、146‧‧‧介電層

104‧‧‧導體材料層

106‧‧‧介電材料層

106a‧‧‧氧化矽層

106b‧‧‧氮化矽層

108‧‧‧導體材料層

110‧‧‧圖案化罩幕層

112‧‧‧開口

114、116、128、130、148‧‧‧導體層

118‧‧‧間隙壁材料層

120、122‧‧‧間隙壁

132、134、136、138‧‧‧堆疊結構

142‧‧‧圖案化光阻層

144、150、152‧‧‧摻雜區

154‧‧‧非揮發性記憶體

圖1A至圖1E為本發明的一實施例的非揮發性記憶體的製造流程剖面圖。

圖1A至圖1E為本發明的一實施例的非揮發性記憶體的製造流程剖面圖。

首先，請參照圖1A，可選擇性地於基底100上形成介電層102。基底100例如是矽基底。介電層102的材料例如是氧化矽。介電層102的形成方法例如是熱氧化法或化學氣相沉積法。

接著，於介電層102上依序形成導體材料層104、介電材料層106、導體材料層108與圖案化罩幕層110。

導體材料層104的材料例如是摻雜多晶矽等導體材料。導體材料層104的形成方法例如是化學氣相沉積法。

介電材料層106例如是複合介電層。介電材料層106的形成方法例如是化學氣相沉積法。在此實施例中，介電材料層106是以由氧化矽層106a與氮化矽層106b所形成的複合介電層為例進行說明，然而本發明並不以此為限。在其他實施例中，介電材料層106亦可為氧化矽層/氮化矽層/氧化矽層所形成的複合介電層或是氧化矽層/氮化矽層/氧化矽層/氮化矽層所形成的複合介電層。所屬技術領域具有通常知識者可依照產品設計需求對介電材料層106的材料進行調整。

此外，介電材料層106中已形成有開口112。開口112的形成方法例如是對介電材料層106進行圖案化製程而形成。

導體材料層108的材料例如是摻雜多晶矽等導體材料。導體材料層108的形成方法例如是化學氣相沉積法。

圖案化罩幕層110的材料例如是氮化矽。圖案化罩幕層110的形成方法例如是先在導體材料層108上形成罩幕材料層(未繪示)，再對罩幕材料層進行圖案化製程而形成。罩幕材料層的形成方法例如是化學氣相沉積法。

然後，請參照圖1B，以圖案化罩幕層110為罩幕，移除部分導體材料層108，而形成導體層114與導體層116。部分導體 材料層108的移除方法例如是乾式蝕刻法。導體層116的寬度例如是大於開口112的寬度。在此實施例中，導體層114與導體層116例如是源自於同一導體材料層108。

接下來，可選擇性地以圖案化罩幕層110為罩幕，移除部分介電材料層106。在此實施例中，是以移除部分氮化矽層106b而暴露出部分氧化矽層106a為例進行說明，但本發明並不以此為限。在其他實施例中，亦可移除部分氮化矽層106b與部分氧化矽層106a，而暴露出部分導體材料層104。部分介電材料層106的移除方法例如是乾式蝕刻法。

之後，可選擇性地形成共形(conformal)的間隙壁材料層118。間隙壁材料層118覆蓋圖案化罩幕層110、導體層114、導體層116與介電材料層106。間隙壁材料層118的材料例如是氧化矽或氮化矽。間隙壁材料層118的形成方法例如是化學氣相沉積法或熱氧化法。

再者，請參照圖1C，對間隙壁材料層118進行回蝕刻製程，而分別在導體層114與導體層116的側壁上形成間隙壁120與間隙壁122，且間隙壁120與間隙壁122位於部分導體材料層104上。

繼之，以圖案化罩幕層110、間隙壁120與間隙壁122為罩幕，移除部分介電材料層106，而形成介電層124與介電層126。部分介電材料層106的移除方法例如是乾式蝕刻法。

隨後，以圖案化罩幕層110、間隙壁120與間隙壁122為 罩幕，移除部分導體材料層104，而形成導體層128與導體層130。部分導體材料層104的移除方法例如是乾式蝕刻法。在此實施例中，導體層128與導體層130例如是源自於同一導體材料層104。

在進行上述步驟之後，已於基底100上形成分離設置的堆疊結構132與堆疊結構134。堆疊結構134的形狀例如是矩形。

堆疊結構132包括導體層128與導體層114。導體層128與導體層114分別可作為浮置閘極與控制閘極使用。導體層128與導體層114依序堆疊於基底100上且相互隔離。在此實施例中，堆疊結構132更可包括介電層124與間隙壁120。介電層124設置於導體層128與導體層114之間。間隙壁120設置於導體層114的側壁上，且位於部分導體層128上。

堆疊結構134包括導體層130與導體層116。導體層130與導體層116依序堆疊於基底100上且相互連接。相互連接導體層130與導體層116可用以作為選擇閘極使用。在此實施例中，堆疊結構134更可包括介電層126與間隙壁122。介電層126設置於導體層130與導體層116之間且具有開口112，其中導體層116穿過開口112而連接至導體層130。間隙壁122設置於導體層116的側壁上，且位於部分導體層130上。

此外，在此實施例中，在形成堆疊結構132與堆疊結構134的同時，更可於基底100上形成堆疊結構136與堆疊結構138。堆疊結構136與堆疊結構132例如是相同的組件，且對稱設置於基底100上。堆疊結構138與堆疊結構134例如是相同的組件， 且對稱設置於基底100上。關於堆疊結構136與堆疊結構138的組成構件分別相似於堆疊結構132與堆疊結構134的組成構件，故於此不再贅述。

接著，可選擇性地於堆疊結構132與堆疊結構134之間形成介電層140。介電層140可用以填滿堆疊結構132與堆疊結構134之間的間隙以及堆疊結構136與堆疊結構138之間的間隙，用以隔離堆疊結構132與堆疊結構134，且用以隔離堆疊結構136與堆疊結構138。介電層140的材料例如是氧化矽。介電層140的形成方法例如是熱氧化法或化學氣相沉積法。此外，介電層140更可覆蓋堆疊結構132、堆疊結構134、堆疊結構136與堆疊結構138與介電層102。

然後，請參照圖1D，於形成圖案化光阻層142。圖案化光阻層142暴露出位於堆疊結構132與堆疊結構136之間的預定形成抹除閘極的區域。此外，圖案化光阻層142更可選擇性地暴露出部分堆疊結構132與部分堆疊結構136。

接下來，以圖案化光阻層142為罩幕，於堆疊結構132與堆疊結構136之間的基底100中形成摻雜區144。摻雜區144的形成方法例如是離子植入法。

之後，可選擇性地移除圖案化光阻層142所暴露出的介電層140、間隙壁120與介電層102，而暴露出基底100。由圖案化光阻層142所暴露出的介電層140、間隙壁120與介電層102的移除方法例如是濕式蝕刻法，如使用稀釋氫氟酸(DHF)進行蝕 刻。

再者，於圖案化光阻層142所暴露出的堆疊結構132與堆疊結構136的側壁上以及基底100上形成介電層146。介電層146的材料例如是氧化矽。介電層146的形成方法例如是熱氧化法。

隨後，請參照圖1E，移除圖案化光阻層142。圖案化光阻層142的移除方法例如是乾式去光阻法或濕式去光阻法。

繼之，於堆疊結構132遠離堆疊結構134的一側的基底100上形成導體層148。導體層148可用以做為抹除閘極。導體層148的材料例如是摻雜多晶矽等導體材料。導體層148的形成方法例如是先以化學氣相沉積法形成導體材料層(未繪示)之後，再移除預定形成導體層148的區域之外的導體材料層而形成。

接著，於堆疊結構134遠離堆疊結構132的一側的基底100中形成摻雜區150。摻雜區150的形成方法例如是離子植入法。此外，於形成摻雜區150的同時，更可於基底100中形成摻雜區152。摻雜區152與摻雜區150對稱設置於導體層148的兩側。

上述實施例已製作出非揮發性記憶體154的基本結構，然而本發明並不以此為限。於此技術領域具有通常知識者依照產品設計需求，可對非揮發性記憶體154的結構進行調整。舉例來說，更可選擇性地於堆疊結構134與堆疊結構138的側壁上形成間隙壁，或者於基底100中形成輕摻雜汲極(LDD)。

以下，藉由圖1E來說明本實施例中的非揮發性記憶體 154的結構。

請參照圖1E，非揮發性記憶體154包括基底100、堆疊結構132、堆疊結構134、導體層148、摻雜區144與摻雜區150。

堆疊結構132包括導體層128與導體層114。導體層128與導體層114依序堆疊於基底100上且相互隔離。堆疊結構132更可包括選擇性地包括介電層124與間隙壁120中的至少一者。介電層124設置於導體層128與導體層114之間。間隙壁120設置於導體層114的側壁上，且位於部分導體層128上。

堆疊結構134與堆疊結構132分離設置，且包括導體層130與導體層116。導體層130與導體層116依序堆疊於基底100上且相互連接。堆疊結構134更可選擇性地包括介電層126與間隙壁122中的至少一者。介電層126設置於導體層130與導體層116之間且具有開口112，其中導體層116穿過開口112而連接至導體層130。間隙壁122設置於導體層116的側壁上，且位於部分導體層130上。

導體層148設置於堆疊結構132遠離堆疊結構134的一側的基底100上。摻雜區144設置於導體層148下方的基底100中。摻雜區150設置於堆疊結構134遠離堆疊結構132的一側的基底100中。

此外，非揮發性記憶體154更可選擇性地包括圖案化罩幕層110、介電層102、介電層140與介電層146中的至少一者。圖案化罩幕層110設置於導體層114與導體層116上。介電層102 設置於堆疊結構132的導體層128與基底100之間以及堆疊結構134中的導體層130與基底100之間。介電層140設置於堆疊結構132與堆疊結構134之間。介電層146設置於導體層148與堆疊結構132之間以及導體層148與基底100之間。

另外，非揮發性記憶體154更可選擇性地包括堆疊結構136、堆疊結構138與摻雜區152。堆疊結構136與堆疊結構132例如是相同的組件，且對稱設置於導體層148的兩側。堆疊結構138與堆疊結構134例如是相同的組件，且對稱設置於導體層148的兩側。摻雜區152與摻雜區150對稱設置於導體層148的兩側的基底100中。

此外，非揮發性記憶體154中的各構件的材料、形成方法與功效等已於前文中進行詳盡地描述，故於此不再贅述。

在上述實施例的非揮發性記憶體154及其製造方法中，由於導體層128與導體層114可藉由自對準的方式形成，且相互連接的導體層130與導體層116可藉由自對準的方式形成，因此可避免產生重疊偏差(overlay shift)的問題，且對於構件尺寸(如，選擇閘極的尺寸)的控制較為容易。同時，可有效地減少製程步驟而降低製程複雜度，且能夠減少所需的光罩數量，進而降低製造成本。

綜上所述，上述實施例至少具有以下特點。藉由在上述實施例的非揮發性記憶體及其製造方法，可有效地減少製程步驟且對於構件尺寸的控制較為容易。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧基底

102、124、126、140、146‧‧‧介電層

106a‧‧‧氧化矽層

106b‧‧‧氮化矽層

110‧‧‧圖案化罩幕層

112‧‧‧開口

114、116、128、130、148‧‧‧導體層

120、122‧‧‧間隙壁

132、134、136、138‧‧‧堆疊結構

144、150、152‧‧‧摻雜區

154‧‧‧非揮發性記憶體

Claims (20)

1. 一種非揮發性記憶體，包括：一基底；一第一堆疊結構，包括一第一導體層與一第二導體層，其中該第一導體層與該第二導體層依序堆疊於該基底上且相互隔離；一第二堆疊結構，與該第一堆疊結構分離設置，且包括一第三導體層與一第四導體層，其中該第三導體層與該第四導體層依序堆疊於該基底上且相互連接；一第五導體層，設置於該第一堆疊結構遠離該第二堆疊結構的一側的該基底上；一第一摻雜區，設置於該第五導體層下方的該基底中；以及一第二摻雜區，設置於該第二堆疊結構遠離該第一堆疊結構的一側的該基底中。
2. 如申請專利範圍第1項所述的非揮發性記憶體，更包括一第一介電層，設置於該第一導體層與該基底之間以及該第三導體層與該基底之間。
3. 如申請專利範圍第1項所述的非揮發性記憶體，其中該第一堆疊結構更包括一第二介電層，設置於該第一導體層與該第二導體層之間，且該第二堆疊結構更包括一第三介電層，設置於該第三導體層與該第四導體層之間且具有一開口，其中該第四導體層穿過該開口而連接至該第三導體層。
4. 如申請專利範圍第1項所述的非揮發性記憶體，其中該第一堆疊結構更包括一第一間隙壁，設置於該第二導體層的側壁上，且位於部分該第一導體層上，且該第二堆疊結構更包括一第二間隙壁，設置於該第四導體層的側壁上，且位於部分該第三導體層上。
5. 如申請專利範圍第1項所述的非揮發性記憶體，其中該第一導體層與該第三導體層源自於同一導體材料層。
6. 如申請專利範圍第1項所述的非揮發性記憶體，其中該第二導體層與該第四導體層源自於同一導體材料層。
7. 如申請專利範圍第1項所述的非揮發性記憶體，其中該第二堆疊結構的形狀包括矩形。
8. 如申請專利範圍第1項所述的非揮發性記憶體，更包括一第四介電層，設置於該第一堆疊結構與該第二堆疊結構之間。
9. 如申請專利範圍第1項所述的非揮發性記憶體，更包括一第五介電層，設置於該第五導體層與該第一堆疊結構之間以及該第五導體層與該基底之間。
10. 如申請專利範圍第1項所述的非揮發性記憶體，更包括一第三堆疊結構與一第四堆疊結構，其中該第三堆疊結構與該第一堆疊結構為相同的組件，且對稱設置於該第五導體層的兩側，該第四堆疊結構與該第二堆疊結構為相同的組件，且對稱設置於該第五導體層的兩側。
11. 如申請專利範圍第1項所述的非揮發性記憶體，更包括一第三摻雜區，該第三摻雜區與該第二摻雜區對稱設置於該第五導體層的兩側的該基底中。
12. 一種非揮發性記憶體的製造方法，包括：於一基底上形成分離設置的一第一堆疊結構與一第二堆疊結構，其中該第一堆疊結構包括一第一導體層與一第二導體層，該第一導體層與該第二導體層依序堆疊於該基底上且相互隔離，該第二堆疊結構包括一第三導體層與一第四導體層，該第三導體層與該第四導體層依序堆疊於該基底上且相互連接；於該第一堆疊結構遠離該第二堆疊結構的一側的該基底上形成一第五導體層；於該第五導體層下方的該基底中形成一第一摻雜區；以及於該第二堆疊結構遠離該第一堆疊結構的一側的該基底中形成一第二摻雜區。
13. 如申請專利範圍第12項所述的非揮發性記憶體的製造方法，更包括於該第一堆疊結構與該基底之間以及該第二堆疊結構與該基底之間形成一第一介電層。
14. 如申請專利範圍第12項所述的非揮發性記憶體的製造方法，其中該第一堆疊結構更包括一第二介電層，且該第二堆疊結構更包括一第三介電層，該第二介電層設置於該第一導體層與該第二導體層之間，該第三介電層設置於該第三導體層與該第四導體層之間且具有一開口，該第四導體層穿過該開口而連接至該第 三導體層。
15. 如申請專利範圍第14項所述的非揮發性記憶體的製造方法，其中該第一堆疊結構與該第二堆疊結構的形成方法包括：於該基底上依序形成一第一導體材料層、一第一介電材料層、一第二導體材料層與一圖案化罩幕層，其中該第一介電材料層中已形成有該開口；以及以該圖案化罩幕層為罩幕，移除部分該第二導體材料層、部分該第一介電材料層及部分該第一導體材料層，而分別形成該第二導體層與該第四導體層、該第二介電層與該第三介電層及該第一導體層與該第三導體層。
16. 如申請專利範圍第12項所述的非揮發性記憶體的製造方法，其中更包括：於該第二導體層的側壁上形成一第一間隙壁，且該第一間隙壁位於部分該第一導體層上；以及於該第四導體層的側壁上形成一第二間隙壁，且該第二間隙壁位於部分該第三導體層上。
17. 如申請專利範圍第12項所述的非揮發性記憶體的製造方法，更包括於該第一堆疊結構與該第二堆疊結構之間形成一第四介電層。
18. 如申請專利範圍第12項所述的非揮發性記憶體的製造方法，更包括於該第五導體層與該第一堆疊結構之間以及該第五導體層與該基底之間形成一第五介電層。
19. 如申請專利範圍第12項所述的非揮發性記憶體的製造方法，更包括於該基底上形成一第三堆疊結構與一第四堆疊結構，其中該第三堆疊結構與該第一堆疊結構為相同的組件，且對稱設置於該第五導體層的兩側，該第四堆疊結構與該第二堆疊結構為相同的組件，且對稱設置於該第五導體層的兩側。
20. 如申請專利範圍第12項所述的非揮發性記憶體的製造方法，更包括於該基底中形成一第三摻雜區，該第三摻雜區與該第二摻雜區對稱設置於該第五導體層的兩側。