TWI596774B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI596774B
TWI596774B TW102142436A TW102142436A TWI596774B TW I596774 B TWI596774 B TW I596774B TW 102142436 A TW102142436 A TW 102142436A TW 102142436 A TW102142436 A TW 102142436A TW I596774 B TWI596774 B TW I596774B
Authority
TW
Taiwan
Prior art keywords
gate
insulating layer
layer pattern
gate insulating
region
Prior art date
Application number
TW102142436A
Other languages
English (en)
Other versions
TW201436224A (zh
Inventor
柳泰光
權倍成
金龍泰
鄭喆浩
崔容碩
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201436224A publication Critical patent/TW201436224A/zh
Application granted granted Critical
Publication of TWI596774B publication Critical patent/TWI596774B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

半導體裝置及其製造方法 對相關申請案之交叉參考
本申請案依據35 U.S.C.§119而主張2013年3月15日於韓國智慧財產局(KIPO)提申的韓國專利申請案第10-2013-0027775號之優先權，該申請案之內容係整體以參考方式併入本文中。
發明領域
一些示範實施例係有關半導體裝置和/或其製造方法。更尤其是，示範實施例係關於具有晶胞區域及邏輯區域兩者之快閃記憶體裝置及/或其製造方法。
發明背景
在快閃記憶體裝置中，已開發出形成晶胞元件以及邏輯元件的方法。下一代觸控式IC產品可能並非僅由邏輯區域中之高壓(HV)元件的電壓來驅動，且因此在邏輯區域中亦需要超高壓(UHV)元件。UHV元件使用具有大厚度之閘極絕緣層，其對於UHV元件之特性可為重要的。因此，存在對製造快閃記憶體裝置之方法的需要，在該快閃 記憶體裝置中，可相對於形成晶胞元件將UHV元件之閘極絕緣層形成為具有大厚度。
發明概要
至少一示範實施例提供一種製造具有晶胞區域也具有邏輯區域的一快閃記憶體裝置的方法。
至少一示範實施例提供一種具有晶胞區域也具有邏輯區域的快閃記憶體裝置。
根據至少一示範實施例，係提供一種製造半導體裝置之方法。在該方法中，在一基體之一晶胞區域上形成一分離閘極結構，該基體包括形成有記憶體晶胞之該晶胞區域及形成有邏輯元件之一邏輯區域。該邏輯區域具有一高壓區域、一超高壓區域及一低壓區域，且該分離閘極結構包括一第一閘極絕緣層圖案、一浮動閘極、一穿隧絕緣層圖案及一控制閘極。在該分離閘極結構及該基體上形成一間隔層。蝕刻該間隔層以在該分離閘極結構之一側壁上形成一間隔器，且在該基體之該超高壓區域上形成一第二閘極絕緣層圖案。在該基體之該高壓區域、該第二閘極絕緣層圖案及該基體之該低壓區域中的各者上形成一閘電極。
在至少一示範實施例中，在形成該閘電極之前，係可進一步在該基體之該高壓區域和該第二閘極絕緣層圖案中之各者上形成一第三閘極絕緣層圖案。
在至少一示範實施例中，在形成該第三閘極絕緣 層圖案之後，係可進一步在該高壓區域中之該第三閘極絕緣層圖案、該超高壓區域中之該第三閘極絕緣層圖案、及該基體之該低壓區域中之各者上形成一第四閘極絕緣層圖案。
在至少一示範實施例中，當該分離閘極結構已形成時，係可在該基體上連續形成一第一閘極絕緣層和一浮動閘極層。可圖案化該浮動閘極層及該第一閘極絕緣層，以形成連續堆疊於該基體之該晶胞區域上的該第一閘極絕緣層圖案及該浮動閘極。可在該基體上連續形成一穿隧絕緣層及一控制閘極層，以覆蓋該第一閘極絕緣層圖案及該浮動閘極。可圖案化該控制閘極層及該穿隧絕緣層。
在至少一示範實施例中，當已圖案化該浮動閘極層和該第一閘極絕緣層時，係可形成一第一遮罩以曝露該浮動閘極層之與該基體之該晶胞區域重疊的一部分。可使該浮動閘極層之該經曝露部分氧化以形成一氧化物層。可在該第一遮罩之一側壁上形成一第二遮罩以部分地覆蓋該氧化物層。可使用該第二遮罩作為一蝕刻遮罩來蝕刻該氧化物層以形成一氧化物層圖案。可移除該第一遮罩及該第二遮罩。可使用該氧化物層圖案作為一蝕刻遮罩來蝕刻該浮動閘極層及該第一閘極絕緣層。
在至少一示範實施例中，在形成該第一閘極絕緣層和該浮動閘極層之前，係可在該超高壓區域中於該基體之一上部部分處摻入雜質。
在至少一示範實施例中，在該閘電極已形成時， 係可在該分離閘極結構、該間隔器、該第二閘極絕緣層圖案和該基體上形成一閘電極層。可圖案化該閘電極層。
在至少一示範實施例中，係可將該第一閘極絕緣層圖案、該穿隧絕緣層圖案和該間隔層形成為含有氧化矽，並且係可將該浮動閘極、該控制閘極和該閘電極形成為含有經摻雜多晶矽。
根據至少一示範實施例，係提供一種半導體裝置。該半導體裝置包括一分離閘極結構、一間隔器、一第二閘極結構、一第三閘極結構及一第四閘極結構。該分離閘極結構形成於一基體之一晶胞區域上，該基體包括形成有記憶體晶胞之該晶胞區域及形成有邏輯元件之一邏輯區域。該邏輯區域具有一高壓區域、一超高壓區域及一低壓區域。該分離閘極結構包括連續堆疊之一第一閘極絕緣層圖案、一浮動閘極、一穿隧絕緣層圖案及一控制閘極。該間隔器形成於該分離閘極結構之一側壁上。該第二閘極結構包括連續堆疊於該基體之該高壓區域上的一第二閘極絕緣層圖案結構及一閘電極，該第二閘極絕緣層圖案結構具有一第一厚度。該第三閘極結構包括連續堆疊於該基體之該超高壓區域上的一第三閘極絕緣層圖案結構及該閘電極，該第三閘極絕緣層圖案結構具有一第二厚度。該第四閘極結構包括連續堆疊於該基體之該低壓區域上的一第四閘極絕緣層圖案結構及該閘電極，該第四閘極絕緣層圖案結構具有一第三厚度。該間隔器包括與該第三閘極絕緣層圖案結構之材料實質上相同的一材料。該第二厚度大於該 第一厚度，且該第一厚度大於該第三厚度。
在至少一示範實施例中，該第四閘極絕緣層圖案結構可包括一第四閘極絕緣層圖案，該第二閘極絕緣層圖案結構可包括連續堆疊的一第三閘極絕緣層圖案和該第四閘極絕緣層圖案，並且該第三閘極絕緣層圖案結構可包括連續堆疊的一第二閘極絕緣層圖案、該第三閘極絕緣層圖案和該第四閘極絕緣層圖案。
在至少一示範實施例中，該等第二、第三和第四閘極絕緣層圖案可含有氧化矽。
在至少一示範實施例中，該間隔器可含有實質上與該第二閘極絕緣層圖案之材料相同的一材料。
在至少一示範實施例中，該間隔器和該第二閘極絕緣層圖案可含有氧化矽。
在至少一示範實施例中，該間隔器和該第二閘極絕緣層圖案可含有氮化矽，並且該等第三和第四閘極絕緣層圖案可含有氧化矽。
在至少一示範實施例中，該分離閘極結構可包括一對第一閘極結構，其各包括該第一閘極絕緣層圖案、該浮動閘極、該穿隧絕緣層圖案和該控制閘極。該間隔器可形成於各第一閘極結構之一外部側壁上。
根據至少一示範實施例，係提供一種製造半導體裝置之方法。在該方法中，在一基體之一晶胞區域上形成一對第一閘極結構，該基體包括形成有記憶體晶胞之該晶胞區域及形成有邏輯元件之一邏輯區域。該邏輯區域具有 一高壓區域、一超高壓區域及一低壓區域。各第一閘極結構包括一第一閘極絕緣層圖案、一浮動閘極、一介電層圖案、一控制閘極及一硬式遮罩。在該對第一閘極結構及該基體上形成一間隔層。蝕刻該間隔層以在各第一閘極結構之一側壁上形成一間隔器，且在該基體之該超高壓區域上形成一第二閘極絕緣層圖案。在該對第一閘極結構、該間隔器、該第二閘極絕緣層圖案及該基體上形成一穿隧絕緣層。蝕刻該穿隧絕緣層以形成一穿隧絕緣層圖案及一第三閘極絕緣層圖案。在各第一閘極結構之一內部側壁及該基體之處於該對第一閘極結構之間的一部分上形成該穿隧絕緣層圖案，且在該基體之該高壓區域及該第二閘極絕緣層圖案中的各者上形成該第三閘極絕緣層圖案。在各第一閘極結構之一外部側壁上形成一字線，且在該第三閘極絕緣層圖案及該基體之該低壓區域中的各者上形成一閘電極。
在至少一示範實施例中，當該字線和該閘電極已形成時，係在該對第一閘極結構之間形成一抹除閘極。
在至少一示範實施例中，在形成該字線和該閘電極之前，係可進一步在各個第三閘極絕緣層圖案上形成一第四閘極絕緣層圖案。
在至少一示範實施例中，在該第四閘極絕緣層圖案已形成之後，係可進一步在該穿隧絕緣層圖案、該第四閘極絕緣層圖案、和該基體之該低壓區域中之各者上形成一第五閘極絕緣層圖案。
在至少一示範實施例中，在形成該穿隧絕緣層之 前，係可將該間隔器之在各個第一閘極結構之該內部側壁上的一部分移除。可在該基體之一上部部分處在該對第一閘極結構之間形成一雜質區域。可熱氧化該雜質區域之一上部部分以形成一氧化物層。
在至少一示範實施例中，在形成該對第一閘極結構之前，係可在該超高壓區域中於該基體之一上部部分處摻入雜質。
根據至少一示範實施例，係提供一種半導體裝置。該半導體裝置包括一分離閘極結構、一第二閘極結構、一第三閘極結構及一第四閘極結構。該分離閘極結構包括一對第一閘極結構、一穿隧絕緣層圖案、一間隔器、一字線及一抹除閘極。該對第一閘極結構形成於一基體之一晶胞區域上，該基體包括形成有記憶體晶胞之該晶胞區域及形成有邏輯元件之一邏輯區域。該邏輯區域具有一高壓區域、一超高壓區域及一低壓區域。各第一閘極結構包括連續堆疊之一第一閘極絕緣層圖案、一浮動閘極、一介電層圖案、一控制閘極及一硬式遮罩。該穿隧絕緣層圖案形成於各第一閘極結構之一內部側壁及該基體之處於該對第一閘極結構之間的一部分上。該字線接觸該間隔器。該抹除閘極形成於該穿隧絕緣層圖案上在該對第一閘極結構之間。該第二閘極結構包括連續堆疊於該基體之該高壓區域上的一第二閘極絕緣層圖案結構及一閘電極，該第二閘極絕緣層圖案結構具有一第一厚度。該第三閘極結構包括連續堆疊於該基體之該超高壓區域上的一第三閘極絕緣層圖 案結構及該閘電極，該第三閘極絕緣層圖案結構具有一第二厚度。該第四閘極結構包括連續堆疊於該基體之該低壓區域上的一第四閘極絕緣層圖案結構及該閘電極，該第四閘極絕緣層圖案結構具有一第三厚度。該間隔器包括與該第三閘極絕緣層圖案結構之材料實質上相同的一材料。該第二厚度大於該第一厚度，且該第一厚度大於該第三厚度。
在至少一示範實施例中，該第四閘極絕緣層圖案結構可包括一第五閘極絕緣層圖案，該第二閘極絕緣層圖案結構可包括連續堆疊的一第三閘極絕緣層圖案、該第四閘極絕緣層圖案和該第五閘極絕緣層圖案，並且該第三閘極絕緣層圖案結構可包括連續堆疊的一第二閘極絕緣層圖案、該第三閘極絕緣層圖案、該第四閘極絕緣層圖案和該第五閘極絕緣層圖案。
在至少一示範實施例中，該間隔器可含有實質上與該第二閘極絕緣層圖案之材料相同的一材料，並且該穿隧絕緣層圖案可含有實質上與該第四閘極絕緣層圖案之材料相同的一材料。
在至少一示範實施例中，係可在該對第一閘極結構之間在該基體之一上部部分處形成一雜質區域，並且該半導體裝置可進一步包括在該雜質區域與該穿隧絕緣層圖案之間的一氧化物層。
根據至少一示範實施例，在用於包括有形成有一分離閘極結構在內的一晶胞區域及具有一高壓區域、一超高壓區域和一低壓區域的一邏輯區域的半導體裝置的一方 法中，形成於該高壓區域、該超高壓區域和該低壓區域中的閘極絕緣層圖案結構可係具有彼此不同的成分，且可根據所被施加之電壓被輕易形成為具有所需厚度。
根據至少一示範實施例，係提供一種半導體裝置，其包括：在一基體之一晶胞區域上的一分離閘極結構，該基體包括該晶胞區域和一邏輯區域，該分離閘極結構包括連續堆疊的一第一閘極絕緣層圖案、一浮動閘極和一控制閘極；在該分離閘極結構之一側壁上的一間隔器；一第二閘極結構，其包括連續堆疊於該邏輯區域之一高壓部分上的一第二閘極絕緣層圖案結構和一閘電極；一第三閘極結構，其包括連續堆疊於該邏輯區域之一超高壓部分上的一第三閘極絕緣層圖案結構和該閘電極，該第三絕緣層圖案結構係以與該間隔器相同的一材料形成；以及一第四閘極結構，其包括連續堆疊於該邏輯區域之一低壓部分上的一第四閘極絕緣層圖案結構和該閘電極。
該第二閘極絕緣層圖案結構、該第三絕緣層圖案結構和該第四絕緣層圖案結構之厚度可係不同的。該第二閘極絕緣層圖案結構可具有一第一厚度，該第三閘極絕緣層圖案結構可具有一第二厚度，且該第四閘極絕緣層圖案結構可具有一第三厚度。該第二厚度可大於該第一厚度，且該第一厚度可大於該第三厚度。
該第四閘極絕緣層圖案結構可包括一第四閘極絕緣層圖案，該第二閘極絕緣層圖案結構可包括連續堆疊的一第三閘極絕緣層圖案和該第四閘極絕緣層圖案，並且 該第三閘極絕緣層圖案結構可包括連續堆疊的一第二閘極絕緣層圖案、該第三閘極絕緣層圖案和該第四閘極絕緣層圖案。
該分離閘極結構可包括一對第一閘極結構。該等第一閘極結構中之各者可包括連續堆疊之該第一閘極絕緣層圖案、該浮動閘極、一介電層圖案、該控制閘極及一硬式遮罩。該間隔器可形成於該等第一閘極結構中之各者的一外部側壁上。
根據至少一示範實施例，係提供一種製造半導體裝置之方法，其包含：在一基體之一晶胞區域上形成一分離閘極結構，該基體包括該晶胞區域和一邏輯區域，該分離閘極結構包括連續堆疊的一第一閘極絕緣層圖案、一浮動閘極和一控制閘極；同時形成一間隔器和一第二閘極絕緣層圖案，該間隔器係形成於該分離閘極結構之一側壁上，並且該第二閘極絕緣層圖案係形成於該邏輯區域之一超高壓部分上；以及在該邏輯區域之一高壓部分、該第二閘極絕緣層圖案、及該邏輯區域之一低壓部分上形成一閘電極。
該方法可進一步包括：在該邏輯區域之該高壓部分上、及在該邏輯區域之該超高壓部分中於該第二閘極絕緣層圖案上形成一第三閘極絕緣層圖案。
該方法可進一步包括：在該邏輯區域之該高壓部分中於該第三閘極絕緣層圖案上、在該邏輯區域之該超高壓部分中於該第三閘極絕緣層圖案上、及在該邏輯區域之 該低壓部分上形成一第四閘極絕緣層圖案。
形成該分離閘極結構的動作可包括：在該基體之該晶胞區域上形成一對第一閘極結構，該等第一閘極結構各包括該第一閘極絕緣層圖案、該浮動閘極、一介電層圖案、該控制閘極和一硬式遮罩。
同時形成該間隔層和該第二閘極絕緣層圖案的動作可包括：在該分離閘極結構和該基體上形成一間隔層；以及同時蝕刻該間隔層以形成該間隔器和該第二閘極絕緣層圖案。
係可藉由用於在該晶胞區域中於該分離閘極結構之一側壁上形成一間隔器的一製程來將該超高壓區域中之該閘極絕緣層圖案結構形成為具有足夠厚的厚度。
100‧‧‧基體
101‧‧‧第一雜質區域
102‧‧‧第一井
103‧‧‧第二雜質區域
104‧‧‧第二井
105‧‧‧第三雜質區域
106‧‧‧第三井
107‧‧‧第四雜質區域
108‧‧‧第四井
109‧‧‧第五雜質區域
110‧‧‧隔離層
120、310‧‧‧第一閘極絕緣層
125、315‧‧‧第一閘極絕緣層圖案
130、320‧‧‧浮動閘極層
133、305‧‧‧氧化物層
135、325‧‧‧浮動閘極
137‧‧‧氧化物層圖案
140‧‧‧第一遮罩
145、357‧‧‧第一開口
150‧‧‧第二遮罩
155、380‧‧‧第二開口
160‧‧‧穿隧絕緣層
165‧‧‧穿隧絕緣層圖案
170、345‧‧‧控制閘極
180、390‧‧‧間隔層
182、392‧‧‧第一間隔器
184、394‧‧‧第二間隔器
186、396‧‧‧第二閘極絕緣層圖案
190、410‧‧‧第三閘極絕緣層
194、196、414、416‧‧‧第三閘極絕緣層圖案
200‧‧‧第三光阻層
205、425‧‧‧第三開口
210‧‧‧第三光阻圖案
220‧‧‧第四閘極絕緣層
224、226、228、434、436‧‧‧第四閘極絕緣層圖案
225、455‧‧‧第五閘極絕緣層圖案結構
227、457‧‧‧第六閘極絕緣層圖案結構
230、460‧‧‧閘電極層
232、472‧‧‧第一閘極結構
234、236、238、464、466、468‧‧‧閘電極
244、474‧‧‧第二閘極結構
245、475‧‧‧第五閘極結構
246、476‧‧‧第三閘極結構
247、477‧‧‧第六閘極結構
248、478‧‧‧第四閘極結構
330‧‧‧介電層
335‧‧‧介電層圖案
340‧‧‧控制閘極層
350‧‧‧硬式遮罩層
355‧‧‧硬式遮罩
360‧‧‧偏移間隔器
370‧‧‧第二光阻圖案
395‧‧‧第三間隔器
420‧‧‧第四光阻層
430‧‧‧穿隧絕緣層/第四閘極絕緣層
432‧‧‧第一穿隧絕緣層圖案
433‧‧‧第二穿隧絕緣層圖案
445‧‧‧第五光阻圖案
450‧‧‧第五閘極絕緣層
452、454、456、458‧‧‧第五閘極絕緣層圖案
471‧‧‧字線
473‧‧‧抹除閘極
480‧‧‧絕緣夾層
490‧‧‧位元線接點
500‧‧‧位元線
I‧‧‧第一區域
II‧‧‧第二區域
III‧‧‧第三區域
IV‧‧‧第四區域
一些示範實施例可從下面結合附圖所作的詳細描述中更清楚理解。圖1至圖32表示如本文中所描述之非限制性示範實施例。
圖1為例示根據至少一示範實施例之半導體裝置的橫截面圖；圖2至圖15為例示出根據至少一示範實施例之製造半導體裝置之方法的數個階段的橫截面圖；圖16為例示根據至少一示範實施例之半導體裝置的橫截面圖；圖17為例示根據至少一示範實施例之半導體裝置的橫截面圖；且圖18為例示圖17之半導體裝置的俯視 圖；圖19至圖31為例示根據至少一示範實施例之製造半導體裝置之方法的數個階段的橫截面圖；並且圖32為例示根據至少一示範實施例之半導體裝置的橫截面圖。
較佳實施例之詳細說明
將於下文中參看附圖而更充分描述許多示範實施例，一些示範實施例係示於這些附圖中。然而，本發明概念可以許多不同形式來體現且不應被理解為限於本文所陳述的示範實施例。更確切而言，提供此等示範實施例以使得此描述將為透徹且完整的，且將本發明概念之範疇完全傳達給熟習此項技術者。在諸圖式中，為了清晰起見，可能誇示了層及區域之大小及相對大小。
會可理解，當一元件或層被稱為是「在另一元件或層上」、「連接至另一元件或層」或「耦接至另一元件或層」時，其可係直接在該另一元件或層上、直接連接或耦接至該另一元件或層，或是可有中介元件或層存在。對比而言，當一元件被稱為「直接在另一元件或層上」、「直接連接至另一元件或層」或「直接耦接至另一元件或層」時，不存在介入元件或層。貫穿全文相似數字指代相似元件。如本文所使用，術語「及/或」包括相關聯的所列項目中之一或多者中的任一者及所有組合。
會可理解，雖然可能已於本文中使用第一、第 二、第三、第四等詞語來描述各種元件、組件、區域、層及/或區段，但此等元件、組件、區域、層及/或區段不應受該等詞語限制。此等詞語僅用以區分一元件、組件、區域、層或區段與另一區域、層或區段。因此，在不偏離本發明概念之教示的情況下，可將下文所論述之第一元件、組件、區域、層或區段稱作第二元件、組件、區域、層或區段。
為了便於描述，諸如「在...之下」、「在...下方」、「下部」、「在...上方」、「上部」及其他類似詞語的空間相對用語係可於本文中使用來描述一元件或特徵與另一個(另一些)元件或特徵的關係，就像是在圖式中所例示出的一樣。應理解，除諸圖中所描繪之定向之外，空間相對詞語亦意欲涵蓋處於使用中或操作中之裝置之不同定向。舉例而言，若裝置在諸圖中翻轉，則描述為「在其他元件或特徵下方」或「在其他元件或特徵之下」之元件將定向為「在其他元件或特徵上方」。因此，例示性詞語「在...下方」可涵蓋上方與下方兩個定向。裝置可以其他方式定向(旋轉90或在其他定向下)且相應地解譯本文中所使用之空間相對描述符。
本文中所使用之詞語僅係用於描述特定示範實施例，並不欲限制本發明概念。如本文所使用，除非上下文明確地另外指示，否則單數形式「一」及「該」意欲亦包括複數形式。應進一步理解，詞語「包含(comprises及/或comprising)」在於本說明書中使用時指定所陳述之特徵、整體、步驟、操作、元件及/或組件之存在，但並不排 除一或多個其他特徵、整體、步驟、操作、元件、組件及/或其群組之存在或添加。
於本文中，係參看為理想示範實施例(及中間結構)之概圖的橫截面例示圖來描述示範實施例。因而，將預期到由於，例如，製造技術及/或容限而產生的說明之形狀的變化。因此，不應將示範實施例解釋為限於本文中所說明之區域的特定形狀，而應包括由於，例如，製造而產生的形狀之偏差。舉例而言，說明為矩形之植入區域通常在其邊緣處將具有修圓或彎曲特徵及/或植入物濃度之梯度，而非自植入區域至非植入區域之二元改變。同樣地，藉由植入而形成之內埋區域可在一些植入中產生處於內埋區域與藉以進行植入之表面之間的區域。因此，諸圖中所說明之區域本質上為示意性的且區域之形狀不意欲說明裝置之區域的實際形狀，且不意欲限制本發明概念之範疇。
除非有另外定義，否則本文中所使用的所有詞語(包括技術和科學術語)所具有之含意係與熟習本發明概念所屬之技術者所一般理解的含義相同。將進一步理解，詞語(諸如，常用詞典中所定義之詞語)應被解譯為具有與其在相關技術之上下文中之含義一致的含義，且不會以理想化或過於正式的意義來解譯，除非本文明確如此定義。
圖1為例示根據至少一示範實施例之半導體裝置的橫截面圖。
參看圖1，該半導體裝置可包括分離閘極結構、第二間隔器184、第二閘極結構244、第三閘極結構246及 第四閘極結構248。該半導體裝置可進一步包括第一雜質區域101、第二雜質區域103、第三雜質區域105、第四雜質區域107及第五雜質區域109。
基體100可為含有半導體材料(例如，矽、鍺等)的半導體基體、絕緣體上矽(SOI)基體、絕緣體上鍺(GOI)基體等。基體100可包括第一區域I、第二區域II、第三區域III及第四區域IV。在至少一示範實施例中，該第一區域I可為形成有記憶體晶胞之晶胞區域，第二區域至第四區域II、III及IV可為形成有邏輯元件之邏輯區域。尤其是，第二區域II可為高壓區域，第三區域III可為超高壓區域，且第四區域IV可為低壓區域。可將小於約5V之電壓施加至低壓區域，可將在約5V至約15V之範圍中的電壓施加至高壓區域，且可將大於約15V之電壓施加至超高壓區域。
隔離層110可係形成於基體100上，並且因此，基體100可分成作用區域及場區域。在充當超高壓區域之第三區域III中的隔離層110相比在第一區域I、第二區域II及第四區域IV中之隔離層100可具有較寬之寬度或較厚之厚度，該第一區域I、該第二區域II及該第四區域IV分別充當晶胞區域、高壓區域及低壓區域。
第一井102、第二井104、第三井106及第四井108可分別於第一區域I、第二區域II、第三區域III及第四區域IV中於基體100處形成。第一井至第四井102、104、106及108可摻入有p型雜質之n型雜質。在圖1中，第一 區域至第四區域I、II、III及IV分別具有第一井至第四井102、104、106及108。或者，第一區域至第四區域I、II、III及IV中之各者可具有兩個井(未圖示)，該兩個井摻入有彼此具有不同導電類型之雜質。亦即，第一區域至第四區域I、II、III及IV中之各者可包括：負通道金屬氧化物半導體(NMOS)區域，其具有摻入有P型雜質之井；及正通道金屬氧化物半導體(PMOS)區域，其具有摻入有n型雜質之井區域。
在至少一示範實施例中，該分離閘極結構可包括一對第一閘極結構232，其各可包括於第一區域I中連續堆疊於基體100上的第一閘極絕緣層圖案125、浮動閘極135、穿隧絕緣層圖案165及控制閘極170。各第一閘極結構232可進一步包括在浮動閘極135與穿隧絕緣層圖案165之間的氧化物層圖案137。
第一閘極絕緣層圖案125可在第一區域I中形成於基體100上，且可包括，例如，氧化矽。
浮動閘極135可係形成於第一閘極絕緣層圖案125上，且可包括，例如，經摻雜多晶矽或金屬。
氧化物層圖案137可係形成於浮動閘極135上。在一示範實施例中，該對氧化物層圖案137中之一者的面向該對氧化物層圖案137中之另一者的第一表面之垂直長度可大於該對氧化物層圖案137中之一者的與其第一表面對置的第二表面之垂直長度。氧化物層圖案137可包括，例如，氧化矽。
在至少一示範實施例中，穿隧絕緣層圖案165可係以保形方式形成於第一閘極絕緣層圖案125之側壁、浮動閘極135之側壁、氧化物層圖案137及基體100之處於第一區域I中的一部分上。因此，穿隧絕緣層圖案165之下部部分可具有類似「L」之形狀。穿隧絕緣層圖案165可包括，例如，氧化矽。
控制閘極170可係形成於穿隧絕緣層圖案165上。由於穿隧絕緣層圖案165之下部部分可具有類似「L」之形狀，因此控制閘極170之下部部分亦可具有類似「L」之形狀。控制閘極170可包括，例如，經摻雜多晶矽或金屬。
在至少一示範實施例中，各個第一閘極結構232可以實質上平行於基體100之上表面的第二方向延伸，並且第一閘極結構232可在實質上平行於基體100之上表面且實質上垂直於第二方向的第一方向上彼此間隔開。
第二間隔器184可係形成於各個第一閘極結構232之側壁上。當將該對第一閘極結構232中之一者的面向該對第一閘極結構232中之另一者的第一側壁界定為內部側壁，且將該對第一閘極結構232中之一者的與其第一側壁對置的第二側壁界定為外部側壁時，第二間隔器184可形成於各第一閘極結構232之外部側壁上。在至少一示範實施例中，第二間隔器184可形成於控制閘極170之外部側壁上，且進一步形成於穿隧絕緣層圖案165之外部側壁上。第二間隔器184可包括，例如，氧化矽或氮化矽。
第一雜質區域101及第二雜質區域103可係於第一區域I中形成於基體100之上部部分處，鄰近分離閘極結構。尤其是，第一雜質區域101可形成於基體100之上部部分處在第一閘極結構232之間，且第二雜質區域103可形成於基體100之上部部分處鄰近於各第一閘極結構232之外部側壁。第一雜質區域101及第二雜質區域103可包括導電類型與第一井102之導電類型不同的雜質。亦即，在NMOS區域中，第一雜質區域101及第二雜質區域103可包括n型雜質，且在PMOS區域中，第一雜質區域101及第二雜質區域103可包括p型雜質。
分離閘極結構以及第一雜質區域101和第二雜質區域103可形成電晶體。舉例而言，第一雜質區域101可充當電晶體之源極區域，且第二雜質區域103可充當電晶體之汲極區域。
第二閘極結構244可包括在第二區域II中連續堆疊於基體100上的第二閘極絕緣層圖案結構及閘電極234，該第二閘極絕緣層圖案結構具有第一厚度。在至少一示範實施例中，第二閘極絕緣層圖案結構可包括連續堆疊於第二區域II中基體100上之第三閘極絕緣層圖案194及第四閘極絕緣層圖案224。舉例而言，第三閘極絕緣層圖案194及第四閘極絕緣層圖案224可包括氧化矽。
第三雜質區域105可係在第二區域II中形成於基體100之上部部分處，鄰近第二閘極結構244。第三雜質區域105可包括導電類型與第二井104之導電類型不同的 雜質。亦即，在NMOS區域中，第三雜質區域105可包括n型雜質，且在PMOS區域中，第三雜質區域105可包括p型雜質。
第三閘極結構246可包括在第三區域III中連續堆疊於基體100上的第三閘極絕緣層圖案結構及閘電極236，該第三閘極絕緣層圖案結構具有第二厚度。在至少一示範實施例中，第三閘極絕緣層圖案結構可包括連續堆疊於第三區域III中基體100上之第二閘極絕緣層圖案186、第三閘極絕緣層圖案196及第四閘極絕緣層圖案226。在至少一示範實施例中，第二閘極絕緣層圖案186可包括與第二間隔器184之材料實質上相同的材料(例如，氧化矽或氮化矽)。舉例而言，第三閘極絕緣層圖案196及第四閘極絕緣層圖案226可包括氧化矽。
第四雜質區域107可係在第三區域III中形成於基體100之上部部分處，鄰近第三閘極結構246。第四雜質區域107可包括導電類型與第三井106之導電類型不同的雜質。亦即，在NMOS區域中，第四雜質區域107可包括n型雜質，且在PMOS區域中，第四雜質區域107可包括p型雜質。
第四閘極結構248可包括在第四區域IV中連續堆疊於基體100上的第四閘極絕緣層圖案結構及閘電極238，該第四閘極絕緣層圖案結構具有第三厚度。第三厚度可低於第一厚度。在至少一示範實施例中，第四閘極絕緣層圖案結構可包括在第四區域IV中基體100上之第四閘極 絕緣層圖案228。舉例而言，第四閘極絕緣層圖案228可包括氧化矽。
第五雜質區域109可係在第四區域IV中形成於基體100之上部部分處，鄰近第四閘極結構248。第五雜質區域109可包括導電類型與第四井108之導電類型不同的雜質。亦即，在NMOS區域中，第五雜質區域109可包括n型雜質，且在PMOS區域中，第五雜質區域109可包括p型雜質。
在根據至少一示範實施例之此半導體裝置中，分別施加有高壓、超高壓及低壓之在第二區域II、第三區域III及第四區域IV中的第二閘極結構244、第三閘極結構246及第四閘極結構248可包括彼此具有不同成份的閘極絕緣層圖案結構。亦即，第二閘極結構244可包括第三閘極絕緣層圖案194及第四閘極絕緣層圖案224，第三閘極結構246可包括第二閘極絕緣層圖案186、第三閘極絕緣層圖案196及第四閘極絕緣層圖案226，且第四閘極結構248可包括第四閘極絕緣層圖案228。因此，第二區域II、第三區域III及第四區域IV中之第二閘極結構244、第三閘極結構246及第四閘極結構248中的各者可分別具有閘極絕緣層圖案結構，該閘極絕緣層圖案結構具有根據施加至各區域之電壓的所需厚度。
在當前實施例中，第四閘極結構248、第二閘極結構244及第三閘極結構246可分別包括具有單層結構、雙層結構及三層結構的第四閘極絕緣層圖案結構、第二閘 極絕緣層圖案結構及第三閘極絕緣層圖案結構，但，第四閘極結構248、第二閘極結構244及第三閘極結構246可不侷限於此。亦即，第四閘極層圖案結構、第二閘極層圖案結構及第三閘極層圖案結構可分別具有多於一個、兩個及三個層之層，只要第四閘極層圖案結構、第二閘極層圖案結構及第三閘極層圖案結構可依此次序具有漸少層以便依此次序具有漸少厚度即可。
在圖1中，僅示出包括該對第一閘極結構232的一分離閘極結構，然而，係可在第一方向上形成複數個分離閘極結構。
圖2至圖15為例示根據至少一示範實施例之製造半導體裝置之方法的數個階段的橫截面圖。此方法可用於製造圖1之半導體裝置，然而，可能不限於此。
請參看圖2，可在基體100上形成隔離層110，並且可分別在基體100之第一區域I、第二區域II、第三區域III及第四區域IV處形成第一井102、第二井104、第三井106及第四井108。
在至少一示範實施例中，可係藉由淺溝槽隔離(STI)製程形成隔離層110。可形成隔離層110以在充當超高壓區域之第三區域III中比在第一區域I、第二區域II及第四區域IV中具有較寬寬度或較厚厚度，該第一區域I、該第二區域II及該第四區域IV分別充當晶胞區域、高壓區域及低壓區域。
在至少一示範實施例中，可係藉由將雜質植入至 基體100中來形成第一井至第四井102、104、106及108。因此，第一井至第四井102、104、106及108可摻入有n型雜質或p型雜質。在圖2中，第一區域至第四區域I、II、III及IV分別具有第一井至第四井102、104、106及108，然而，第一區域至第四區域I、II、III及IV中之各者可具有兩個井(未圖示)，該兩個井摻入有彼此具有不同導電類型之雜質。
或者是，可在形成隔離層110之前形成第一井至第四井102、104、106及108。
可係使用第一光阻圖案(未圖示)作為離子植入遮罩來在第三區域III中將雜質植入至基體100之上部部分以形成第四雜質區域107。因此，可在於超高壓區域中形成閘電極236(參看圖5)之前在該區域中形成第四雜質區域107，使得歸因於植入製程，雜質可能無法穿透閘電極236。
請參看圖3，係可在上有隔離層110的基體100上連續形成第一閘極絕緣層120、浮動閘極層130及第一遮罩140。
在至少一示範實施例中，係可藉由化學氣相沈積(CVD)製程、原子層沈積(ALD)製程、物理氣相沈積(PVD)製程等來將第一閘極絕緣層120形成為含有，例如，氧化矽。或者，可藉由熱氧化製程在基體100之上部部分上形成第一閘極絕緣層120。
可藉由CVD製程、ALD製程、PVD製程等來將浮動閘極層130形成為含有經摻雜多晶矽或金屬。
可藉由CVD製程、ALD製程、PVD製程等來將第一遮罩140形成為含有，例如，氮化矽。可形成第一遮罩140以具有第一開口145，該第一開口145曝露浮動閘極層130之在第一區域I中的部分。在至少一示範實施例中，可形成第一開口145以在實質上平行於基體100之上表面的第二方向上延伸。
請參看圖4，係可氧化浮動閘極層130之藉由第一開口145而曝露的部分以形成氧化物層133。氧化物層133可根據第一開口145之形狀在第二方向上延伸。
在至少一示範實施例中，係可藉由在浮動閘極層130之經曝露部分上進行熱氧化製程來形成氧化物層133。或者，可使用氧氣及氫氣藉由濕式氧化製程來形成氧化物層133。在一示範實施例中，可形成氧化物層133以具有凸形。
請參看圖5，係可在第一開口145中於第一遮罩140之側壁上形成第二遮罩150以部分覆蓋氧化物層133。
在至少一示範實施例中，係可形成第二遮罩層以覆蓋氧化物層133及第一遮罩140，並可各向異性地蝕刻第二遮罩層150以在第一遮罩140之側壁上將第二遮罩150形成為覆蓋氧化物層133之邊緣部分。因此，可形成第二遮罩150以在第一遮罩140之各側壁上於第二方向上延伸。可形成第二遮罩層以包括，例如，氮化矽。
請參看圖6，係可使用第一遮罩140及第二遮罩150作為蝕刻遮罩來蝕刻氧化物層133，以在浮動閘極層 130上形成氧化物層圖案137。在至少一示範實施例中，可形成在實質上平行於基體100之上表面且實質上垂直於第二方向的第一方向上彼此間隔開的一對氧化物層圖案137，且氧化物層圖案137之面向彼此的內部側壁之垂直長度可大於氧化物層圖案137之與內部側壁對置的外部側壁之垂直長度。
在移除第一遮罩140及第二遮罩150之後，係可使用氧化物層圖案137作為蝕刻遮罩來蝕刻浮動閘極層130及第一閘極絕緣層120，以形成在第一區域I中連續堆疊於基體100上的第一閘極絕緣層圖案125及浮動閘極135。尤其是，可形成藉由曝露基體100之上表面的第二開口155彼此間隔開的一對第一閘極絕緣層圖案125，及藉由第二開口155彼此亦間隔開之一對浮動閘極135。
請參看圖7，係可在該對第一閘極絕緣層圖案125、該對浮動閘極135、該對氧化物層圖案137、基體100及隔離層110上形成穿隧絕緣層160。
在至少一示範實施例中，係可將穿隧絕緣層160形成為含有，例如，氧化矽。
請參看圖8，係可在穿隧絕緣層160上形成控制閘極層，並且可藉由光微影製程來蝕刻控制閘極層及穿隧絕緣層160，以形成在第一區域I中連續堆疊於基體100上的穿隧絕緣層圖案165及控制閘極170。舉例而言，可形成控制閘極層以包括，例如，經摻雜多晶矽或金屬。
因此，在第一區域I中，係可形成包括以下各者 的第一閘極結構232：連續堆疊於基體100上的第一閘極絕緣層圖案125、浮動閘極135及氧化物層圖案137；以及連續堆疊並覆蓋氧化物層圖案137、浮動閘極135、第一閘極絕緣層圖案125及基體100的穿隧絕緣層圖案165及控制閘極170。在至少一示範實施例中，可形成在第一方向上彼此間隔開之一對第一閘極結構232，以界定分離閘極結構。在至少一示範實施例中，各第一閘極結構232可在第二方向上延伸。
請參看圖9，係可在分離閘極結構、基體100及隔離層110上形成間隔層180。
係可將間隔層180形成為含有，例如，氧化矽或氮化矽。可形成間隔層180以具有比第三閘極絕緣層190及第四閘極絕緣層220(參看圖11及圖13)之彼等厚度厚的厚度。
請參看圖10，係可形成第二光阻圖案(未圖示)以覆蓋間隔層180之在第三區域III中的一部分，並且可將此第二光阻圖案用作蝕刻遮罩來各向異性地蝕刻間隔層180以分別在分離閘極結構之側壁上形成第一間隔器182和第二間隔器184並在第三區域III中於基體100上形成第二閘極絕緣層圖案186。
亦即，係可在分離閘極結構之內部側壁上形成第一間隔器182，可在分離閘極結構之外部側壁上形成第二間隔器184，且可在第三區域III中於基體100上形成第二閘極絕緣層圖案186。
在至少一示範實施例中，係可藉由乾式蝕刻製程來蝕刻間隔層180。若藉由濕式蝕刻製程來蝕刻厚間隔層180，則蝕刻溶液可滲透至下伏隔離層110中，使得可能無法均勻地蝕刻間隔層180。然而，根據至少一示範實施例，可乾式蝕刻間隔層180以便均勻地蝕刻該間隔層180，即使可過度蝕刻隔離層110亦如此。
請參看圖11，係可在分離閘極結構、間隔器182和184、第二閘極絕緣層圖案186、基體100及隔離層110上形成第三閘極絕緣層190，且可在第三閘極絕緣層190上形成第三光阻層200。可使用第三光阻層200作為蝕刻遮罩來蝕刻第一間隔器182及第三閘極絕緣層190，以形成第三開口205，該第三開口205曝露基體100之在第一區域I中之部分。
係可將第三閘極絕緣層190形成為含有，例如，氧化矽。因此，當第二閘極絕緣層圖案186包括氧化矽時，可將第三閘極絕緣層190及第二閘極絕緣層圖案186合併為一層。
第三光阻層200可曝露出第三閘極絕緣層190之一部分，該部分對應於基體100之在該對第一閘極結構232之間的部分及第一間隔器182，並且第三閘極絕緣層190之經曝露部分係可藉由蝕刻製程來移除。在至少一示範實施例中，蝕刻製程可包括濕式蝕刻製程。
係可將雜質植入至基體100之藉由第三開口205而曝露出的上部部分中，以在基體100之上部部分處在該 對第一閘極結構232之間形成第一雜質區域101。雜質可為n型雜質或p型雜質。亦即，在NMOS區域中，可將n型雜質植入至基體100中，且在PMOS區域中，可將p型雜質植入至基體100中。
請參看圖12，係可圖案化第三光阻層200以形成第三光阻圖案210，且可將第三光阻圖案210用作蝕刻遮罩來蝕刻第三閘極絕緣層190及第二閘極絕緣層圖案186，以在第二區域II中形成第三閘極絕緣層圖案194並在第三區域III中形成第三閘極絕緣層圖案196。
亦即，係可形成第三光阻圖案210以覆蓋第三閘極絕緣層190之在第二區域II中的一部分、以及第三閘極絕緣層190的對應於基體100之在第三區域III中之並無形成第四雜質區域107之部分的一部分。因此，可在基體100之在第二區域II中的部分形成第三閘極絕緣層圖案194及在第二閘極絕緣層圖案186上形成第三閘極絕緣層圖案196。
請參看圖13，在移除第三光阻圖案210之後，係可在分離閘極結構、第二間隔器184、第三閘極絕緣層圖案194和196、基體100以及隔離層110上形成第四閘極絕緣層220。
係可將第四閘極絕緣層220形成為含有，例如，氧化矽。因此，可將第四閘極絕緣層220合併至第三閘極絕緣層圖案194及196中，且可在第二閘極絕緣層圖案186包括氧化矽時進一步合併至第二閘極絕緣層圖案186中。
請參看圖14，係可在第四閘極絕緣層220上形成閘電極層230。
係可將閘電極層230形成為含有，例如，經摻雜多晶矽或金屬。
請參看圖15，在使閘電極層230之上部部分平坦化之後，係可將第四光阻圖案(未圖示)用作蝕刻遮罩來圖案化經平坦化之閘電極層230及第四閘極絕緣層220，以形成閘電極234、236和238及第四閘極絕緣層圖案224、226和228。
在至少一示範實施例中，係可藉由化學機械拋光(CMP)製程及/或回蝕製程來進行平坦化。
係可將在第二區域II中連續堆疊於基體100上的第三閘極絕緣層圖案194、第四閘極絕緣層圖案224和閘電極234界定為是第二閘極結構244，係可將在第三區域III中連續堆疊於基體100上的第二閘極絕緣層圖案186、第三閘極絕緣層圖案196、第四閘極絕緣層圖案226和閘電極236界定為是第三閘極結構246，且可將在第四區域IV中連續堆疊於基體100上的第四閘極絕緣層圖案228和閘電極238界定為是第四閘極結構248。
請再次參看圖1，係可將第五光阻圖案(未圖示)形成為覆蓋該對第一閘極結構232、基體100之在該對第一閘極結構232之間的部分、及第三區域III，並且係可將第五光阻圖案用作離子植入遮罩來將雜質植入至基體100之上部部分中以形成第二雜質區域103、第三雜質區域105 和第五雜質區域109。可在第一區域I中基體100之上部部分處鄰近於各第一閘極結構232之外部側壁而形成第二雜質區域103，可在第二區域II中基體100之上部部分處鄰近於第二閘極結構244而形成第三雜質區域105，且可在第四區域IV中基體100之上部部分處鄰近於第四閘極結構248而形成第五雜質區域109。可藉由在NMOS區域中摻入n型雜質或在PMOS區域中摻入p型雜質來形成第二雜質區域103、第三雜質區域105及第五雜質區域109。
係可藉由以上製程來製造半導體裝置。
如於上文所說明的，係可將第二閘極結構244、第三閘極結構246及第四閘極結構248形成為具有含有與彼此不同之成份的閘極絕緣層圖案結構，該第二閘極結構244、該第三閘極結構246及該第四閘極結構248係分別形成於邏輯區域之可施加有高壓、超高壓及低壓的第二區域II、第三區域III及第四區域IV中。亦即，當第二閘極結構244、第三閘極結構246及第四閘極結構248分別包括第二閘極絕緣層圖案結構、第三閘極絕緣層圖案結構及第四閘極絕緣層圖案結構時，第四閘極絕緣層圖案結構可僅包括第四閘極絕緣層圖案228，第二閘極絕緣層圖案結構可包括第三閘極絕緣層圖案194及第四閘極絕緣層圖案224，且第三閘極絕緣層圖案結構可包括第二閘極絕緣層圖案186、第三閘極絕緣層圖案196及第四閘極絕緣層圖案226。因此，可容易地形成分別形成於第二區域II、第三區域III及第四區域IV中之閘極絕緣層圖案結構，以具有根 據施加至其之電壓的所需厚度。
尤其是，係可使用用於在分離閘極結構之側壁上形成間隔器182及184的間隔層180來將形成於充當超高壓區域的第三區域III中的第三閘極絕緣層圖案結構形成為具有足夠的厚度。
在當前實施例中，第四閘極結構248、第二閘極結構244及第三閘極結構246可分別包括具有單層結構、雙層結構及三層結構的第四閘極絕緣層圖案結構、第二閘極絕緣層圖案結構及第三閘極絕緣層圖案結構，然而，第四閘極結構248、第二閘極結構244及第三閘極結構246可並不如此受限。亦即，第四閘極層圖案結構、第二閘極層圖案結構及第三閘極層圖案結構可分別具有多於一個、兩個及三個層之層，只要第四閘極層圖案結構、第二閘極層圖案結構及第三閘極層圖案結構可依此次序具有漸少層以便依此次序具有漸少厚度即可。
係可將第二閘極絕緣層圖案186、第三閘極絕緣層圖案194和196以及第四閘極絕緣層圖案224、226和228形成為含有實質上彼此相同的材料以便被合併成一層，這可參看圖16來予以說明。
圖16為例示出根據至少一示範實施例的半導體裝置的橫截面圖。除閘極絕緣層圖案結構外，此半導體裝置可與圖1之半導體裝置實質上相同。因此，相似參考數字指相似元件，且在本文中省略對其之詳細描述。
請參看圖16，該半導體裝置可包括分離閘極結 構、第二間隔器184，以及第五閘極結構245、第六閘極結構247和第四閘極結構248。該半導體裝置可進一步包括第一雜質區域101、第二雜質區域103、第三雜質區域105、第四雜質區域107及第五雜質區域109。
第五閘極結構245可包括在第二區域II中連續堆疊於基體100上的第五閘極絕緣層圖案結構225及閘電極234，該第五閘極絕緣層圖案結構225具有第一厚度。在至少一示範實施例中，第五閘極絕緣層圖案結構225可具有包括，例如，氧化矽之單一層。
第六閘極結構247可包括在第三區域III中連續堆疊於基體100上的第六閘極絕緣層圖案結構227及閘電極236，該第六閘極絕緣層圖案結構227具有第二厚度。第二厚度可大於第一厚度。在至少一示範實施例中，第六閘極絕緣層圖案結構227可具有包括，例如，氧化矽之單一層。
第四閘極結構248可包括在第四區域IV中連續堆疊於基體100上的第四閘極絕緣層圖案結構及閘電極238，其具有第三厚度。第四閘極絕緣層圖案結構可為包括，例如，氧化矽之第四閘極絕緣層圖案228。第三厚度可小於第一厚度。
因此，分別形成於第二區域II、第三區域III及第四區域IV中的第五閘極結構245、第六閘極結構247及第四閘極結構248可分別具有第五閘極絕緣層圖案結構、第六閘極絕緣層圖案結構及第四閘極絕緣層圖案結構，該 等第五、第六及第四閘極絕緣層圖案結構各可係具有一單層。第五閘極絕緣層圖案結構、第六閘極絕緣層圖案結構及第四閘極絕緣層圖案結構可包括實質上相同之材料(例如，氧化矽)，且彼此可具有不同厚度。亦即，可在分別施加有超高壓、高壓及低壓之第三區域III、第二區域II及第四區域IV中形成第六閘極絕緣層圖案結構227、第五閘極絕緣層圖案結構225及第四閘極絕緣層圖案結構228，該第六閘極絕緣層圖案結構227、該第五閘極絕緣層圖案結構225及該第四閘極絕緣層圖案結構228分別具有依此次序漸大之第二厚度、第一厚度及第三厚度。
圖17為例示出根據至少一示範實施例的半導體裝置的橫截面圖，並且圖18為例示圖17之半導體裝置的俯視圖。此半導體裝置可具有類似於圖1之半導體裝置之結構的結構，且因此在本文中省略對類似元件之詳細描述。
請參看圖17及圖18，該半導體裝置可包括在基體100上的分離閘極結構以及第二閘極結構474、第三閘極結構476和第四閘極結構478。該半導體裝置可進一步包括第一雜質區域101、第二雜質區域103、第三雜質區域105、第四雜質區域107及第五雜質區域109，以及位元線500。
基體100可包括第一區域I、第二區域II、第三區域III及第四區域IV。在至少一示範實施例中，該第一區域I可為形成有記憶體晶胞之晶胞區域，第二區域至第四區域II、III及IV可為形成有邏輯元件之邏輯區域。尤其是，第二區域II可為高壓區域，第三區域III可為超高壓 區域，且第四區域IV可為低壓區域。可將小於約5V之電壓施加至低壓區域，可將在約5V至約15V之範圍中的電壓施加至高壓區域，且可將大於約15V之電壓施加至超高壓區域。隔離層110可形成於基體100上，且因此基體100可分成作用區域及場區域。
第一井102、第二井104、第三井106及第四井108可係分別在第一區域I、第二區域II、第三區域III及第四區域IV中於基體100形成。在圖17中，第一區域至第四區域I、II、III及IV分別具有第一井至第四井102、104、106及108。或者，第一區域至第四區域I、II、III及IV中之各者可具有兩個井(未圖示)，該兩個井可摻入有彼此具有不同導電類型之雜質。
在至少一示範實施例中，分離閘極結構可包括：在第一區域I中之基體100上的一對第一閘極結構472；在各個第一閘極結構472之內部側壁以及基體100之在該對第一閘極結構272間之部分上的第一穿隧絕緣層圖案432；在各個第一閘極結構472之外部側壁上的第二間隔器394；字線471，其接觸基體100上的各個第二間隔器394；以及在該對第一閘極結構472間之第一穿隧絕緣層圖案432上的抹除閘極473。分離閘極結構可進一步包括第五閘極絕緣層圖案452，其在第一穿隧絕緣層圖案432、第二間隔器394及基體100之鄰近於第二間隔器394之部分上。在此狀況下，各字線471可形成於第五閘極絕緣層圖案452之接觸第二間隔器394及基體100的部分上，且抹除閘極 473可形成於第五閘極絕緣層圖案452之可形成於第一穿隧絕緣層圖案432上的部分上。
在至少一示範實施例中，該對第一閘極結構472係可在實質上平行於基體100之上表面的第一方向上彼此間隔開，並且各個第一閘極結構472係可以實質上平行於基體100之上表面且實質上垂直於第一方向的第二方向延伸。因此，各字線471及各抹除閘極473亦可在第二方向上延伸。
在至少一示範實施例中，各個第一閘極結構472可包括在第一區域I中連續堆疊於基體100上的第一閘極絕緣層圖案315、浮動閘極325、介電層圖案335、控制閘極345及硬式遮罩355。
第一閘極絕緣層圖案315可含有，例如，氧化矽，並且浮動閘極325可含有，例如，經摻雜多晶矽或金屬。介電層圖案335可含有，例如，氧化矽及/或氮化矽。在一示範實施例中，介電層圖案335可具有氧化物層/氮化物層/氧化物層之多層結構。控制閘極345可含有，例如，經摻雜多晶矽或金屬，且硬式遮罩355含有，例如，氮化矽。
氧化物層305可係形成於基體100之在該對第一閘極結構472之間的一部分上，並且因此，第一穿隧絕緣層圖案432可形成於氧化物層305上。氧化物層305可包括，例如，氧化矽。在一示範實施例中，氧化物層305可具有凸形。
第一穿隧絕緣層圖案432可含有，例如，氧化矽，並且第二間隔器394可含有，例如，氧化矽或氮化矽。在一示範實施例中，第一穿隧絕緣層圖案432可具有約80Å至約120Å之最大厚度，且第二間隔器394可具有約300Å至約400Å之最大厚度。
字線471及抹除閘極473可含有實質上相同的材料，例如，經摻雜多晶矽或金屬。
第五閘極絕緣層圖案452可含有，例如，氧化矽。在一示範實施例中，第五閘極絕緣層圖案452可具有約10Å至約30Å之厚度。
第一雜質區域101及第二雜質區域103可係在第一區域I中形成於基體100之上部部分，鄰近分離閘極結構。尤其是，第一雜質區域101可形成於基體100之上部部分處在該對第一閘極結構472之間(例如，在氧化物層305之下)，且第二雜質區域103可形成於基體100之上部部分處鄰近於各第一閘極結構472之外部側壁。
第二閘極結構474可包括在第二區域II中連續堆疊於基體100上的第三閘極絕緣層圖案414、第四閘極絕緣層圖案434、第五閘極絕緣層圖案454及閘電極464。第三閘極結構476可包括連續堆疊於第三區域III中基體100上之第二閘極絕緣層圖案396、第三閘極絕緣層圖案416、第四閘極絕緣層圖案436、第五閘極絕緣層圖案456及閘電極466。第四閘極結構478可包括連續堆疊於第四區域IV中基體100上之第五閘極絕緣層圖案458及閘電極468。在 一示範實施例中，第二閘極絕緣層圖案396可具有約300Å至約400Å之厚度，第三閘極絕緣層圖案414及416可具有約40Å至約80Å之厚度，第四閘極絕緣層圖案434及436可具有約80Å至約100Å之厚度，且第五閘極絕緣層圖案454、456及458可具有約10Å至約30Å之厚度。
因此，第二到第四閘極結構474、476和478可分別擁有具有第一到第三厚度的第二到第四閘極絕緣層圖案結構，並且第二厚度、第一厚度及第三厚度可依此次序而為較大的。
在至少一示範實施例中，第二閘極絕緣層圖案396可含有與第二間隔器394之材料實質上相同的材料，並且第四閘極絕緣層圖案434和436可含有與第一穿隧絕緣層圖案432之材料實質上相同的材料。
第三雜質區域105可係形成於基體100之鄰近第二閘極結構474的上部部分處上，第四雜質區域107可係形成於基體100之鄰近第三閘極結構476的上部部分處上，並且第五雜質區域109可係在第四區域IV中形成於基體100之鄰近第四閘極結構478的上部部分處。
分離閘極結構及第二到第四閘極結構474、476和478可受基體100上之絕緣夾層480覆蓋。絕緣夾層480可包括，例如，氧化矽。
位元線500可係形成於絕緣夾層480上，並且接觸位元線接點490，係可將該位元線接點490形成為通過絕緣夾層480並且接觸第二雜質區域103。在至少一示範實施 例中，位元線500可在第一方向上延伸。位元線500及位元線接點490可包括，例如，金屬、金屬氮化物、經摻雜多晶矽等。
在圖17中，只有一分離閘極結構在第一區域I中形成於基體100上，然而，係可在第一方向上形成複數個分離閘極結構。位元線接點490可形成於複數個分離閘極結構之間。
在根據至少一示範實施例的此半導體裝置中，在分別施加有高壓、超高壓及低壓的第二區域II、第三區域III及第四區域IV中的第二閘極結構474、第三閘極結構476及第四閘極結構478可具有擁有根據被施加至各個區域之電壓的所需厚度的閘極絕緣層圖案結構。
圖19至圖31為例示根據至少一示範實施例之製造半導體裝置之方法的數個階段的橫截面圖。此方法可用於製造圖17及圖18之半導體裝置，然而，可能不限於此。此方法可包括與參看圖2至圖15所說明之彼等製程實質上相同或類似的製程，且因此在本文中省略對其之詳細描述。
請參看圖19，係可執行與參看圖2所說明者實質上相同或類似的製程。亦即，可在基體100上形成隔離層110，且可分別在基體100之第一區域I、第二區域II、第三區域III及第四區域IV處形成第一井102、第二井104、第三井106及第四井108。或者，可在形成隔離層110之前形成第一井至第四井102、104、106及108。可使用第一光阻圖案(未圖示)作為離子植入遮罩來將雜質植入至第 三區域III中基體100之上部部分中，以形成第四雜質區域107。
係可在上有隔離層110的基體100上連續形成第一閘極絕緣層310、浮動閘極層320、介電層330、控制閘極層340及硬式遮罩層350。
係可將第一閘極絕緣層310形成為含有，例如，氧化矽。可形成浮動閘極層320以包括，例如，經摻雜多晶矽或金屬。可形成介電層330以包括，例如，氧化矽及/或氮化矽。在一示範實施例中，可形成介電層330以具有氧化物層/氮化物層/氧化物層之多層結構。可形成控制閘極層340以包括，例如，經摻雜多晶矽或金屬。可形成硬式遮罩層350以包括，例如，氮化矽。
請參看圖20，係可藉由光微影製程來蝕刻硬式遮罩層350以形成硬式遮罩355。可形成硬式遮罩355以重疊第一區域I中基體100之部分。在至少一示範實施例中，可形成在實質上平行於基體100之上表面的第一方向上彼此間隔開的兩個硬式遮罩355，且各硬式遮罩355可在實質上平行於基體100之上表面且實質上垂直於第一方向的第二方向上延伸。
可將硬式遮罩355用作蝕刻遮罩來圖案化控制閘極層340及介電層330，以分別形成控制閘極345及介電層圖案335。在至少一示範實施例中，可形成在第一方向上彼此間隔開之兩個控制閘極345及在第一方向上彼此間隔開之兩個介電層圖案335，且各控制閘極345及各介電層圖 案335可在第二方向上延伸。因此，可在一對第一結構之間形成部分地曝露浮動閘極層320之第一開口357，該對第一結構中之各者可包括連續堆疊之介電層圖案335、控制閘極345及硬式遮罩355。
係可在浮動閘極層320上形成偏移間隔層以覆蓋第一結構，且可各向異性地蝕刻此偏移間隔層以在各個第一結構之側壁上形成偏移間隔器360。可形成偏移間隔層以包括，例如，氮化矽。
請參看圖21，係可形成覆蓋第一結構及第一開口357的第二光阻圖案370，並且可將第二光阻圖案370用作蝕刻遮罩來蝕刻偏移間隔器360。在至少一示範實施例中，蝕刻製程可包括濕式蝕刻製程。因此，可移除偏移間隔器360之在各第一結構之外部側壁上的部分，使得僅可保留偏移間隔器360之在各第一結構之內部側壁上的部分(例如，偏移間隔器360之在第一開口357中的部分)。
請參看圖22，在移除第二光阻圖案370之後，可將第一結構及偏移間隔器360用作蝕刻遮罩來蝕刻浮動閘極層320及第一閘極絕緣層310。因此，可在第一區域I中基體100上形成連續堆疊之第一閘極絕緣層圖案315及浮動閘極325。
在至少一示範實施例中，可形成在第一方向上彼此間隔開的兩個第一閘極絕緣層圖案315以及在第一方向上彼此間隔開的兩個浮動閘極325，並且各個第一閘極絕緣層圖案315及各個浮動閘極325可係以第二方向延伸。
在第一區域I中連續堆疊於基體100上的第一閘極絕緣層圖案315、浮動閘極325、介電層圖案335、控制閘極345及硬式遮罩355可界定出第一閘極結構472。在至少一示範實施例中，可在第一區域I中基體100上形成藉由第二開口380而在第一方向上彼此間隔開的一對第一閘極結構472，且各第一閘極結構472可在第二方向上延伸。
請參看圖23，係可進行與參看圖9所說明者實質上相同或類似的製程。亦即，可在第一閘極結構472、偏移間隔器360、基體100及隔離層110上形成間隔層390。
可將間隔層390形成為含有，例如，氧化矽或氮化矽。當將間隔層390形成為含有氧化矽時，在一示範實施例中，可使用中溫氧化(middle temperature oxide，MTO)形成間隔層390。可形成間隔層390以具有比第三閘極絕緣層410、第四閘極絕緣層430及第五閘極絕緣層450(參看圖25、圖27及圖29)之彼等厚度大的厚度。在一示範實施例中，可形成間隔層390以具有約300Å至約400Å之厚度。
請參看圖24，係可進行與參看圖10所說明者實質上相同或類似的製程。亦即，可形成第三光阻圖案(未圖示)以覆蓋間隔層390之在第三區域III中之部分，且可使用第三光阻圖案作為蝕刻遮罩來各向異性地蝕刻間隔層390，以分別在第一閘極結構472之側壁及偏移間隔器360上形成第一間隔器392及第二間隔器394且在第三區域III中基體100上形成第二閘極絕緣層圖案396。
亦即，係可在包括有各個第一閘極結構472及各個偏移間隔器360的各個第二結構的內部側壁上形成第一間隔器392，可在各個第二結構之外部側壁上形成第二間隔器394，並且可在第三區域III中於基體100上形成第二閘極絕緣層圖案396。
請參看圖25，係可進行與參看圖11所說明者實質上相同或類似的製程。亦即，可在第二結構、間隔器392及394、第二閘極絕緣層圖案396、基體100及隔離層110上形成第三閘極絕緣層410，且可在第三閘極絕緣層410上形成第四光阻層420。可使用第四光阻層420作為蝕刻遮罩來蝕刻第一間隔器392、偏移間隔器360及第三閘極絕緣層410，以形成第三開口425，該第三開口425曝露基體100之在第一區域I中之部分。在至少一示範實施例中，第三開口425可在第二方向上延伸。
可將第三閘極絕緣層410形成為含有，例如，氧化矽。在一示範實施例中，可使用快速熱氧化(RTO)來形成第三閘極絕緣層410。因此，當第二閘極絕緣層圖案396包括氧化矽時，可將第三閘極絕緣層410及第二閘極絕緣層圖案396合併為一層。在一示範實施例中，可形成第三閘極絕緣層410以具有約40Å至約80Å之厚度。
第四光阻層420可曝露出第三閘極絕緣層410的一部分，該部分對應於基體100之在該對第一閘極結構472間之部分、第一間隔器392及偏移間隔器360，並且第三閘極絕緣層410之經曝露部分可係藉由蝕刻製程來移 除。在至少一示範實施例中，蝕刻製程可包括濕式蝕刻製程。
請參看圖26，係可將雜質植入至基體100之藉由第三開口425所曝露的上部部分中，以在該對第一閘極結構472之間在基體100之上部部分處形成第一雜質區域101。雜質可為n型雜質或p型雜質。亦即，在NMOS區域中，可將n型雜質植入至基體100中，且在PMOS區域中，可將p型雜質植入至基體100中。
係可進行與參看圖4所說明者實質上相同或類似的製程。亦即，可使藉由第三開口425曝露之基體100之上部部分氧化，以形成氧化物層305。氧化物層305可根據第三開口425之形狀在第二方向上延伸。
在至少一示範實施例中，可藉由在基體100之經曝露上部部分上進行熱氧化製程來形成氧化物層305。或者，可使用氧氣及氫氣藉由濕式氧化製程來形成氧化物層305。在一示範實施例中，可形成氧化物層305以具有凸形。
請參看圖27，在移除第四光阻層420之後，可 在第一閘極結構472、第三閘極絕緣層410及氧化物層405上形成穿隧絕緣層430。
可將穿隧絕緣層430形成為含有，例如，氧化矽。在至少一示範實施例中，可使用MTO形成穿隧絕緣層430。可將穿隧絕緣層430合併至第三閘極絕緣層410中，或當第二閘極絕緣層圖案396包括氧化矽時，可將穿隧絕緣層430合併至第二閘極絕緣層圖案396中。在一示範實 施例中，可形成穿隧絕緣層430以具有約80Å至約120Å之厚度。
請參看圖28，係可在穿隧絕緣層430上形成第五光阻圖案445，並且可將第五光阻圖案445用作蝕刻遮罩來蝕刻穿隧絕緣層430、第三閘極絕緣層410及第二閘極絕緣層圖案396。
在至少一示範實施例中，係可形成第五光阻圖案445來覆蓋穿隧絕緣層430之在第三開口425中的一部分以及穿隧絕緣層430之在第二區域II及第三區域III中的部分。藉由蝕刻製程，可在各第一閘極結構472之內部側壁及氧化物層305上形成第一穿隧絕緣層圖案432，可在第二區域II中基體100上形成連續堆疊之第三閘極絕緣層圖案414及第四閘極絕緣層圖案434，且可在第三區域III中基體100上形成連續堆疊之第二閘極絕緣層圖案396、第三閘極絕緣層圖案416及第四閘極絕緣層圖案436。可在第三區域III中基體100之上部部分處鄰近於連續堆疊之第二閘極絕緣層圖案396、第三閘極絕緣層圖案416及第四閘極絕緣層圖案436而形成第四雜質區域107。
請參看圖29，係可進行與參看圖13至圖14所說明者實質上相同或類似的製程。亦即，在移除第五光阻圖案445之後，可在第一閘極結構472、第二間隔器394、第一穿隧絕緣層圖案432、第二閘極絕緣層圖案396、第三閘極絕緣層圖案414及416、第四閘極絕緣層圖案434及436、基體100以及隔離層110上連續形成第五閘極絕緣層 450及閘電極層460。
可將第五閘極絕緣層450形成為含有，例如，氧化矽。因此，可將第五閘極絕緣層450合併至第四閘極絕緣層圖案434及436以及第三閘極絕緣層圖案414及416中，且可在第二閘極絕緣層圖案396包括氧化矽時進一步合併至第二閘極絕緣層圖案396中。在一示範實施例中，可形成第五閘極絕緣層450以具有約10Å至約30Å之厚度。
可將閘電極層460形成為含有，例如，經摻雜多晶矽或金屬。
請參看圖30，係可進行與參看圖15所說明者實質上相同或類似的製程。亦即，在使閘電極層460之上部部分平坦化之後，可使用第六光阻圖案(未圖示)作為蝕刻遮罩來圖案化經平坦化之閘電極層460及第五閘極絕緣層450，以形成字線471、抹除閘極473、閘電極464、466及468以及第五閘極絕緣層圖案454、456及458。
尤其是，係可在第一區域I中於鄰近各個第一閘極結構472之外部側壁處形成字線471，可在該對第一閘極結構472之間形成抹除閘極473，並且可分別在第二區域II、第三區域III及第四區域IV中形成閘電極464、466及468。
另外，亦可在第一穿隧絕緣層圖案432、第二間隔器394及基體100之在第一區域I中鄰近第二間隔器394的一部分上形成第五閘極絕緣層圖案452，可在第二區域 II中於第四閘極絕緣層圖案434上形成第五閘極絕緣層圖案454，可在第三區域III中於第四閘極絕緣層圖案436上形成第五閘極絕緣層圖案456，並且可在第四區域IV中於基體100上形成第五閘極絕緣層圖案458。
在至少一示範實施例中，可係藉由CMP製程及/或回蝕製程來進行平坦化。
在第一區域I中於基體100上的該對第一閘極結構472、在各個第一閘極結構472之內部側壁及基體100之在該對第一閘極結構472間之部分上的第一穿隧絕緣層圖案432、在各個第一閘極結構472之外部側壁上的第二間隔器394、在基體100上鄰近於第二間隔器394的字線471、以及在第一穿隧絕緣層圖案432上於該對第一閘極結構472之間的抹除閘極473可界定出一分離閘極結構。在至少一示範實施例中，類似於各第一閘極結構472，各字線471及各抹除閘極473可在第二方向上延伸，且因此分離閘極結構可在第二方向上延伸。
可將在第二區域II中連續堆疊於基體100上的第三閘極絕緣層圖案414、第四閘極絕緣層圖案434、第五閘極絕緣層圖案454及閘電極464界定為第二閘極結構474，可將在第三區域III中連續堆疊於基體100上的第二閘極絕緣層圖案396、第三閘極絕緣層圖案416、第四閘極絕緣層圖案436、第五閘極絕緣層圖案456及閘電極466界定為第三閘極結構476，且可將在第四區域IV中連續堆疊於基體100上的第五閘極絕緣層圖案458及閘電極468 界定為第四閘極結構478。
請參看圖31，係可進行與參看圖1所說明者實質上相同或類似的製程。亦即，可形成第七光阻圖案(未圖示)，該第七光阻圖案覆蓋分離閘極結構、第三閘極結構476及基體100之在第三區域III中的部分，且可使用第七光阻圖案作為離子植入遮罩來將雜質植入至基體100之上部部分中，以形成第二雜質區域103、第三雜質區域105及第五雜質區域109。可在第一區域I中基體100之上部部分處鄰近於分離閘極結構之外部側壁而形成第二雜質區域103，可在第二區域II中基體100之上部部分處鄰近於第二閘極結構474而形成第三雜質區域105，且可在第四區域IV中基體100之上部部分處鄰近於第四閘極結構478而形成第五雜質區域109。可藉由在NMOS區域中摻入n型雜質或在PMOS區域中摻入p型雜質來形成第二雜質區域103、第三雜質區域105及第五雜質區域109。
請再次參看圖17及圖18，在移除第七光阻圖案之後，可在分離閘極結構以及第二到第四閘極結構474、476和478上形成絕緣夾層480。可穿過絕緣夾層480形成位元線接點490以接觸第二雜質區域103。可形成絕緣夾層480以包括，例如，氧化矽，且可形成位元線接點490以包括，例如，金屬、金屬氮化物、經摻雜多晶矽等。
可在絕緣夾層480上形成位元線500以接觸位元線接點490。可形成位元線500以包括，例如，金屬、金屬氮化物、經摻雜多晶矽等。在至少一示範實施例中，可形 成位元線500以在第一方向上延伸，且可在第二方向上形成複數個位元線500。當形成位元線500時，亦可在第二區域至第四區域II、III及IV中形成佈線(未圖示)。
可藉由以上製程製造出此半導體裝置。
如於上文中所說明的，係可將第二閘極結構474、第三閘極結構476及第四閘極結構478形成為擁有彼此具有不同成份的閘極絕緣層圖案結構，該第二閘極結構474、該第三閘極結構476及該第四閘極結構478係形成於邏輯區域之分別可施加有高壓、超高壓及低壓的第二區域II、第三區域III及第四區域IV中。因此，可容易地形成分別形成於第二區域II、第三區域III及第四區域IV中之閘極絕緣層圖案結構，以具有根據施加至其之電壓的所需厚度。
尤其是，係可使用用於在分離閘極結構之側壁上形成間隔器392和394的間隔層390來將形成於充當超高壓區域的第三區域III中的第三閘極絕緣層圖案結構形成為具有足夠厚的厚度。
在當前實施例中，第四閘極絕緣層圖案結構、第二閘極絕緣層圖案結構及第三閘極絕緣層圖案結構係分別具有單層、三層及四層結構，然而，該等第四、第二及第三閘極絕緣層圖案結構可並不如此受限。亦即，第四閘極層圖案結構、第二閘極層圖案結構及第三閘極層圖案結構可分別具有多於一個、三個及四個層之層，只要第四閘極層圖案結構、第二閘極層圖案結構及第三閘極層圖案結構 可依此次序具有漸少層以便依此次序具有漸少厚度即可。
可將第二閘極絕緣層圖案396、第三閘極絕緣層圖案414和416、第四閘極絕緣層圖案434和436、及第五閘極絕緣層圖案454、456和458形成為含有實質上彼此相同的材料(例如，氧化矽)以便被合併成一層。另外，可形成第五閘極絕緣層圖案452以包括與第二間隔器394或第一穿隧絕緣層圖案432之材料實質上相同的材料(例如，氧化矽)，以便合併至第二間隔器394或第一穿隧絕緣層圖案432中。可參看圖33說明此等情形。
圖32為例示出根據至少一示範實施例的半導體裝置的橫截面圖。除閘極絕緣層圖案結構外，此半導體裝置可與圖17及圖18之半導體裝置實質上相同。因此，相似參考數字指相似元件，且在本文中省略對其之詳細描述。
請參看圖32，該半導體裝置可包括在基體100上的分離閘極結構以及第五閘極結構475、第六閘極結構477及第四閘極結構478。該半導體裝置可進一步包括第一雜質區域101、第二雜質區域103、第三雜質區域105、第四雜質區域107及第五雜質區域109，以及位元線500。
分離閘極結構可包括：於第一區域I中在基體100上的一對第一閘極結構472；在各個第一閘極結構472之內部側壁及基體100之在該對第一閘極結構272間之部分上的第二穿隧絕緣層圖案433；在各個第一閘極結構472之外部側壁及基體100之鄰近各個第一閘極結構472之部分上的第三間隔器395；字線471，其接觸各個第三間隔器 395；以及於該對第一閘極結構472之間在第二穿隧絕緣層圖案433上的抹除閘極473。第二穿隧絕緣層圖案433及第三間隔器395可包括，例如，氧化矽。
第五閘極結構475可包括在第二區域II中連續堆疊於基體100上的第五閘極絕緣層圖案結構455及閘電極464，該第五閘極絕緣層圖案結構具有第一厚度。在至少一示範實施例中，第五閘極絕緣層圖案結構455可具有包括，例如，氧化矽之單一層。第六閘極結構477可包括連續堆疊於第三區域III中基體100上之第六閘極絕緣層圖案結構457及閘電極466，該第六閘極絕緣層圖案結構457具有第二厚度。第二厚度可大於第一厚度。在至少一示範實施例中，第六閘極絕緣層圖案結構457可具有包括，例如，氧化矽之單一層。第四閘極結構478可包括連續堆疊於第四區域IV中基體100上之第四閘極絕緣層圖案結構及閘電極468，該第四閘極絕緣層圖案結構具有第三厚度，且該第四閘極絕緣層圖案結構可為包括，例如，氧化矽之第五閘極絕緣層圖案458。第三厚度可小於第一厚度。
因此，第五閘極結構475、第六閘極結構477及第四閘極結構478可具有第五閘極絕緣層圖案結構、第六閘極絕緣層圖案結構及第四閘極絕緣層圖案結構，該等第五、第六及第四閘極絕緣層圖案結構各可係具有一單層，並且該等第五、第六及第四閘極絕緣層圖案結構可係含有實質上相同的材料，例如，氧化矽。亦即，可在分別施加有高壓、超高壓及低壓之第二區域II、第三區域III及第四 區域IV中形成第六閘極絕緣層圖案結構、第五閘極絕緣層圖案結構及第四閘極絕緣層圖案結構，該第六閘極絕緣層圖案結構、該第五閘極絕緣層圖案結構及該第四閘極絕緣層圖案結構分別具有依此次序漸高之第二厚度、第一厚度及第三厚度。
上述半導體裝置及製造半導體裝置之方法可應用於具有分離閘極結構的各種類型的半導體裝置，例如非依電性記憶體裝置(例如快閃記憶體裝置)。
前文係對示範實施例之說明，並不應被解讀為是對示範實施例之限制。儘管已描述了少許示範實施例，但熟習此項技術者將容易瞭解，在本質上不脫離本發明概念之新穎教示及優點的情況下，示範實施例中之許多修改為可能的。因此，所有此等修改意欲包括於如在申請專利範圍中所定義的本發明概念之範疇內。在申請專利範圍中，構件加功能子句意欲涵蓋本文中在執行所敍述功能時所描述之結構且不僅涵蓋結構等效物而且涵蓋等效結構。因此，應理解，前述內容說明了各種示範實施例但不應被理解為限於所揭示之特定示範實施例，且對所揭示示範實施例之修改以及其他示範實施例意欲包括於所附申請專利範圍之範疇內。
100‧‧‧基體
101‧‧‧第一雜質區域
102‧‧‧第一井
103‧‧‧第二雜質區域
104‧‧‧第二井
105‧‧‧第三雜質區域
106‧‧‧第三井
107‧‧‧第四雜質區域
108‧‧‧第四井
109‧‧‧第五雜質區域
110‧‧‧隔離層
125‧‧‧第一閘極絕緣層圖案
135‧‧‧浮動閘極
137‧‧‧氧化物層圖案
165‧‧‧穿隧絕緣層圖案
170‧‧‧控制閘極
184‧‧‧第二間隔器
186‧‧‧第二閘極絕緣層圖案
194、196‧‧‧第三閘極絕緣層圖案
205‧‧‧第三開口
224、226、228‧‧‧第四閘極絕緣層圖案
232‧‧‧第一閘極結構
234、236、238‧‧‧閘電極
244‧‧‧第二閘極結構
246‧‧‧第三閘極結構
248‧‧‧第四閘極結構

Claims (30)

  1. 一種用於製造半導體裝置的方法，其包含下列步驟：在一基體的一晶胞區域上形成一分離閘極結構，該基體包括形成有記憶體晶胞在內的該晶胞區域及形成有邏輯元件在內的一邏輯區域，該邏輯區域具有一高壓區域、一超高壓區域和一低壓區域，且該分離閘極結構包括一第一閘極絕緣層圖案、一浮動閘極、一穿隧絕緣層圖案和一控制閘極；在該分離閘極結構和該基體上形成一間隔層；蝕刻該間隔層以形成一間隔器和一第二閘極絕緣層圖案，該間隔器係形成於該分離閘極結構之一側壁上，且該第二閘極絕緣層圖案係形成於該基體之該超高壓區域上；以及在該高壓區域、該第二閘極絕緣層圖案和該低壓區域上形成一閘電極。
  2. 如請求項1之方法，其中，在形成該閘電極之前，該方法進一步包括下列步驟：在該高壓區域和該第二閘極絕緣層圖案上形成一第三閘極絕緣層圖案。
  3. 如請求項2之方法，其中，在形成該第三閘極絕緣層圖案之後，該方法進一步包括下列步驟：在該高壓區域中於該第三閘極絕緣層圖案上、在該超高壓區域中於該第三閘極絕緣層圖案上、及在該低壓 區域上形成一第四閘極絕緣層圖案。
  4. 如請求項1之方法，其中，形成該分離閘極結構的步驟包含：在該基體上連續形成一第一閘極絕緣層和一浮動閘極層；圖案化該浮動閘極層和該第一閘極絕緣層以形成連續堆疊於該基體之該晶胞區域上的該第一閘極絕緣層圖案和該浮動閘極；在該基體上連續形成一穿隧絕緣層和一控制閘極層以覆蓋該第一閘極絕緣層圖案和該浮動閘極；以及圖案化該控制閘極層和該穿隧絕緣層。
  5. 如請求項4之方法，其中，圖案化該浮動閘極層和該第一閘極絕緣層的步驟包含：在該浮動閘極層上形成一第一遮罩，該浮動閘極層之與該基體之該晶胞區域重疊的一部分經由該第一遮罩而受到曝露；氧化該浮動閘極層之被曝露的該部分以形成一氧化物層；在該第一遮罩之一側壁上形成一第二遮罩以部分地覆蓋該氧化物層；使用該第二遮罩作為一蝕刻遮罩來蝕刻該氧化物層以形成一氧化物層圖案；移除該等第一和第二遮罩；以及使用該氧化物層圖案作為一蝕刻遮罩來蝕刻該浮 動閘極層和該第一閘極絕緣層。
  6. 如請求項4之方法，其中，在連續形成該第一閘極絕緣層和該浮動閘極層之前，該方法進一步包括下列步驟：在該超高壓區域中於該基體之一上部部分處摻入雜質。
  7. 如請求項1之方法，其中，形成該閘電極的步驟包含：在該分離閘極結構、該間隔器、該第二閘極絕緣層圖案和該基體上形成一閘電極層；以及圖案化該閘電極層。
  8. 如請求項1之方法，其中，該第一閘極絕緣層圖案、該穿隧絕緣層圖案和該間隔層含有氧化矽，並且該浮動閘極、該控制閘極和該閘電極含有經摻雜多晶矽。
  9. 一種半導體裝置，其包含：在一基體之一晶胞區域上的一分離閘極結構，該基體包括形成有記憶體晶胞在內的該晶胞區域及形成有邏輯元件在內的一邏輯區域，該邏輯區域具有一高壓區域、一超高壓區域和一低壓區域，且該分離閘極結構包括連續堆疊的一第一閘極絕緣層圖案、一浮動閘極、一穿隧絕緣層圖案和一控制閘極；在該分離閘極結構之一側壁上的一間隔器；一第二閘極結構，其包括連續堆疊於該基體之該高壓區域上的一第二閘極絕緣層圖案結構和一閘電極，該第二閘極絕緣層圖案結構具有一第一厚度；一第三閘極結構，其包括連續堆疊於該基體之該超 高壓區域上的一第三閘極絕緣層圖案結構和該閘電極，該第三閘極絕緣層圖案結構具有一第二厚度；以及一第四閘極結構，其包括連續堆疊於該基體之該低壓區域上的一第四閘極絕緣層圖案結構和該閘電極，該第四閘極絕緣層圖案結構具有一第三厚度；其中，該間隔器含有與該第三閘極絕緣層圖案結構之材料相同的一材料；並且其中，該第二厚度大於該第一厚度，且該第一厚度大於該第三厚度。
  10. 如請求項9之半導體裝置，其中，該第四閘極絕緣層圖案結構包括一第四閘極絕緣層圖案，該第二閘極絕緣層圖案結構包括連續堆疊的一第三閘極絕緣層圖案和該第四閘極絕緣層圖案，且該第三閘極絕緣層圖案結構包括連續堆疊的一第二閘極絕緣層圖案、該第三閘極絕緣層圖案和該第四閘極絕緣層圖案。
  11. 如請求項10之半導體裝置，其中，該等第二、第三和第四閘極絕緣層圖案含有氧化矽。
  12. 如請求項10之半導體裝置，其中，該間隔器含有與該第二閘極絕緣層圖案之材料相同的一材料。
  13. 如請求項12之半導體裝置，其中，該間隔器和該第二閘極絕緣層圖案含有氧化矽。
  14. 如請求項12之半導體裝置，其中，該間隔器和該第二閘極絕緣層圖案含有氮化矽，且該等第三和第四閘極絕緣層圖案含有氧化矽。
  15. 如請求項9之半導體裝置，其中，該分離閘極結構包括一對第一閘極結構，該等第一閘極結構各包括有該第一閘極絕緣層圖案、該浮動閘極、該穿隧絕緣層圖案和該控制閘極，並且其中，該間隔器係形成於該等第一閘極結構中之各者的一外部側壁上。
  16. 一種用於製造半導體裝置的方法，該方法包含下列步驟：在一基體之一晶胞區域上形成一對第一閘極結構，該基體包括形成有記憶體晶胞在內的該晶胞區域及形成有邏輯元件在內的一邏輯區域，該邏輯區域具有一高壓區域、一超高壓區域和一低壓區域，並且該等第一閘極結構各包括有一第一閘極絕緣層圖案、一浮動閘極、一介電層圖案、一控制閘極和一硬式遮罩；在該對第一閘極結構和該基體上形成一間隔層；蝕刻該間隔層以形成一間隔器和一第二閘極絕緣層圖案，該間隔器係形成於該等第一閘極結構中之各者之一側壁上，且該第二閘極絕緣層圖案係形成於該基體之該超高壓區域上；在該對第一閘極結構、該間隔器、該第二閘極絕緣層圖案和該基體上形成一穿隧絕緣層；蝕刻該穿隧絕緣層以形成一穿隧絕緣層圖案和一第三閘極絕緣層圖案，該穿隧絕緣層圖案係形成於該等第一閘極結構中之各者的一內部側壁及該基體之在該對第一閘極結構之間的一部分上，並且該第三閘極絕緣 層圖案係形成於該基體之該高壓區域和該第二閘極絕緣層圖案上；在該等第一閘極結構中之各者之一外部側壁上形成一字線；以及在該第三閘極絕緣層圖案上及在該基體之該低壓區域上形成一閘電極。
  17. 如請求項16之方法，其中，在形成該字線和該閘電極之前，該方法進一步包括下列步驟：在該第三閘極絕緣層圖案上形成一第四閘極絕緣層圖案。
  18. 如請求項17之方法，其中，在形成該第四閘極絕緣層圖案之後，該方法進一步包括下列步驟：在該穿隧絕緣層圖案、該第四閘極絕緣層圖案和該基體之該低壓區域上形成一第五閘極絕緣層圖案。
  19. 如請求項16之方法，其中，在形成該穿隧絕緣層之前，該方法進一步包括下列步驟：自該等第一閘極結構中之各者的一內部側壁移除該間隔器的一部分，在該對第一閘極結構之間於該基體之一上部部分處形成一雜質區域，以及熱氧化該雜質區域之一上部部分以形成一氧化物層。
  20. 如請求項16之方法，其中，在形成該對第一閘極結構之前，該方法進一步包括下列步驟： 在該超高壓區域中於該基體之一上部部分處摻入雜質。
  21. 一種半導體裝置，其包含：在一基體之一晶胞區域上的一分離閘極結構，該基體包括該晶胞區域和一邏輯區域，該分離閘極結構包括連續堆疊的一第一閘極絕緣層圖案、一浮動閘極和一控制閘極；在該分離閘極結構之一側壁上的一間隔器；一第二閘極結構，其包括連續堆疊於該邏輯區域之一高壓部分上的一第二閘極絕緣層圖案結構和一閘電極；一第三閘極結構，其包括連續堆疊於該邏輯區域之一超高壓部分上的一第三閘極絕緣層圖案結構和該閘電極，該第三絕緣層圖案結構係以與該間隔器相同的一材料形成；以及一第四閘極結構，其包括連續堆疊於該邏輯區域之一低壓部分上的一第四閘極絕緣層圖案結構和該閘電極。
  22. 如請求項21之半導體裝置，其中，該第二閘極絕緣層圖案結構、該第三絕緣層圖案結構和該第四絕緣層圖案結構之厚度並不相同。
  23. 如請求項22之半導體裝置，其中，該第二閘極絕緣層圖案結構具有一第一厚度，該第三閘極絕緣層圖案結構具有一第二厚度，且該第四閘極絕緣層圖案結構具有一 第三厚度，並且其中，該第二厚度大於該第一厚度，且該第一厚度大於該第三厚度。
  24. 如請求項21之半導體裝置，其中：該第四閘極絕緣層圖案結構包括一第四閘極絕緣層圖案，該第二閘極絕緣層圖案結構包括連續堆疊的一第三閘極絕緣層圖案和該第四閘極絕緣層圖案，並且該第三閘極絕緣層圖案結構包括連續堆疊的一第二閘極絕緣層圖案、該第三閘極絕緣層圖案和該第四閘極絕緣層圖案。
  25. 如請求項21之半導體裝置，其中，該分離閘極結構包括一對第一閘極結構，該等第一閘極結構各包括連續堆疊的該第一閘極絕緣層圖案、該浮動閘極、一介電層圖案、該控制閘極和一硬式遮罩，並且其中，該間隔器係形成於該等第一閘極結構中之各者之一外部側壁上。
  26. 一種用於製造半導體裝置的方法，該方法包含下列步驟：在一基體之一晶胞區域上形成一分離閘極結構，該基體包括該晶胞區域和一邏輯區域，該分離閘極結構包括連續堆疊的一第一閘極絕緣層圖案、一浮動閘極和一控制閘極；同時形成一間隔器和一第二閘極絕緣層圖案，該間隔器係形成於該分離閘極結構之一側壁上，且該第二閘極絕緣層圖案係形成於該邏輯區域之一超高壓部分 上；以及在該邏輯區域之一高壓部分、該第二閘極絕緣層圖案和該邏輯區域之一低壓部分上形成一閘電極。
  27. 如請求項26之方法，其進一步包含下列步驟：在該邏輯區域之該高壓部分上、並在該邏輯區域之該超高壓部分上於該第二閘極絕緣層圖案上形成一第三閘極絕緣層圖案。
  28. 如請求項27之方法，其進一步包含下列步驟：在該邏輯區域之該高壓部分上於該第三閘極絕緣層圖案上、在該邏輯區域之該超高壓部分上於該第三閘極絕緣層圖案上、及在該邏輯區域之該低壓部分上形成一第四閘極絕緣層圖案。
  29. 如請求項26之方法，其中，形成該分離閘極結構的步驟包含：在該基體之該晶胞區域上形成一對第一閘極結構，該等第一閘極結構各包括該第一閘極絕緣層圖案、該浮動閘極、一介電層圖案、該控制閘極和一硬式遮罩。
  30. 如請求項26之方法，其中，同時形成該間隔層和該第二閘極絕緣層圖案的步驟包含：在該分離閘極結構和該基體上形成一間隔層；以及同時蝕刻該間隔層以形成該間隔器和該第二閘極絕緣層圖案。
TW102142436A 2013-03-15 2013-11-21 半導體裝置及其製造方法 TWI596774B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130027775A KR102008738B1 (ko) 2013-03-15 2013-03-15 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201436224A TW201436224A (zh) 2014-09-16
TWI596774B true TWI596774B (zh) 2017-08-21

Family

ID=51504017

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102142436A TWI596774B (zh) 2013-03-15 2013-11-21 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US9312184B2 (zh)
KR (1) KR102008738B1 (zh)
CN (1) CN104051348B (zh)
TW (1) TWI596774B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184252B2 (en) * 2013-11-15 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Flash memory embedded with HKMG technology
US9343465B2 (en) * 2014-08-29 2016-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit for high-voltage device protection
KR102240022B1 (ko) * 2014-11-26 2021-04-15 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9276005B1 (en) * 2014-12-04 2016-03-01 Silicon Storage Technology, Inc. Non-volatile memory array with concurrently formed low and high voltage logic devices
JP6470419B2 (ja) * 2015-01-22 2019-02-13 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 低電圧論理デバイス及び高電圧論理デバイスと共に分割ゲートメモリセルアレイを形成する方法
US9793281B2 (en) * 2015-07-21 2017-10-17 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate logic device and metal-free erase gate, and method of making same
US9653302B2 (en) * 2015-07-31 2017-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure with multiple spacer and method for manufacturing the same
US9673208B2 (en) * 2015-10-12 2017-06-06 Silicon Storage Technology, Inc. Method of forming memory array and logic devices
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
CN107425003B (zh) 2016-05-18 2020-07-14 硅存储技术公司 制造分裂栅非易失性闪存单元的方法
US9929167B2 (en) 2016-07-13 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9972493B2 (en) * 2016-08-08 2018-05-15 Silicon Storage Technology, Inc. Method of forming low height split gate memory cells
US10714634B2 (en) 2017-12-05 2020-07-14 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal control gates and method of making same
KR102612021B1 (ko) * 2018-04-03 2023-12-11 삼성전자주식회사 3차원 반도체 메모리 장치
US10325919B1 (en) * 2018-06-22 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Mask design for embedded memory
CN109192778A (zh) * 2018-08-01 2019-01-11 长沙理工大学 一种具有双纵向场板的分离栅槽型功率器件
CN111508843B (zh) * 2019-01-31 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11183429B2 (en) * 2019-03-25 2021-11-23 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device including forming a gate insulating material layer on a protection layer and removing the gate insulation material layer and the protection layer on the first region
US11133321B2 (en) * 2019-09-26 2021-09-28 Nanya Technology Corporation Semiconductor device and method of fabricating the same
CN110783311B (zh) * 2019-11-11 2021-04-27 合肥恒烁半导体有限公司 一种闪存电路及其制备方法
KR20210116837A (ko) 2020-03-17 2021-09-28 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
CN113540104B (zh) * 2020-04-13 2023-06-30 力旺电子股份有限公司 存储器装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060091444A1 (en) * 2004-11-04 2006-05-04 Skymedi Corporation Double word line memory structure and manufacturing method thereof
US20070128810A1 (en) * 2005-12-07 2007-06-07 Ching-Hung Kao Ultra high voltage MOS transistor device and method of making the same
US20100308420A1 (en) * 2007-07-31 2010-12-09 Fujitsu Microelectronics Limited Semiconductor device and manufacturing method of semiconductor device
US7960786B2 (en) * 2008-07-09 2011-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Breakdown voltages of ultra-high voltage devices by forming tunnels
US7972929B2 (en) * 2007-10-17 2011-07-05 Dongbu Hitek Co., Ltd. Method for manufacturing semicondcutor device
US8115253B2 (en) * 2009-09-10 2012-02-14 United Microelectronics Corp. Ultra high voltage MOS transistor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674762A (en) * 1995-08-28 1997-10-07 Motorola, Inc. Method of fabricating an EPROM with high voltage transistors
JP2002064157A (ja) * 2000-06-09 2002-02-28 Toshiba Corp 半導体メモリ集積回路及びその製造方法
JP4521597B2 (ja) 2004-02-10 2010-08-11 ルネサスエレクトロニクス株式会社 半導体記憶装置およびその製造方法
KR100696374B1 (ko) * 2004-10-08 2007-03-19 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
KR101147369B1 (ko) 2005-12-19 2012-05-22 매그나칩 반도체 유한회사 이이피롬의 고전압 소자 제조방법
KR100712597B1 (ko) * 2006-02-07 2007-05-02 삼성전자주식회사 비휘발성 기억 소자의 형성 방법
JP4928825B2 (ja) 2006-05-10 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100976797B1 (ko) * 2008-06-20 2010-08-20 주식회사 동부하이텍 반도체 소자의 제조 방법
KR20110039742A (ko) 2009-10-12 2011-04-20 주식회사 동부하이텍 플래시 메모리 소자의 제조방법
KR20110048195A (ko) 2009-11-02 2011-05-11 주식회사 동부하이텍 반도체 소자의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060091444A1 (en) * 2004-11-04 2006-05-04 Skymedi Corporation Double word line memory structure and manufacturing method thereof
US20070128810A1 (en) * 2005-12-07 2007-06-07 Ching-Hung Kao Ultra high voltage MOS transistor device and method of making the same
US20100308420A1 (en) * 2007-07-31 2010-12-09 Fujitsu Microelectronics Limited Semiconductor device and manufacturing method of semiconductor device
US7972929B2 (en) * 2007-10-17 2011-07-05 Dongbu Hitek Co., Ltd. Method for manufacturing semicondcutor device
US7960786B2 (en) * 2008-07-09 2011-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Breakdown voltages of ultra-high voltage devices by forming tunnels
US8115253B2 (en) * 2009-09-10 2012-02-14 United Microelectronics Corp. Ultra high voltage MOS transistor device

Also Published As

Publication number Publication date
CN104051348B (zh) 2018-12-11
CN104051348A (zh) 2014-09-17
TW201436224A (zh) 2014-09-16
US20140264538A1 (en) 2014-09-18
KR102008738B1 (ko) 2019-08-08
KR20140112996A (ko) 2014-09-24
US9312184B2 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
TWI596774B (zh) 半導體裝置及其製造方法
US10249631B2 (en) Split gate non-volatile flash memory cell having metal gates
JP6473233B2 (ja) 同時に形成された低及び高電圧論理デバイスを有する不揮発性メモリアレイ
TWI545732B (zh) 非揮發性半導體記憶體裝置及其製造方法
TWI605573B (zh) 形成分離閘記憶體單元陣列連同低及高電壓邏輯裝置之方法
US10062581B2 (en) Methods of forming an isolation structure and methods of manufacturing a semiconductor device including the same
TWI525840B (zh) 具有基體應力源區域之分裂閘極記憶體胞元及其製作方法
EP2455967B1 (en) A method for forming a buried dielectric layer underneath a semiconductor fin
TW201810533A (zh) 半導體裝置之製造方法
US20170040422A1 (en) Semiconductor devices including a metal oxide semiconductor structure
US9966383B2 (en) Semiconductor structure and manufacturing method thereof
JP2019515495A (ja) スプリットゲート、ツインビット不揮発性メモリセル
US20140299889A1 (en) Semiconductor devices
US9577076B2 (en) Methods of manufacturing semiconductor devices
US8390075B2 (en) Semiconductor memory devices and methods of fabricating the same
US20130240969A1 (en) Semiconductor device and method for fabricating semiconductor device
JP2014165457A (ja) 不揮発性半導体記憶装置の製造方法
US10504913B2 (en) Method for manufacturing embedded non-volatile memory
US9006812B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
US9142561B2 (en) Nonvolatile semiconductor memory device and method for manufacturing same
JP5820353B2 (ja) 半導体記憶装置およびその製造方法
US20150263027A1 (en) Nonvolatile semiconductor storage device