KR101147369B1 - 이이피롬의 고전압 소자 제조방법 - Google Patents

Abstract

본 발명은 이이피롬의 고전압 소자 제조방법에 관한 것으로, a) 고전압 소자 형성영역, 셀 형성영역, 로직 소자 형성영역이 정의된 기판의 셀 형성영역에 플로팅 게이트를 형성하는 단계와, b) 상기 플로팅 게이트가 형성된 기판의 상부에 이중층의 고전압 게이트산화막을 증착하는 단계와, c) 사진식각공정을 통해 상기 로직 소자 형성영역에 증착된 고전압 게이트산화막을 식각하는 단계와, d) 상기 로직 소자 형성영역에 포토레지스트 패턴을 형성하고, 상기 고전압 소자 형성영역과 셀 형성영역에 형성된 고전압 게이트산화막의 상부일부를 식각하여 두께를 조절하는 단계와, e) 상기 포토레지스트 패턴을 제거하고, 노출되는 로직 소자 형성영역에 로직 게이트산화막을 형성하는 단계와, f) 상기 구조의 상부전면에 전극물질을 증착하고 패터닝하여, 고전압 소자영역에 고전압 게이트를 형성하는 단계를 포함한다. 이와 같은 본 발명은 고전압 소자의 게이트산화막의 두께조절을 위한 식각공정을 도입함으로써, 추가적인 다수회의 세정공정을 생략할 수 있으며, 두께의 조절이 용이하게 되어 재현성을 확보하는 효과가 있다.

고전압 게이트 산화막, 두께 조절, HF

Description

이이피롬의 고전압 소자 제조방법{Manufacturing method for high voltage device in electrically erasable programmable read only memory}

도 1a 내지 도 1i는 종래 이이피롬의 고전압 소자 제조공정 수순단면도이다.

도 2a 내지 도 2j는 본 발명에 따른 이이피롬의 고전압 소자 제조공정 수순단면도이다.

*도면의 주요 부분에 대한 부호의 설명*

1 : 기판 2 : 터널산화막

3 : 터널산화막 4 : 다결정실리콘층

5 : ONO막 6 : 하드마스크

7 : 측벽 산화막층 8 : 측벽 질화막층

9 : 고전압 게이트산화막 10 : 고전압 고온저압산화막

11 : 로직 게이트 산화막 12 : 게이트전극층

13 : 고전압 게이트전극 14 : 콘트롤게이트

15 : 로직 게이트

본 발명은 이이피롬의 고전압 소자 제조방법에 관한 것으로, 특히 고전압 소자의 게이트 산화막의 재현성을 확보하고, 공정을 단순화할 수 있는 이이피롬의 고전압 소자 제조방법에 관한 것이다.

일반적으로 이이피롬은 데이터를 저장하는 셀영역과, 셀영역에 고전압을 인가하기 위한 고전압 소자가 형성될 고전압 영역 및 데이터를 처리하는 로직 영역을 포함하여 구성된다.

상기 고전압 소자의 게이트산화막을 형성하는 공정은 고전압 게이트 산화막을 형성한 후, 다수회의 세정공정을 사용하고 있으며, 그 다수회의 세정공정에 의하여 산화막의 두께를 조절하기가 어렵고, 그 재현성 또한 어려운 문제점이 있었으며, 이와 같은 종래 이이피롬의 고전압 소자 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 1a 내지 도 1i는 종래 이이피롬의 제조공정 수순단면도이다.

이를 참조하면, 먼저 도 1a에 도시한 바와 같이 기판(1)에 소자분리막(2)을 형성하여 고전압영역(100), 셀영역(200), 로직영역(300)을 설정한다.

도 1a 내지 도 1i에 도시한 도면은 각 영역을 모두 나타내기 위하여 이이피롬의 자세한 구조는 생략되었다.

그 다음, 상기 소자분리막(2)이 형성된 기판(1)의 상부전면에 터널산화막(3)을 증착한다.

그 다음, 그 터널산화막(3)의 상부전면에 다결정실리콘층(4), ONO(Oxide Nitride Oxide)막(5) 및 하드마스크(6)를 순차적으로 증착한다.

그 다음, 상기 하드마스크(6)의 상부에 포토레지스트(PR1)를 도포하고, 노광 및 현상하여 상기 셀영역(200)의 중앙 상부에 위치하는 하드마스크(6)의 상부일부에 포토레지스트 패턴(PR1)을 형성한다.

그 다음, 도 1b에 도시한 바와 같이 상기 포토레지스트(PR) 패턴을 이용하여 하드마스크(6)를 패터닝하고, 그 하드마스크(6)를 이용하여 ONO막(5)과, 그 하부의 폴리실리콘층(4) 및 터널산화막(3)을 패터닝하여 상기 셀영역(200)에 플로팅게이트를 형성한다.

그 다음, 상기 플로팅게이트가 형성된 기판(1)의 상부전면에 측벽 산화막층(7)과 측벽 질화막층(8)을 순차적으로 증착한다.

그 다음 도 1c에 도시한 바와 같이 상기 증착된 측벽 질화막층(8)과 그 하부의 측벽 산화막층(7)을 건식식각하여 상기 플로팅게이트의 측면에 측벽을 형성한다.

그 다음, 도 1d에 도시한 바와 같이 상기 구조의 상부저면에 고전압 게이트산화막(9)과 고전압 고온저압산화막(10)을 증착한다.

그 다음, 고전압 고온저압산화막(10)의 두께를 조절하는 세정공정이 진행된다.

그 다음, 도 1e에 도시한 바와 같이 상기 고전압 고온저압산화막(10)의 상부전면에 포토레지스트(PR2)를 도포하고, 노광 및 현상하여 상기 로직영역(300)의 상부에 증착된 고전압 고온저압산화막(10)의 상부를 노출시키는 패턴을 형성한다.

그 다음, 도 1f에 도시한 바와 같이 상기 노출된 고전압 고온저압산화막(10)을 제거하고, 연속공정으로 그 하부의 고전압 게이트산화막(9)을 제거하여, 로직영역(300)의 기판(1) 상부를 노출시킨다.

그 다음, 상기 포토레지스트(PR2) 패턴을 제거한다.

그 다음, 포토레지스트(PR2)의 제거로 노출되는 상기 고전압 고온저압산화막(10)을 세정하는 추가 세정공정을 진행한다.

그 다음, 도 1g에 도시한 바와 같이 게이트 산화를 통해 로직영역(300)에 로직 게이트산화막(11)을 형성한다.

그 다음, 도 1h에 도시한 바와 같이 상기 도 1g의 결과물의 상부에 게이트전극층(12)을 두껍게 증착하고 평탄화한다.

그 다음, 상기 게이트전극층(12)의 상부전면에 포토레지스트(PR3)를 증착하고, 노광 및 현상하여 상기 고전압영역(100)과 셀영역(200) 및 로직영역(300) 각각의 상부에 위치하는 포토레지스트(PR3) 패턴을 형성한다.

그 다음, 도 1i에 도시한 바와 같이 상기 포토레지스트(PR3) 패턴을 식각 마스크로하여 게이트전극층(12)을 식각하고, 그 하부의 고전압 고온저압산화막(10)과 고전압 게이트산화막(9) 또는 로직 게이트산화막(11)을 식각한다.

이와 같은 공정을 통하여 상기 고전압영역(100)에는 고전압 게이트전극(13)을 형성하며, 상기 셀영역(200)의 플로팅게이트 상부에는 콘트롤게이트(14)를 형성하고, 로직영역(300)에는 로직 게이트(15)를 형성한다.

이와 같이 종래 이이피롬의 고전압 소자 제조방법은 고전압 게이트 산화막 (9)과 고전압 고온저압산화막(10)을 형성하고, 그 두께를 제어하며, 원하는 특성을 얻기 위하여 다수회의 세정공정이 진행되어야 하며, 이에 따라 고전압 소자의 게이트 산화막 두께 조절이 어렵고, 재현성의 확보가 어려우며 제조공정이 복잡해져 생산성이 저하되는 문제점이 있었다.

상기와 같은 문제점을 감안한 본 발명은 고전압 소자의 게이트 산화막 형성시 두께조절을 위한 1회의 식각공정만을 사용하여, 재현성을 확보하고 공정을 단순화할 수 있는 이이피롬의 고전압 소자 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적은 달성하기 위한 본 발명은 a) 고전압 소자 형성영역, 셀 형성영역, 로직 소자 형성영역이 정의 된 기판의 셀 형성영역에 플로팅 게이트를 형성하는 단계와, b) 상기 플로팅 게이트가 형성된 기판의 상부에 이중층의 고전압 게이트산화막을 증착하는 단계와, c) 사진식각공정을 통해 상기 로직 소자 형성영역에 증착된 고전압 게이트산화막을 식각하는 단계와, d) 상기 로직 소자 형성영역에 포토레지스트 패턴을 형성하고, 상기 고전압 소자 형성영역과 셀 형성영역에 형성된 고전압 게이트산화막의 상부일부를 식각하여 두께를 조절하는 단계와, e) 상기 포토레지스트 패턴을 제거하고, 노출되는 로직 소자 형성영역에 로직 게이트산화막을 형성하는 단계와, f) 상기 구조의 상부전면에 전극물질을 증착하고 패터닝 하여, 고전압 소자영역에 고전압 게이트를 형성하는 단계를 포함하는 이이피롬의 고전압 소자 제조방법을 제공한다.

또한, 상기 본 발명의 이이피롬의 고전압 소자 제조방법에서, 상기 d) 단계는 1:99의 HF용액을 사용하여 고전압 게이트산화막의 상부일부를 식각하는 것이 바람직이다.

이하 상기와 같이 구성된 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 2a 내지 도 2j는 본 발명에 따른 이이피롬의 고전압 소자 제조방법의 일실시 제조공정 수순단면도이다.

이를 참조하면, 본 발명 이이피롬의 고전압 소자의 제조방법은 먼저, 도 2a에 도시한 바와 같이 기판(1)에 소자분리막(2)을 형성하여 고전압영역(100), 셀영역(200), 로직영역(300)을 설정한다.

도 1a 내지 도 1i에 도시한 도면은 각 영역을 모두 나타내기 위하여 이이피롬의 자세한 구조는 생략되었다.

그 다음, 상기 소자분리막(2)이 형성된 기판(1)의 상부전면에 터널산화막(3)을 증착한다.

그 다음, 그 터널산화막(3)의 상부전면에 다결정실리콘층(4), ONO(Oxide Nitride Oxide)막(5) 및 하드마스크(6)를 순차적으로 증착한다.

그 다음, 상기 하드마스크(6)의 상부에 포토레지스트(PR1)를 도포하고, 노광 및 현상하여 상기 셀영역(200)의 중앙 상부에 위치하는 하드마스크(6)의 상부일부에 포토레지스트 패턴(PR1)을 형성한다.

그 다음, 도 2b에 도시한 바와 같이 상기 포토레지스트(PR) 패턴을 이용하여 하드마스크(6)를 패터닝하고, 그 하드마스크(6)를 이용하여 ONO막(5)과, 그 하부의 폴리실리콘층(4) 및 터널산화막(3)을 패터닝하여 상기 셀영역(200)에 플로팅게이트를 형성한다.

그 다음, 상기 플로팅게이트가 형성된 기판(1)의 상부전면에 측벽 산화막층(7)과 측벽 질화막층(8)을 순차적으로 증착한다.

그 다음 도 2c에 도시한 바와 같이 상기 증착된 측벽 질화막층(8)과 그 하부의 측벽 산화막층(7)을 건식식각하여 상기 플로팅게이트의 측면에 측벽을 형성한다.

그 다음, 도 2d에 도시한 바와 같이 상기 구조의 상부저면에 고전압 게이트산화막(9)과 고전압 고온저압산화막(10)을 증착한다.

그 다음, 도 2e에 도시한 바와 같이 상기 구조의 상부에 포토레지스트(PR2)를 증착하고 패턴을 형성하여 상기 로직영역(300)의 상부에 증착된 고전압 고온저압산화막(10)의 상부를 노출시킨다.

그 다음, 도 2f에 도시한 바와 같이 상기 노출된 고전압 고온저압산화막(10)을 제거하고, 연속공정으로 그 하부의 고전압 게이트산화막(9)을 제거하여, 로직영역(300)의 기판(1) 상부를 노출시킨다.

그 다음, 상기 포토레지스트(PR2) 패턴을 제거한다.

그 다음, 도 2g에 도시한 바와 같이 상기 로직영역(300)의 상부에 포토레지스트(PR3)를 형성하고, 그 포토레지스트(PR3)를 식각마스크로 사용하는 식각공정으로 상기 노출된 고전압 고온저압산화막(10)의 상부일부를 식각하여, 고전압 소자의 게이트 산화막의 두께를 조절한다.

이때, 산화에는 1:99 HF용액을 사용하는 것이 바람직하다.

그 다음, 도 2h에 도시한 바와 같이 상기 포토레지스트(PR3)를 제거하고 게이트 산화를 통해 로직영역(300)에 로직 게이트 산화막(11)을 형성한다.

그 다음, 도 2i에 도시한 바와 같이 상기 도 2h의 결과물의 상부에 게이트전극층(12)을 두껍게 증착하고 평탄화한다.

그 다음, 상기 게이트전극층(12)의 상부전면에 포토레지스트(PR4)를 증착하고, 노광 및 현상하여 상기 고전압영역(100)과 셀영역(200) 및 로직영역(300) 각각의 상부에 위치하는 포토레지스트(PR4) 패턴을 형성한다.

그 다음, 도 2j에 도시한 바와 같이 상기 포토레지스트(PR4) 패턴을 식각 마스크로하여 게이트전극층(12)을 식각하고, 그 하부의 고전압 고온저압산화막(10)과 고전압 게이트산화막(9) 또는 로직 게이트 산화막(11)을 식각한다.

이와 같은 공정을 통하여 상기 고전압영역(100)에는 고전압 게이트전극(13)을 형성하며, 상기 셀영역(200)의 플로팅게이트 상부에는 콘트롤게이트(14)를 형성하고, 로직영역(300)에는 로직 게이트(15)를 형성한다.

이처럼 본 발명은 1회의 식각공정을 사용하여 고전압 소자의 게이트 산화막의 두께를 조절할 수 있으며, 추가의 세정공정이 요구되지 않기 때문에 공정이 단 순화된다.

이상에서는 본 발명을 특정의 바람직한 실시 예들을 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예들에 한정되지 않으며 본 발명의 개념을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능하다.

상기한 바와 같이 본 발명 이이피롬의 고전압 소자 제조방법은 고전압 소자의 게이트산화막의 두께조절을 위한 식각공정을 도입함으로써, 추가적인 다수회의 세정공정을 생략할 수 있으며, 두께의 조절이 용이하게 되어 재현성을 확보하는 효과가 있다.

또한 공정의 단순화를 통해 제조비용을 절감하고, 생산성을 향상시킬 수 있는 효과가 있다.

Claims (2)

1. a) 고전압 소자 형성영역, 셀 형성영역, 로직 소자 형성영역이 정의 된 기판의 셀 형성영역에 플로팅 게이트를 형성하는 단계;

   b) 상기 플로팅 게이트가 형성된 기판의 상부에 이중층의 고전압 게이트산화막을 증착하는 단계;

   c) 사진식각공정을 통해 상기 로직 소자 형성영역에 증착된 고전압 게이트산화막을 식각하는 단계;

   d) 상기 로직 소자 형성영역에 포토레지스트 패턴을 형성하고, 상기 고전압 소자 형성영역과 셀 형성영역에 형성된 고전압 게이트산화막의 상부일부를 식각하여 두께를 조절하는 단계;

   e) 상기 포토레지스트 패턴을 제거하고, 노출되는 로직 소자 형성영역에 로직게이트 산화막을 형성하는 단계; 및

   f) 상기 기판의 상부전면에 전극물질을 증착하고 패터닝하여, 고전압 소자영역에 고전압 게이트를 형성하는 단계를 포함하는 이이피롬의 고전압 소자 제조방법.
2. 제1항에 있어서,

   상기 d) 단계는 1:99의 HF용액을 사용하여 고전압 게이트산화막의 상부일부를 식각하는 것을 특징으로 하는 이이피롬의 고전압 소자 제조방법.

Images