CN101459068A - 金属硅化物接触层的制造方法 - Google Patents

金属硅化物接触层的制造方法 Download PDF

Info

Publication number
CN101459068A
CN101459068A CNA200710094567XA CN200710094567A CN101459068A CN 101459068 A CN101459068 A CN 101459068A CN A200710094567X A CNA200710094567X A CN A200710094567XA CN 200710094567 A CN200710094567 A CN 200710094567A CN 101459068 A CN101459068 A CN 101459068A
Authority
CN
China
Prior art keywords
side wall
layer
metal silicide
polysilicon gate
wall layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710094567XA
Other languages
English (en)
Other versions
CN100590800C (zh
Inventor
杜珊珊
韩秋华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200710094567A priority Critical patent/CN100590800C/zh
Publication of CN101459068A publication Critical patent/CN101459068A/zh
Application granted granted Critical
Publication of CN100590800C publication Critical patent/CN100590800C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

金属硅化物接触层的制造方法，包括：提供具有多晶硅栅极的半导体衬底；在所述多晶硅栅极侧壁形成侧壁层；在所述半导体衬底表面、多晶硅栅极和侧壁层表面形成金属层；对具有金属层的半导体衬底执行退火工艺，所述金属层与多晶硅栅极反应，生成金属硅化物；去除未发生反应的金属层材料；通过增大或减小侧壁层施加于所述多晶硅栅极的张应力，使形成于所述多晶硅栅极上的金属硅化物的方块电阻相应的减小或增大。本发明能够根据需要调整金属硅化物接触层的方块电阻，且对其它结构或膜层具有较小的影响。

Description

金属硅化物接触层的制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种金属硅化物接触层的制造方法。
背景技术
金属硅化物具有较低的电阻率，且跟硅材料具有很好的粘合性能，被广泛应用于源、漏接触层和栅极接触层来降低接触电阻。金属硅化物接触层通过将难熔的金属和硅材料反应而形成。
随着半导体器件尺寸的日益缩小，对器件性能要求越来越高，特别是90nm及其以下技术节点，为获得更低的接触电阻，业界采用钴、镍等金属作为形成低电阻率的金属硅化物接触层的金属材料。
公开号为CN1663027A的中国专利申请文件公开了一种金属硅化物接触层的制造方法。图1至图3为所述的中国专利申请文件公开的金属硅化物接触层的制造方法各步骤相应的剖面结构示意图。
请参考图1，提供半导体衬底100，在所述半导体衬底100上形成隔离沟槽102，并在其中填充绝缘材料，以形成浅沟槽隔离区。在所述半导体衬底100上沉积氧化层108，在所述氧化层108上形成多晶硅层并通过光刻、刻蚀形成栅极110。
通过刻蚀将所述半导体衬底100上未被栅极110覆盖的氧化层去除。在所述栅极110及氧化层108侧壁形成侧壁层112，所述侧壁层112可以是一层或多层结构。在所述栅极110两侧的半导体衬底100中进行离子注入形成源漏区域104、106。
请参考图2，形成覆盖所述半导体衬底100、栅极110和侧墙112表面的金属层114，所述金属层114材料可以是镍或其它金属材料。
对具有所述金属层114的半导体衬底100执行退火工艺；通过退火，源漏区域104、106表面上的金属层114材料向下扩散到源漏区域104、106中，并与源漏区域104、106中的硅材料发生分别反应生成硅化物接触层114a、114c，栅极110上方的金属层114材料也同样与栅极110的多晶硅反应生成金属硅化物接触层114b。
请参考图3，通过选择性刻蚀将没有发生反应的金属层114去除，在半导体衬底100上保留金属硅化物接触层114a、114b和114c。
所述的金属硅化物接触层的制造工艺中，对于确定的金属材料，形成的金属硅化物接触层的方块电阻与其厚度有关，而形成的金属硅化物接触层的厚度一般与退火的温度及时间有关，也即当需要调整金属硅化物层的方块电阻时，需要调整退火的温度以及时间，这会对其它工艺造成影响，例如调整退火的温度需要考虑其它结构或膜层能够承受的温度范围，而调整退火时间会影响产量，此外，长时间的热积累也会对器件的性能产生影响。
发明内容
本发明提供一种金属硅化物接触层的制造方法，本发明能够根据需要调整金属硅化物接触层的方块电阻，且对其它结构或膜层具有较小的影响。
本发明提供的一种金属硅化物接触层的制造方法，包括：
提供具有多晶硅栅极的半导体衬底；在所述多晶硅栅极侧壁形成侧壁层；在所述半导体衬底表面、多晶硅栅极和侧壁层表面形成金属层；对具有金属层的半导体衬底执行退火工艺，所述金属层与多晶硅栅极反应，生成金属硅化物；去除未发生反应的金属层材料；其中，通过增大或减小侧壁层施加于所述多晶硅栅极的张应力，使形成于所述多晶硅栅极上的金属硅化物的方块电阻相应的减小或增大。
可选的，通过调整所述侧壁层顶部与所述多晶硅栅极顶部的相对高度来增大或减小该侧壁层施加于所述多晶硅栅极的张应力。
可选的，通过增大侧壁层顶部与所述多晶硅栅极顶部的相对高度，以减小侧壁层施加于所述多晶硅栅极的张应力；或
通过减小侧壁层顶部与所述多晶硅栅极顶部的相对高度，以增大侧壁层施加于所述多晶硅栅极的张应力。
可选的，通过改变侧壁层应力的大小调整所述侧壁层施加于所述多晶硅栅极的应力。
可选的，通过退火工艺或紫外光照射工艺改变侧壁层张应力的大小。
可选的，在所述半导体衬底表面、多晶硅栅极和侧壁层表面形成金属层之前，在所述侧壁层侧壁形成张应力膜，以改变所述侧壁层张应力的大小。
可选的，所述退火工艺为炉管退火或快速热退火。
可选的，所述退火为一步或两步。
可选的，在所述栅极侧壁形成侧壁层的步骤如下：
在所述具有栅极的半导体衬底上沉积侧壁层材料；
执行回刻工艺，去除所述栅极顶部和半导体衬底表面的侧壁层材料，仅保留所述栅极侧壁的侧壁层材料。
可选的，所述侧壁层为氮化硅、氧化硅、氧化硅-氮化硅、氧化硅-氮化硅-氧化硅中的一种。
可选的，所述金属层为镍、钴、钛、钨、锗、钽、铜、铅中的一种。
可选的，去除未发生反应的金属层材料的方法为湿法刻蚀。
与现有技术相比，本发明具有以下优点：
通过改变在侧壁层施加于栅极上的应力，可改变在栅极上形成的金属硅化物接触层的方块电阻，能够根据需要调整金属硅化物接触层的方块电阻，工艺简单，并未增加额外的工艺，且对其它结构或膜层没有影响或具有较小的影响。
附图说明
图1至图3为所述的中国专利申请文件公开的金属硅化物接触层制造方法的各步骤相应的剖面结构示意图；
图4为本发明的第一实施例的具有多晶硅层的半导体衬底的剖面示意图；
图5为图形化图4所示的多晶硅层形成栅极后的剖面示意图；
图6为在图5所示的栅极两侧形成轻掺杂区域后的剖面示意图；
图7为在图6所示的半导体结构上形成ONO层后的剖面示意图；
图8为回刻图7所示的ONO层后形成侧壁层的剖面示意图；
图9为在图8所示的半导体结构上形成金属层后的剖面示意图；
图10为对图9所示的半导体结构执行退火工艺后的剖面示意图；
图11为去除未发生反应的金属层材料后形成金属硅化物接触层的剖面示意图；
图12为本发明的金属硅化物的制造方法的第二实施例的流程图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
在多晶硅栅极上形成金属硅化物接触层可降低接触插塞与该多晶硅栅极的接触电阻。本发明提供一种在多晶硅栅极上形成金属硅化物接触层的方法。包括如下步骤：
首先，提供具有多晶硅栅极的半导体衬底。
接着，在所述多晶硅栅极侧壁形成侧壁层(Spacer)，该侧壁层通过沉积侧壁层材料并回刻的工艺形成。
然后，在所述的半导体衬底表面、多晶硅栅极和侧壁层的表面形成金属层，所述金属层能够与硅或多晶硅反应生成硅化物。
通过对具有金属层的半导体衬底执行退火工艺，使所述金属层中的金属材料与其下层的硅或多晶硅发生反应，生成金属硅化物。
再接着，去除未与硅或多晶硅反应的金属层材料，在所述多晶硅栅极以及源漏极上留下金属硅化物，该金属硅化物即为金属硅化物接触层。其中，通过增大或减小侧壁层施加于所述多晶硅栅极的张应力，使形成于所述多晶硅栅极上的金属硅化物的方块电阻相应的减小或增大。
通过在形成侧壁层的工艺中，调整侧壁层的形成工艺，可改变该侧壁层施加于所述多晶硅栅极的应力，进而可改变形成的金属硅化物接触层的方块电阻。从而可以根据需要形成方块电阻满足要求的金属硅化物接触层。
下面结合剖面示意图对本发明的金属硅化物接触层的制造方法的第一实施例进行详细描述。
请参考图4，提供半导体衬底10，在所述半导体衬底10中具有浅沟槽隔离结构12，在所述半导体衬底10上具有栅极介质层14，在所述栅极介质层14上形成多晶硅层。
所述半导体衬底10可以是单晶硅、多晶硅、非晶硅中的一种，所述半导体衬底10也可以是硅锗化合物、硅镓化合物中的一种，所述半导体衬底10还可以包括外延层或绝缘层上硅(Silicon On Insulator，SOI)结构。
所述栅极介质层14可以是氧化硅和氮氧化硅，厚度可以是5至100nm。形成所述氧化硅的方法包括炉管氧化、快速热退火氧化及原位水蒸气产生氧化中的一种。对所述氧化硅执行氮化工艺可形成氮氧化硅，所述氮化包括炉管氮化、快速热退火氮化及等离子体氮化中的一种。
所述多晶硅层16的形成方法为化学气相沉积或原子层沉积。在多晶硅层16中可以掺入杂质，以降低电阻率。例如，在多晶硅层16用做NMOS栅极的区域可以掺入N型杂质，在用于PMOS栅极区域可掺入P型杂质。在多晶硅层16中掺杂的方法可以通过离子注入的工艺来实现，或通过原位沉积掺杂的工艺来实现。
请参考图5，通过光刻和刻蚀工艺形成栅极16a。然后继续刻蚀去除未被栅极16a覆盖的栅极介质层14的材料。
在其中的一个实施例中，形成栅极16a的步骤如下；
在所述多晶硅层16上旋涂抗反射层(图未示)，在所述抗反射层上旋涂光刻胶层(图未示)；
接着，图形化所述光刻胶层形成栅极图案；
然后，刻蚀未被所述栅极图案覆盖的抗反射层和多晶硅层16，将所述栅极图案转移到所述多晶硅层16中，形成栅极16a；形成栅极16a后，去除所述光刻胶图案和抗反射层。
请参考图6，执行轻掺杂漏极(Light Doped Drain，LDD)注入工艺，在所述栅极16a两侧的半导体衬底10中形成轻掺杂区域18a和18b。形成浅结的轻掺杂区域18a和18b可以避免或抑制源极和漏极之间的漏电流，提高形成的器件的稳定性。
接着，在所述栅极16a侧壁形成侧壁层，以保护所述栅极16a。
在其中的一个实施例中，所述侧壁层为氧化硅-氮化硅-氧化硅的堆叠结构，其形成过程如下：
首先，请参考图7，在所述半导体衬底10以及栅极16a表面依次沉积氧化硅层、氮化硅层和氧化硅层(ONO)，形成ONO叠层20。
接着，请参考图8，执行回刻工艺，去除所述栅极16a顶部的叠层20，以及所述半导体衬底10表面的部分区域的叠层20，仅保留所述栅极16a侧壁的ONO叠层，从而形成侧壁层20a。
其中，回刻工艺中，采用各向异性的等离子体刻蚀工艺。所述等离子体刻蚀的刻蚀气体可以是CF4或CH3F或CHF3中的一种或组合。
在回刻工艺中，可通过刻蚀时间改变形成的侧壁层20a的顶部与所述栅极16a顶部的相对高度，改变所述栅极相对高度可以改变所述侧壁层20a施加于所述栅极16a的张应力的大小。
例如，减小所述相对高度，可以增大所述侧壁层20a施加于所述栅极16a上的张应力；而增大所述相对高度，可减小所述侧壁层20a施加于所述栅极16a上的张应力。
施加于所述栅极16a上的张应力的变化会影响后续在所述栅极16a上形成金属硅化物接触层的厚度，而所述的厚度会影响金属硅化物接触层的方块电阻。
因而，在执行回刻工艺时，可以根据需要形成的金属硅化物接触层的方块电阻的大小，决定侧壁层20a与栅极16a顶部的高度差，进而决定刻蚀时间t。将所述刻蚀时间t应用于所述回刻工艺，形成满足要求的侧壁层20a。
在其它的实施例中，所述侧壁层20a的材质还可以是氮化硅、氧化硅或氧化硅-氮化硅堆叠层。
形成侧壁层20a后，在所述栅极16a两侧的半导体衬底中形成源极和漏极(图未示)。
请参考图9，形成覆盖所述半导体衬底10、栅极16a和侧壁层20a的表面的金属层22。
可选的，还可以在所述金属层22上沉积覆盖层(图未示)，所述覆盖层的材料可以是氮化钛、钛、钨中的一种或其组合，所述覆盖层的厚度可以是50～200埃，覆盖层用以保护金属层22不被氧化。
所述金属层22可以是镍、钴、钛、钨、锗、钽、铜、铅中的一种。
在其中的一个实施例中，所述金属层22为钴(Co)。其形成的方法为物理气相沉积。
由于形成CoSi2的工艺对硅和多晶硅表面条件较为敏感，因而，在沉积钴之前，需要对硅和多晶硅表面进行清洗。
在沉积钴之前，对硅和多晶硅表面进行清洗的其中一种方法是用氢氟酸溶液清洗，所述氢氟酸溶液中氢氟酸和水的比例可以是1:100，以去除硅和多晶硅表面的污染物颗粒；接着，用射频溅射工艺去除所述硅和多晶硅表面约为10nm的厚度的材料，以去除硅和多晶硅表面的氧化物。
完成所述的清洗工艺后，执行物理气相沉积工艺，在所述半导体衬底10表面、栅极16a和侧壁层20a表面沉积目标厚度的钴金属。
然后，执行退火工艺，请参考图10，钴与其下层的硅(源极、漏极表面为硅)和多晶硅(栅极表面为多晶硅)反应，生成金属硅化物22a、22b和22c，本实施例中为CoSi2。
其中，所述的退火工艺可以是炉管退火工艺(Furnace Anneal)，也可以是快速热退火工艺，退火的温度为700至800度。
退火可以分为一步进行，也可以分为两步进行。
其中，在两步退火工艺中，第一步，在约为400至500度的温度下，钴与硅或多晶硅反应，生成CoSi；第二步，在约为700至800度的温度下，CoSi与Si反应生成CoSi2。
在所述的退火工艺中，在没有氧气的环境中进行，例如真空环境或氮气环境或惰性气体环境中进行。
形成的金属硅化物22a、22b和22c的方块电阻与其厚度有关，金属硅化物22a、22b和22c越厚，方块电阻越小，反之越大。因而，若需要减小形成的金属硅化物的方块电阻，就需要增大形成的金属硅化物的厚度。
在形成栅极侧壁层20a的工艺中，通过改变侧壁层20a与栅极16a的相对高度，可改变所述侧壁层20a施加于所述栅极16a的张应力，进而可以影响在退火工艺中金属层22与栅极16a多晶硅反应，从而改变反应后形成的金属硅化物的厚度。而金属硅化物厚度的改变可引起其方块电阻的变化。也即，通过改变栅极侧壁层20a施加于所述栅极16a上的张应力的大小，可改变在栅极16a上形成的金属硅化物层的方块电阻。
通过前述的改变栅极侧壁层20a与栅极16b顶部的相对高度，可改变栅极侧壁层20a施加于栅极16a的张应力，进而可以改变形成的金属硅化物的方块电阻，具体的，减小所述的相对高度，可减小方块电阻Rs，增大所述的相对高度，可增大方块电阻Rs。相对高度的改变可以通过形成侧壁层20a时的刻蚀工艺来控制。可见，通过控制形成侧壁层20a的刻蚀工艺，可改变形成的金属硅化物的方块电阻。
完成退火工艺后，去除未与硅和多晶硅反应的金属层20的材料，并保留形成的金属硅化物22a、22b和22c，如图11所示，所述金属硅化物22a、22b和22c即为金属硅化物接触层。
在其中的一个实施例中，去除未反应的钴金属层22材料的方法为一步刻蚀法，刻蚀溶液为热H2SO4和H2O2的混合溶液。
在另外的实施例中，去除未反应的钴金属层22材料的方法为两步刻蚀法，第一步，用NH4OH、H2O2和H2O的混合溶液进行刻蚀；第二步，用HCL、H2O2和H2O的混合溶液进行刻蚀。
在形成侧壁层20a的工艺中，通过改变侧壁层20a与栅极16a的相对高度，进而改变侧壁层20a施加于栅极16a上的张应力，可达到改变在栅极16a上形成的金属硅化物接触层的方块电阻的目的；根据需要，可通过改变侧壁层20a与栅极16a的相对高度，形成满足要求的金属硅化物接触层。所述的实施例的方法能够根据需要调整金属硅化物接触层的方块电阻，工艺简单，并未增加额外的工艺，且对其它结构或膜层没有影响或具有较小的影响。
图12为本发明的金属硅化物的制造方法的第二实施例的流程图。如图12所示，步骤S100，提供具有多晶硅栅极的半导体衬底。
步骤S110，在所述多晶硅栅极侧壁形成具有应力的侧壁层。其中，通过退火工艺或紫外光照射工艺改变侧壁层应力的大小。
步骤S120，在所述半导体衬底表面、栅极和侧壁层表面形成金属层。所述金属层可以使镍或钴。
步骤S130，对具有所述金属层的半导体衬底执行退火工艺，所述金属层与多晶硅栅极反应，生成金属硅化物。该金属硅化物即为金属硅化物接触层。
步骤S140，去除未发生反应的金属层材料。
本实施例中，根据需要形成具有应力的侧壁层，该侧壁层的应力施加于所述多晶硅栅极上，通过形成不同应力的侧壁层，可改变施加于所述多晶硅栅极的应力，进而改变在多晶硅栅极上形成金属硅化物接触层的厚度，从而可以形成方块电阻满足要求的金属硅化物接触层。
在其它的实施例中，在所述半导体衬底表面、栅极和侧壁层表面形成金属层之前，在所述侧壁层侧壁形成应力膜，以改变所述侧壁层应力的大小，这里不再赘述。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (12)

1、一种金属硅化物接触层的制造方法，包括：
提供具有多晶硅栅极的半导体衬底；
在所述多晶硅栅极侧壁形成侧壁层；
在所述半导体衬底表面、多晶硅栅极和侧壁层表面形成金属层；
对具有金属层的半导体衬底执行退火工艺，所述金属层与多晶硅栅极反应，生成金属硅化物；
去除未发生反应的金属层材料；
其特征在于：通过增大或减小侧壁层施加于所述多晶硅栅极的张应力，使形成于所述多晶硅栅极上的金属硅化物的方块电阻相应的减小或增大。
2、如权利要求1所述的金属硅化物接触层的制造方法，其特征在于，通过调整所述侧壁层顶部与所述多晶硅栅极顶部的相对高度来增大或减小该侧壁层施加于所述多晶硅栅极的张应力。
3、如权利要求2所述的金属硅化物接触层的制造方法，其特征在于：通过增大侧壁层顶部与所述多晶硅栅极顶部的相对高度，以减小侧壁层施加于所述多晶硅栅极的张应力；或
通过减小侧壁层顶部与所述多晶硅栅极顶部的相对高度，以增大侧壁层施加于所述多晶硅栅极的张应力。
4、如权利要求1所述的金属硅化物接触层的制造方法，其特征在于：通过改变侧壁层应力的大小调整所述侧壁层施加于所述多晶硅栅极的应力。
5、如权利要求4所述的金属硅化物接触层的制造方法，其特征在于：通过退火工艺或紫外光照射工艺改变侧壁层张应力的大小。
6、如权利要求4所述的金属硅化物接触层的制造方法，其特征在于：在所述半导体衬底表面、多晶硅栅极和侧壁层表面形成金属层之前，在所述侧壁层侧壁形成张应力膜，以改变所述侧壁层张应力的大小。
7、如权利要求1所述的金属硅化物接触层的制造方法，其特征在于：所述退火工艺为炉管退火或快速热退火。
8、如权利要求7所述的金属硅化物接触层的制造方法，其特征在于：所述退火为一步或两步。
9、如权利要求1所述的金属硅化物接触层的制造方法，其特征在于，在所述栅极侧壁形成侧壁层的步骤如下：
在所述具有栅极的半导体衬底上沉积侧壁层材料；
执行回刻工艺，去除所述栅极顶部和半导体衬底表面的侧壁层材料，仅保留所述栅极侧壁的侧壁层材料。
10、如权利要求1或9所述的金属硅化物接触层的制造方法，其特征在于：所述侧壁层为氮化硅、氧化硅、氧化硅-氮化硅、氧化硅-氮化硅-氧化硅中的一种。
11、如权利要求1所述的金属硅化物接触层的制造方法，其特征在于：所述金属层为镍、钴、钛、钨、锗、钽、铜、铅中的一种。
12、如权利要求1所述的金属硅化物接触层的制造方法，其特征在于：去除未发生反应的金属层材料的方法为湿法刻蚀。
CN200710094567A 2007-12-13 2007-12-13 金属硅化物接触层的制造方法 Active CN100590800C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710094567A CN100590800C (zh) 2007-12-13 2007-12-13 金属硅化物接触层的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710094567A CN100590800C (zh) 2007-12-13 2007-12-13 金属硅化物接触层的制造方法

Publications (2)

Publication Number Publication Date
CN101459068A true CN101459068A (zh) 2009-06-17
CN100590800C CN100590800C (zh) 2010-02-17

Family

ID=40769835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710094567A Active CN100590800C (zh) 2007-12-13 2007-12-13 金属硅化物接触层的制造方法

Country Status (1)

Country Link
CN (1) CN100590800C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208341A (zh) * 2010-03-31 2011-10-05 上海华虹Nec电子有限公司 降低多晶硅栅极电阻的方法
CN105990245A (zh) * 2015-02-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
CN110875171A (zh) * 2018-08-31 2020-03-10 北京北方华创微电子装备有限公司 多晶硅功能层的制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208341A (zh) * 2010-03-31 2011-10-05 上海华虹Nec电子有限公司 降低多晶硅栅极电阻的方法
CN105990245A (zh) * 2015-02-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
CN105990245B (zh) * 2015-02-04 2019-02-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
CN110875171A (zh) * 2018-08-31 2020-03-10 北京北方华创微电子装备有限公司 多晶硅功能层的制备方法

Also Published As

Publication number Publication date
CN100590800C (zh) 2010-02-17

Similar Documents

Publication Publication Date Title
CN202749347U (zh) 一种晶体管和包括该晶体管的半导体芯片
US7332439B2 (en) Metal gate transistors with epitaxial source and drain regions
CN101814523B (zh) 半导体装置及其制造方法
JP4889901B2 (ja) 深い接合を有するソース／ドレイン領域を形成する方法
CN101447457B (zh) 双应力膜互补金属氧化物半导体晶体管的制造方法
CN105336609A (zh) 一种FinFET器件及其制造方法、电子装置
US7173296B2 (en) Reduced hydrogen sidewall spacer oxide
CN101140932A (zh) 具有拉应力膜和压应力膜的cmos半导体器件
CN101599459B (zh) 半导体器件的制造方法
US8088665B2 (en) Method of forming self-aligned low resistance contact layer
CN100590800C (zh) 金属硅化物接触层的制造方法
CN101295674A (zh) 半导体器件的制造方法
CN102983104B (zh) Cmos晶体管的制作方法
US6765269B2 (en) Conformal surface silicide strap on spacer and method of making same
US7109086B2 (en) Technique for forming a spacer for a line element by using an etch stop layer deposited by a highly directional deposition technique
US7732289B2 (en) Method of forming a MOS device with an additional layer
CN105529265A (zh) Mos晶体管的制作方法及mos晶体管
US6011272A (en) Silicided shallow junction formation and structure with high and low breakdown voltages
CN103094113B (zh) Nmos形成方法、cmos形成方法
US20100197124A1 (en) Methods of Forming Semiconductor Devices Using Plasma Dehydrogenation and Devices Formed Thereby
US20020111021A1 (en) Ozone oxide as a mediating layer in nickel silicide formation
CN102856179A (zh) 半导体器件的形成方法
US6627504B1 (en) Stacked double sidewall spacer oxide over nitride
CN103456614A (zh) 一种采用高k金属栅的半导体器件的制造方法
US6518137B2 (en) Method for forming steep spacer in a MOS device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111117

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation