CN111834369A - 一种空气间隙的形成方法及半导体器件 - Google Patents

一种空气间隙的形成方法及半导体器件 Download PDF

Info

Publication number
CN111834369A
CN111834369A CN201910305754.0A CN201910305754A CN111834369A CN 111834369 A CN111834369 A CN 111834369A CN 201910305754 A CN201910305754 A CN 201910305754A CN 111834369 A CN111834369 A CN 111834369A
Authority
CN
China
Prior art keywords
dielectric layer
substrate
storage region
depositing
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910305754.0A
Other languages
English (en)
Inventor
韩亮
王海英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910305754.0A priority Critical patent/CN111834369A/zh
Publication of CN111834369A publication Critical patent/CN111834369A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种空气间隙的形成方法，包括：在衬底上形成存储区结构；然后在存储区结构之间沉积中间介质层，在中间介质层之间形成栅极间隙；最后在中间介质层及栅极间隙远离衬底的一侧沉积层间介电层，以形成空气间隙。相比于现有技术中在存储区结构之间沉积薄膜层，移除薄膜层形成栅极间隙，然后沉积层间介电层以形成空气间隙的方法，现有技术形成的空气间隙的宽度为两个存储区结构之间的距离，本发明在存储区结构之间先沉积中间介质层，形成的空气间隙的宽度为中间介质层之间的距离，中间介质层减小了空气间隙的大小，使得空气间隙的大小可控。由此，存储器件的形状也更均匀，半导体器件的均匀性更好。本发明还提供一种性能更好的半导体器件。

Description

一种空气间隙的形成方法及半导体器件
技术领域
本发明涉及半导体技术领域，特别涉及一种空气间隙的形成方法及半导体器件。
背景技术
目前的半导体产业中，集成电路产品主要可以分为三大类型：数字电路、模拟电路、数模混合电路，其中，存储器是数字电路中的一个非常重要的类型。近年来，随着半导体工艺的发展，在存储器方面已经开发出了快闪存储器(flash memory)等存取速度很快的存储器。因为快闪存储器可多次进行信息存入、读取和擦除等动作，且具有掉电保护的特性，因此已经广泛应用于电子设备中。而NAND(与非门)快速存储器作为快速存储器的代表，也因为其存储容量大、性能高的特点，广泛应用于读/写要求较高的领域。
NAND快速存储器的半导体衬底上通常包括存储区和外围电路区，在存储区中形成有存储区结构，存储区结构包括字线(WL)和选择栅，在外围区中形成有栅极(gate)。字线(WL)是条状分布的多晶硅栅极阵列。而随着半导体集成电路工艺的快速发展，半导体器件的集成度日益增加，字线之间的干扰问题普遍存在于NAND快速存储器中。并且，干扰越大，器件的循环周期以及读写次数就越小。
为降低字线之间的干扰,现有技术采用了在字线之间形成空气间隙(air gap)的方式。具体的，现有技术中，在衬底上通过沉积和刻蚀形成栅极沟槽和浮栅、控制栅堆叠的栅极结构，即字线；接着沉积薄膜层；然后移除栅极结构顶部的薄膜层，并沉积金属硅化物；最后覆盖栅极结构和衬底形成氧化层。
现有技术中的方法虽然能够在字线之间形成栅极间隙，然后在栅极间隙上沉积层间介电层以形成空气间隙，但这种方法形成的空气间隙的宽度为两个存储区结构之间的距离，空气间隙较大，且存储区结构之间没有任何结构做保护和过渡。因此，在接下来的工艺中会出现误将存储区结构刻蚀的现象等等，使存储区结构的均匀性降低，进而影响半导体器件的工作效率、降低半导体器件的性能。
发明内容
本发明的目的在于解决现有技术中，半导体器件性能不佳的问题。本发明提供了一种空气间隙的形成方法以及用这种方法制备空气间隙得到的半导体器件，可提高半导体器件的性能。
为解决上述技术问题，本发明的实施方式公开了一种空气间隙的形成方法，其特征在于，包括：在衬底上形成若干间隔设置的存储区结构，存储区结构包括存储单元和/或选择栅；在存储区结构之间沉积中间介质层，并在中间介质层之间形成栅极间隙；在中间介质层及栅极间隙远离衬底的一侧沉积层间介电层，以形成空气间隙。
采用上述方案，通过在存储区结构之间沉积中间介质层并形成栅极间隙，并在中间介质层及栅极间隙远离衬底的一侧沉积层间介电层的方法形成空气间隙，降低了存储器件字线之间的干扰，能够增加存储器件的读写次数和运行周期；并且，空气间隙的形成，由于空气的介电常数小，会使字线之间的电容减小，从而降低电路的电力消耗。进一步地，相比于现有技术中在存储区结构之间沉积薄膜层，移除薄膜层形成栅极间隙，然后沉积层间介电层以形成空气间隙的方法，现有技术形成的空气间隙的宽度为两个存储区结构之间的距离，本发明在存储区结构之间先沉积中间介质层，形成的空气间隙的宽度为中间介质层之间的距离，中间介质层的设置减小了空气间隙的大小，并且使得空气间隙的大小可控。由此，存储器件的形状也更均匀，半导体器件的均匀性更好，运行速度也更快。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种空气间隙的形成方法，存储区结构包括沿远离衬底的方向依次堆叠设置的浮栅、栅间介质层和控制栅；且在衬底上形成若干间隔设置的存储区结构，还包括：在存储区结构远离衬底的一侧沉积栅极氧化层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种空气间隙的形成方法，在存储区结构之间沉积中间介质层，并在中间介质层之间形成栅极间隙，包括：在存储区结构之间沉积中间介质层；在中间介质层之间沉积中间氧化层；移除中间氧化层以形成栅极间隙。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种空气间隙的形成方法，在存储区结构之间沉积中间介质层的同时，还包括：在存储区结构远离衬底的一侧沉积中间介质层；在中间介质层之间沉积中间氧化层的同时，还包括：在中间介质层远离衬底的一侧沉积中间氧化层；在移除中间氧化层以形成栅极间隙之前，还包括：去除存储区结构远离衬底一侧的中间介质层和中间氧化层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种空气间隙的形成方法，在存储区结构之间沉积中间介质层，并在中间介质层之间形成栅极间隙时，还包括：移除栅极氧化层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种空气间隙的形成方法，在中间介质层及栅极间隙远离衬底的一侧沉积层间介电层，以形成空气间隙之前，还包括：在存储区结构远离衬底的一侧沉积金属硅化物。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种空气间隙的形成方法，沉积栅极氧化层的的深度范围为50A-200A；沉积中间介质层的深度范围为100A-250A；沉积中间氧化层的深度范围为300A-500A；且沉积中间介质层和沉积中间氧化层均采用原子层沉积法；中间介质层的材料为氮化硅；刻蚀存储区结构远离衬底一侧的中间介质层和中间氧化层采用灰化工艺；移除栅极氧化层采用湿法刻蚀的工艺。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种空气间隙的形成方法，在中间介质层及栅极间隙远离衬底的一侧沉积层间介电层的同时，还包括：在存储区结构远离衬底的一侧，及衬底的一侧沉积层间介电层。
本发明的实施方式还公开了一种半导体器件，该半导体器件包括衬底，衬底上形成有若干间隔设置的存储区结构；在存储区结构之间形成有中间介质层和栅极间隙；在中间介质层、栅极间隙、存储区结构远离衬底的一侧形成有层间介电层；栅极间隙和层间介电层形成空气间隙。
采用上述方案形成的半导体器件，通过在存储区结构之间沉积中间介质层并形成栅极间隙，并在中间介质层及栅极间隙远离衬底的一侧沉积层间介电层的方法形成空气间隙，降低了存储器件字线之间的干扰，能够增加存储器件的读写次数和运行周期；并且，由于空气的介电常数小，空气间隙的形成，会使字线之间的电容减小，从而降低电路的电力消耗。进一步地，相比于现有技术中在存储区结构之间沉积薄膜层，移除薄膜层形成栅极间隙，然后沉积层间介电层以形成空气间隙的方法，现有技术形成的空气间隙的宽度为两个存储区结构之间的距离，本发明在存储区结构之间先沉积中间介质层，形成的空气间隙的宽度为中间介质层之间的距离，中间介质层的设置减小了空气间隙的大小，并且使得空气间隙的大小可控。由此，存储器件的形状也更均匀，半导体器件的均匀性更好，运行速度也更快。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件，衬底上形成有外围电路区；外围电路区包括沿远离衬底的方向依次堆叠设置的浮栅、栅间介质层和控制栅；控制栅远离衬底的一侧沉积有金属硅化物；外围电路区远离衬底的一侧沉积有层间介电层，且外围电路区的周侧也沉积有层间介电层；外围电路区与存储区结构之间的衬底的一侧沉积有中间介质层和层间介电层。
附图说明
图1是本发明实施例提供的空气间隙的形成方法流程图；
图2至图8是本发明实施例提供的形成空气间隙的工艺流程图。
附图标记：
1.衬底；2.存储区结构；21.存储单元；211.浮栅；212.栅间介质层；213.控制栅；22.选择栅；23.栅极氧化层；3.中间介质层；4.栅极间隙；5.层间介电层；6.空气间隙；7.中间氧化层；8.金属硅化物；9.外围电路区。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。虽然本发明的描述将结合较佳实施例一起介绍，但这并不代表此发明的特征仅限于该实施方式。恰恰相反，结合实施方式作发明介绍的目的是为了覆盖基于本发明的权利要求而有可能延伸出的其它选择或改造。为了提供对本发明的深度了解，以下描述中将包含许多具体的细节。本发明也可以不使用这些细节实施。此外，为了避免混乱或模糊本发明的重点，有些具体细节将在描述中被省略。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
应注意的是，在本说明书中，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本实施例的描述中，需要说明的是，术语“上”、“下”、“内”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本实施例的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实施例中的具体含义。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
实施例1：
为解决现有技术中，半导体器件性能不佳的问题，本实施例提供了一种空气间隙的形成方法，具体的，请参见图1。本发明提供的空气间隙的形成方法具体包括以下步骤：
步骤S1：在衬底上形成若干间隔设置的存储区结构，存储区结构包括存储单元和/或选择栅。
具体的，存储区结构的数量可以为两个、三个甚至更多，本实施例对此不做具体限定。若干个存储区结构分立地设置在衬底上。且衬底的材料包括但不限于硅、锗、锗化硅、碳化硅、绝缘体上硅等，本实施例对此也不做具体限定。在衬底的一侧还可以形成浅沟槽隔离层、衬垫氧化层等。
更具体的，存储区结构包括若干个间隔设置的存储单元，或者若干个间隔设置的选择栅，或者若干个间隔设置的存储单元和选择栅。本领域技术人员可以根据具体情况任意选择，本实施例对此不做具体限定。
进一步地，存储区结构包括沿远离衬底的方向依次堆叠设置的浮栅、栅间介质层和控制栅。即在垂直方向上，沿远离衬底的方向依次设置有浮栅、栅间介质层和控制栅。且存储区结构的形成方法可以通过以下步骤制作：在衬底上沉积浮栅材料层、栅间介质层和控制栅层，然后刻蚀控制栅层、栅间介质层和浮栅材料层形成存储区结构。
更进一步地，形成存储区结构时，还包括在存储区结构远离衬底的一侧沉积栅极氧化层。即在控制栅的一侧沉积栅极氧化层。且栅极氧化层的为高温氧化物；栅极氧化层的沉积深度为50A-200A。具体的，可以是50A、100A、150A、200A或其他深度，本实施例对此不做具体限定。
步骤S2：在存储区结构之间沉积中间介质层，并在中间介质层之间形成栅极间隙。
具体的，栅极间隙与存储区结构之间有中间介质层。沉积中间介质层的方法本实施例选用原子层沉积法，且中间介质层的材料为氮化硅。更具体的，沉积中间介质层的深度范围为100A-250A，可以是100A、150A、200A、250A或其他深度，本实施例对此不做具体限定。
进一步地，在存储区结构之间沉积中间介质层，并在中间介质层之间形成栅极间隙可以有如下两种方法：
第一种：首先在存储区结构之间沉积中间介质层，然后在中间介质层之间沉积中间氧化层，最后移除中间氧化层。移除中间氧化层之后形成的空隙即为栅极间隙。
第二种：首先在存储区结构之间，以及存储区结构远离衬底的一侧沉积中间介质层；然后在中间介质层之间，以及中间介质层远离衬底的一侧沉积中间氧化层；然后去除远离衬底一侧的中间介质层和中间氧化层；最后去除中间介质层之间的中间氧化层。
需要理解的是，本实施例中，去除远离衬底一侧的中间介质层和中间氧化层采用的工艺为灰化工艺。且沉积中间氧化层的方法为原子层沉积法，沉积中间氧化层的深度范围为300A-500A，具体可以是300A、350A、400A、450A、500A或其他深度，本实施例对此不做具体限定。
更进一步地，在存储区结构之间沉积中间介质层，并在中间介质层之间形成栅极间隙时，还包括：移除栅极氧化层。具体的，移除栅极氧化层可以是与移除中间介质层之间的中间氧化层同时进行的，也可以是先移除中间介质层之间的中间氧化层，再移除栅极氧化层；还可以是先移除中间介质层之间的中间氧化层，再移除栅极氧化层。本实施例对此不做具体限定。
需要理解的是，本实施例中，移除栅极氧化层采用的工艺为湿法刻蚀工艺。
步骤S3：在中间介质层及栅极间隙远离衬底的一侧沉积层间介电层，以形成空气间隙。
具体的，空气间隙是由中间介质层、中间介质层支架的栅极间隙，以及中间介质层和栅极间隙上方沉积的层间介电层共同组成的。
进一步地，在中间介质层及栅极间隙远离衬底的一侧沉积层间介电层的同时，还包括：在存储区结构远离衬底的一侧，及衬底的一侧沉积层间介电层。也就是说，层间介电层的沉积位置不只是在中间介质层和栅极间隙远离衬底的一侧，还可以是在存储区结构远离衬底的一侧，还有衬底的一侧。
需要理解的是，本实施例中，层间介电层选用等离子增强化学气相沉积氧化物。
更进一步地，在中间介质层及栅极间隙远离衬底的一侧沉积层间介电层的，以形成空气间隙之前，还包括：在存储区结构远离衬底的一侧沉积金属硅化物。也就是说，在移除栅极氧化层之后、沉积层间介电层之前，还包括在存储区结构的顶部沉积金属硅化物。
需要理解的是，金属硅化物可以通过本领域常用的方法形成，例如沉积、湿法刻蚀等，本实施例对此不做具体限定。
采用上述方案，通过在存储区结构之间沉积中间介质层并形成栅极间隙，并在中间介质层及栅极间隙远离衬底的一侧沉积层间介电层的方法形成空气间隙，降低了存储器件字线之间的干扰，能够增加存储器件的读写次数和运行周期；并且，空气间隙的形成，由于空气的介电常数小，会使字线之间的电容减小，从而降低电路的电力消耗。进一步地，相比于现有技术中在存储区结构之间沉积薄膜层，移除薄膜层形成栅极间隙，然后沉积层间介电层以形成空气间隙的方法，现有技术形成的空气间隙的宽度为两个存储区结构之间的距离，本发明在存储区结构之间先沉积中间介质层，形成的空气间隙的宽度为中间介质层之间的距离，中间介质层的设置减小了空气间隙的大小，并且使得空气间隙的大小可控。由此，存储器件的形状也更均匀，半导体器件的均匀性更好，运行速度也更快。
实施例2：
根据实施例1提供的空气间隙的形成方法，本实施例提供一种具体的空气间隙的形成方法，具体的，如图2-图8所示。本实施例提供的空气间隙的形成方法的操作步骤如下：
第一步：如图2所示，在衬底1上形成间隔设置的存储区结构2。且存储区结构2包括存储单元21和选择栅22。
具体的，形成存储区结构2的方式在实施例1中已有详细记载，本实施例不再赘述。且存储区结构2的数量可以是两个、三个甚至更多，本实施例中以七个存储区结构2为例。其中六个为存储单元21，一个为选择栅22。
更具体的，存储区结构2沿远离衬底1的方向依次堆叠设置有浮栅211、栅间介质层212和控制栅213，且控制栅213的一侧还沉积有栅极氧化层23，且栅极氧化层23为高温氧化物。沉积的栅极氧化层23的深度本实施例选择100A，当然，还可以是其他深度，如50A、150A等。
第二步：如图3所示，在存储区结构2之间，以及存储区结构2远离衬底的一侧沉积中间介质层3；然后在中间介质层3之间及存储区结构2一侧的中间介质层3远离衬底1的一侧沉积中间氧化层7。
需要理解的是，中间介质层3的材料为氮化硅，且沉积中间介质层3和中间氧化层7的方法为原子层沉积法。沉积中间介质层3的深度本实施例选择200A，当然，还可以是其他深度，如150A、250A等。
第三步：如图4所示，刻蚀存储区结构2远离衬底1一侧的中间氧化层7。
需要理解的是，此步骤中只去除存储区结构2远离衬底1一侧的中间氧化层7，而不移除沉积在衬底1上的中间氧化层7。
第四步：如图5所示，刻蚀存储区结构2远离衬底1一侧的中间介质层3。
需要理解的是，此步骤中只去除存储区结构2远离衬底1一侧的中间介质层3，而不移除沉积在衬底1上的中间介质层3。且在本实施例中，移除中间介质层3采用的工艺为灰化工艺。
第五步：如图6所示，移除中间介质层3之间的中间氧化层7，以及存储区结构2远离衬底1一侧的栅极氧化层24。
具体的，移除中间氧化层7之后，中间介质层3之间的空隙即为栅极间隙4。
需要理解的是，移除中间氧化层7时采用的方法为湿法刻蚀。且利用的溶液为稀释氢氟酸溶液。
第六步：如图7所示，在存储区结构2远离衬底1的一侧沉积金属硅化物8。
第七步：如图8所示，在栅极间隙4、存储区结构2、中间介质层3远离衬底1的一侧沉积层间介电层5，以形成空气间隙6。
需要理解的是，层间介电层5为等离子增强化学气相沉积氧化物。
采用上述方案，通过在存储区结构之间沉积中间介质层并形成栅极间隙，并在中间介质层及栅极间隙远离衬底的一侧沉积层间介电层的方法形成空气间隙，降低了存储器件字线之间的干扰，能够增加存储器件的读写次数和运行周期；并且，空气间隙的形成，由于空气的介电常数小，会使字线之间的电容减小，从而降低电路的电力消耗。进一步地，相比于现有技术中在存储区结构之间沉积薄膜层，移除薄膜层形成栅极间隙，然后沉积层间介电层以形成空气间隙的方法，现有技术形成的空气间隙的宽度为两个存储区结构之间的距离，本发明在存储区结构之间先沉积中间介质层，形成的空气间隙的宽度为中间介质层之间的距离，中间介质层的设置减小了空气间隙的大小，并且使得空气间隙的大小可控。由此，存储器件的形状也更均匀，半导体器件的均匀性更好，运行速度也更快。
实施例3：
根据实施例1和实施例2提供的空气间隙的形成方法，本实施例提供一种半导体器件。具体的，如图8所示。本实施例提供的半导体器件包括：衬底1，衬底1上形成有若干间隔设置的存储区结构2。且存储区结构2包括存储单元21和/或选择栅22。
本实施例提供的半导体器件还包括：在存储区结构2之间形成有中间介质层3和栅极间隙4；且在中间介质层3、栅极间隙4和存储区结构2远离衬底1的一侧形成有层间介电层5，栅极间隙4和层间介电层5形成空气间隙6。
本实施例提供的半导体器件的空气间隙是基于实施例1和实施例2提供的空气间隙的形成方法形成的。
进一步地，衬底1上还形成有外围电路区9，外围电路区9包括沿远离衬底1的方向依次堆叠设置的浮栅211、栅间介质层212和控制栅213，控制栅213远离衬底1一侧沉积的金属硅化物8。具体的，金属硅化物8的形成方法与本领域通常的做法相同，本实施例不再赘述。
本实施例提供的半导体器件外围电路区9远离衬底1的一侧沉积有层间介电层5，且外围电路区9的周侧也沉积有层间介电层5。即层间介电层5是覆盖外围电路区9形成的。
本实施例提供的半导体器件，外围电路区9与存储区结构2之间的衬底1的一侧沉积有中间介质层3和层间介电层5。
采用上述方法形成的半导体器件，通过在存储区结构之间沉积中间介质层并形成栅极间隙，并在中间介质层及栅极间隙远离衬底的一侧沉积层间介电层的方法形成空气间隙，降低了存储器件字线之间的干扰，能够增加存储器件的读写次数和运行周期；并且，由于空气的介电常数小，空气间隙的形成，会使字线之间的电容减小，从而降低电路的电力消耗。进一步地，相比于现有技术中在存储区结构之间沉积薄膜层，移除薄膜层形成栅极间隙，然后沉积层间介电层以形成空气间隙的方法，现有技术形成的空气间隙的宽度为两个存储区结构之间的距离，本发明在存储区结构之间先沉积中间介质层，形成的空气间隙的宽度为中间介质层之间的距离，中间介质层的设置减小了空气间隙的大小，并且使得空气间隙的大小可控。由此，存储器件的形状也更均匀，半导体器件的均匀性更好，运行速度也更快。
为解决现有技术中半导体器件性能不佳的问题，本发明的实施方式公开了一种空气间隙的形成方法，其特征在于，包括：在衬底上形成若干间隔设置的存储区结构，存储区结构包括存储单元和/或选择栅；在存储区结构之间沉积中间介质层，并在中间介质层之间形成栅极间隙；在中间介质层及栅极间隙远离衬底的一侧沉积层间介电层，以形成空气间隙。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种空气间隙的形成方法，存储区结构包括沿远离衬底的方向依次堆叠设置的浮栅、栅间介质层和控制栅；且在衬底上形成若干间隔设置的存储区结构，还包括：在存储区结构远离衬底的一侧沉积栅极氧化层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种空气间隙的形成方法，在存储区结构之间沉积中间介质层，并在中间介质层之间形成栅极间隙，包括：在存储区结构之间沉积中间介质层；在中间介质层之间沉积中间氧化层；移除中间氧化层以形成栅极间隙。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种空气间隙的形成方法，在存储区结构之间沉积中间介质层的同时，还包括：在存储区结构远离衬底的一侧沉积中间介质层；在中间介质层之间沉积中间氧化层的同时，还包括：在中间介质层远离衬底的一侧沉积中间氧化层；在移除中间氧化层以形成栅极间隙之前，还包括：去除存储区结构远离衬底一侧的中间介质层和中间氧化层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种空气间隙的形成方法，在存储区结构之间沉积中间介质层，并在中间介质层之间形成栅极间隙时，还包括：移除栅极氧化层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种空气间隙的形成方法，在中间介质层及栅极间隙远离衬底的一侧沉积层间介电层，以形成空气间隙之前，还包括：在存储区结构远离衬底的一侧沉积金属硅化物。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种空气间隙的形成方法，沉积栅极氧化层的的深度范围为50A-200A；沉积中间介质层的深度范围为100A-250A；沉积中间氧化层的深度范围为300A-500A；且沉积中间介质层和沉积中间氧化层均采用原子层沉积法；中间介质层的材料为氮化硅；刻蚀存储区结构远离衬底一侧的中间介质层和中间氧化层采用灰化工艺；移除栅极氧化层采用湿法刻蚀的工艺。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种空气间隙的形成方法，在中间介质层及栅极间隙远离衬底的一侧沉积层间介电层的同时，还包括：在存储区结构远离衬底的一侧，及衬底的一侧沉积层间介电层。
本发明的实施方式还公开了一种半导体器件，该半导体器件包括衬底，衬底上形成有若干间隔设置的存储区结构；在存储区结构之间形成有中间介质层和栅极间隙；在中间介质层、栅极间隙、存储区结构远离衬底的一侧形成有层间介电层；栅极间隙和层间介电层形成空气间隙。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件，衬底上形成有外围电路区；外围电路区包括沿远离衬底的方向依次堆叠设置的浮栅、栅间介质层和控制栅；控制栅远离衬底的一侧沉积有金属硅化物；外围电路区远离衬底的一侧沉积有层间介电层，且外围电路区的周侧也沉积有层间介电层；外围电路区与存储区结构之间的衬底的一侧沉积有中间介质层和层间介电层。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。本领域技术人员可以在形式上和细节上对其作各种改变，包括做出若干简单推演或替换，而不偏离本发明的精神和范围。

Claims (10)

1.一种空气间隙的形成方法，其特征在于，包括：
在衬底上形成若干间隔设置的存储区结构，所述存储区结构包括存储单元和/或选择栅；
在所述存储区结构之间沉积中间介质层，并在所述中间介质层之间形成栅极间隙；
在所述中间介质层及所述栅极间隙远离所述衬底的一侧沉积层间介电层，以形成空气间隙。
2.根据权利要求1所述的空气间隙的形成方法，其特征在于，所述存储区结构包括沿远离所述衬底的方向依次堆叠设置的浮栅、栅间介质层和控制栅；
且所述在衬底上形成若干间隔设置的存储区结构，还包括：
在所述存储区结构远离所述衬底的一侧沉积栅极氧化层。
3.根据权利要求2所述的空气间隙的形成方法，其特征在于，所述在存储区结构之间沉积中间介质层，并在所述中间介质层之间形成栅极间隙，包括：
在所述存储区结构之间沉积所述中间介质层；
在所述中间介质层之间沉积中间氧化层；
移除所述中间氧化层以形成栅极间隙。
4.根据权利要求3所述的空气间隙的形成方法，其特征在于，所述在所述存储区结构之间沉积所述中间介质层的同时，还包括：
在所述存储区结构远离所述衬底的一侧沉积所述中间介质层；
所述在所述中间介质层之间沉积中间氧化层的同时，还包括：
在所述中间介质层远离所述衬底的一侧沉积所述中间氧化层；
在所述移除所述中间氧化层以形成栅极间隙之前，还包括：去除所述存储区结构远离所述衬底一侧的所述中间介质层和所述中间氧化层。
5.根据权利要求4所述的空气间隙的形成方法，其特征在于，所述在所述存储区结构之间沉积中间介质层，并在所述中间介质层之间形成栅极间隙时，还包括：
移除所述栅极氧化层。
6.根据权利要求5所述的空气间隙的形成方法，其特征在于，所述在所述中间介质层及所述栅极间隙远离所述衬底的一侧沉积层间介电层，以形成空气间隙之前，还包括：
在所述存储区结构远离所述衬底的一侧沉积金属硅化物。
7.根据权利要求5所述的空气间隙的形成方法，其特征在于，
沉积所述栅极氧化层的的深度范围为50A-200A；
沉积所述中间介质层的深度范围为100A-250A；
沉积所述中间氧化层的深度范围为300A-500A；
且沉积所述中间介质层和沉积所述中间氧化层均采用原子层沉积法；
所述中间介质层的材料为氮化硅；
去除所述存储区结构远离所述衬底一侧的所述中间介质层和所述中间氧化层采用灰化工艺；
所述移除所述栅极氧化层采用湿法刻蚀的工艺。
8.根据权利要求1-7之一所述的空气间隙的形成方法，其特征在于，所述在所述中间介质层及所述栅极间隙远离所述衬底的一侧沉积层间介电层的同时，还包括：
在所述存储区结构远离所述衬底的一侧，及所述衬底的一侧沉积层间介电层。
9.一种半导体器件，其特征在于，包括：
衬底，所述衬底上形成有若干间隔设置的存储区结构；
在所述存储区结构之间形成有中间介质层和栅极间隙；
在所述中间介质层、所述栅极间隙、所述存储区结构远离所述衬底的一侧形成有层间介电层；所述栅极间隙和所述层间介电层形成空气间隙。
10.根据权利要求9所述的半导体器件，其特征在于，所述衬底上还形成有外围电路区，所述外围电路区包括沿远离所述衬底的方向依次堆叠设置的浮栅、栅间介质层和控制栅；
所述控制栅远离所述衬底的一侧沉积有金属硅化物；
所述外围电路区远离所述衬底的一侧沉积有层间介电层，且所述外围电路区的周侧也沉积有所述层间介电层；
所述外围电路区与所述存储区结构之间的所述衬底的一侧沉积有所述中间介质层和所述层间介电层。
CN201910305754.0A 2019-04-16 2019-04-16 一种空气间隙的形成方法及半导体器件 Pending CN111834369A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910305754.0A CN111834369A (zh) 2019-04-16 2019-04-16 一种空气间隙的形成方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910305754.0A CN111834369A (zh) 2019-04-16 2019-04-16 一种空气间隙的形成方法及半导体器件

Publications (1)

Publication Number Publication Date
CN111834369A true CN111834369A (zh) 2020-10-27

Family

ID=72915127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910305754.0A Pending CN111834369A (zh) 2019-04-16 2019-04-16 一种空气间隙的形成方法及半导体器件

Country Status (1)

Country Link
CN (1) CN111834369A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090206391A1 (en) * 2008-02-18 2009-08-20 Ando Kyoko Semiconductor memory device and method for manufacturing the same
US20130049098A1 (en) * 2011-08-22 2013-02-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
CN106356374A (zh) * 2015-07-13 2017-01-25 中芯国际集成电路制造(上海)有限公司 快闪存储器及其制作方法
CN106558589A (zh) * 2015-09-24 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090206391A1 (en) * 2008-02-18 2009-08-20 Ando Kyoko Semiconductor memory device and method for manufacturing the same
US20130049098A1 (en) * 2011-08-22 2013-02-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
CN106356374A (zh) * 2015-07-13 2017-01-25 中芯国际集成电路制造(上海)有限公司 快闪存储器及其制作方法
CN106558589A (zh) * 2015-09-24 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置

Similar Documents

Publication Publication Date Title
CN104752363B (zh) 快闪存储器的形成方法
US20120061637A1 (en) 3-d structured nonvolatile memory array and method for fabricating the same
CN100530660C (zh) 半导体器件和半导体器件的制造方法
CN110010607B (zh) 非挥发性存储器结构及其制造方法
US11456307B2 (en) Flash memory containing air gaps
US11362142B2 (en) Electronic apparatus with tiered stacks having conductive structures isolated by trenches, and related electronic systems and methods
CN106356374A (zh) 快闪存储器及其制作方法
CN103426917A (zh) 非易失性存储器件及其制造方法
US20120256253A1 (en) Vertical Memory Devices
CN103515216A (zh) 半导体元件的制造方法
CN101162708A (zh) 实现多位单元的非易失性半导体存储元件及其制造方法
CN105448919A (zh) 动态随机存取存储器及其制造方法
CN112670290B (zh) 存储器件的形成方法
US7952134B2 (en) Semiconductor memory device and method of forming the same
CN101651097B (zh) 非挥发性存储单元及其制造方法
US20090212340A1 (en) Flash memory devices
CN105655485A (zh) 电阻式随机存取存储器及其制造方法
CN101807548B (zh) 纳米晶分栅式闪存的制造过程
CN108933145B (zh) 三维存储器
CN1201388C (zh) 快闪存储器的制造方法
CN111834369A (zh) 一种空气间隙的形成方法及半导体器件
CN105513954A (zh) 半导体器件的形成方法
CN104465525A (zh) 嵌入式闪存的形成方法
TW202218149A (zh) 用於形成記憶體裝置之方法以及相關裝置及系統
CN112530962A (zh) 一种改善NAND flash控制栅极间形貌的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination