CN1152423C - 半导体器件及对准于深存储沟槽的掩埋条的改进工艺 - Google Patents

Abstract

制作自对准于深存储沟槽的掩埋条的工艺。在被填充的深沟槽电容器和衬底上的凹槽壁上制作隔板。在隔板之间的区域中制作栓塞。在隔板、栓塞及其周围的材料上淀积光刻胶。对光刻胶进行图形化，从而暴露部分栓塞、隔板和周围的材料。没有被光刻胶覆盖的周围的材料中的隔板被选择性地腐蚀。清除隔板暴露的衬底和被填充的深沟槽部分，被选择性地腐蚀。在由腐蚀隔板、周围的材料、衬底和被填充的深沟槽而产生的空间中形成隔离区。

Description

半导体器件及对准于深存储沟槽的掩埋条的改进工艺

技术领域

本发明涉及到半导体器件，更确切地说是涉及到动态随机存取存储器(DRAM)器件。

背景技术

在单个芯片上目前正在制作越来越多的诸如存储器单元之类的半导体器件。其结果是器件的尺寸持续不断地缩小。器件尺寸的缩小会增大对准器件结构的困难和误差以及确保适当地对准包括在半导体器件中的结构的适当的功能区的困难。

随着深沟槽存储器DRAM阵列尺寸的减小，由于相对于阵列特征尺寸的有源区-深沟槽覆盖误差的增大，掩埋条电阻变化可能增大。解决这一问题的一种方法是，提供一种与有源区-深沟槽覆盖无关的制作条的工艺。此工艺可以称为“组合的有源区-深沟槽条工艺”。虽然由组合的有源区-深沟槽条工艺得到的掩埋条没有有源区-深沟槽覆盖误差造成的电阻变化的问题，但有可能在深沟槽与邻近的有源区之间形成寄生的条，有源区-深沟槽极为不对准和/或有源区或深沟槽具有大的光刻和腐蚀偏置误差。

以下提供了组合的有源区深沟槽条工艺的概述，以便更好地解释与组合的有源区深沟槽条工艺相关的寄生条形成问题。图1示出了半导体器件结构的剖面图。图1所示的结构包括安置在衬底中的深沟槽1。此深沟槽被多晶硅填充。

颈圈3被安置在深沟槽的壁上。可以用各种各样的工艺来制作颈圈3和深沟槽侧壁。本发明可以用硅的局部氧化(LOCOS)方法来制作颈圈。也可以用本技术领域熟练人员所知的淀积CVD氧化物随之以RIE的方法来制作颈圈3。

在衬底中邻近深沟槽安置p阱5。在衬底中邻近深沟槽和p阱下方安置n+片7。

沟槽顶部结构9被安置成覆盖深沟槽。在图1所示的结构中，沟槽顶部结构是氧化物。在环绕深沟槽并邻近沟槽顶部区域9的衬底表面上安置氮化物衬垫区11。

在图1所示的状态中，填充深沟槽的材料已经凹下，并制作了绝缘的沟槽顶部区9且整平到氮化物衬垫11。在工艺的这一时刻，可以在图1所示的结构的整个上表面上淀积光刻胶。然后可以根据典型的光刻方法，对光刻胶进行图形化。

图2示出了得到的结构。如图2所示，在结构的上表面上至少保留了光刻胶的一个区域13，覆盖着部分氮化物衬垫11和沟槽顶部区域9。光刻胶区域13有助于确定器件的有源区。

利用光刻胶图形和深沟槽上的沟槽顶部区域9的组合作为掩模，暴露的氮化物衬垫可以被腐蚀到下方的衬底表面。可以用反应离子刻蚀方法来执行这一腐蚀。暴露的硅衬底则可以相对沟槽顶部区9和光刻胶区13有选择性地被腐蚀。对氮化物衬垫11和随后暴露的衬底进行的腐蚀，有助于确定隔离区，然后可以用材料填充此隔离区并进行整平。

图3示出了得到的结构。隔离区通常是浅沟槽隔离区。图3还示出了隔离区15。根据图1-3所示的工艺，整个隔离图形由有源区掩模和深沟槽上的沟槽顶部区的组合确定。

图4示出了可以用图1-3所示的工艺制作的结构的俯视图。图4示出了有源区图形17和深沟槽/沟槽顶部区19。在此结构中，此结构中的浅沟槽隔离图形由有源区掩模和深沟槽上面的沟槽顶部区帽的组合外面的区域确定。有源区和深沟槽的覆盖区确定一个条21。有源区和深沟槽的组合的外形由线条23示出。图4还示出了相邻的有源区25。

在图4所示的结构中，当深沟槽与有源区未对准和/或光刻或腐蚀偏移过量时，深沟槽边沿可能靠相邻的有源区足够近，以致引起有源区到深沟槽的搭桥。如图5所示，这可能导致深沟槽与相邻的有源区之间的寄生条27。

图5示出了有源区图形17、深沟槽19、条21，有源区和深沟槽的组合的外形由粗线23示出。但不像图4所示的结构，图5所示的深沟槽与有源区17未对准，致使深沟槽19或沟槽顶部区位于相邻的有源区25附近。深沟槽与有源区实际上可能接触或稍许重叠。图5所示实施例中深沟槽19与相邻区域25的接近，导致形成寄生条27。

作为图5所示的设置的结果，与有源区17和25相关的存储器单元都会失效。为了有助于确保不形成寄生条，已经减小了深沟槽的尺寸。换言之，以2×1的比例减小深沟槽尺寸。亦即俯视时，沟槽的宽度是长度的2倍。然而，深沟槽尺寸的减小进一步减小了在当前DRAM结构的减小了的尺寸中已经不足的存储器电容。

发明内容

本发明的目的在于提供了一种有助于根据半导体器件和形成器件的元件的不断减小的尺寸而确保恰当地对准半导体器件结构的各个元件的方法和半导体器件结构。

本发明提供了一种用来制作自对准于深存储沟槽的掩埋条的方法。根据此方法，在衬底中的被填充的深沟槽电容器之上的凹槽的壁上形成隔板层；在由隔板层限定出的内部区域中形成栓塞；在所述隔板层、栓塞以及围绕隔板层的材料上沉积光刻胶；对光刻胶进行图形化，从而暴露出部分所述栓塞、隔板层和围绕隔板层的材料；把所述隔板层、栓塞、围绕隔板层的材料和被填充的深沟槽腐蚀到所需的深度，以形成一个敞开的空间；以及在该敞开的空间中形成制作隔离区。

本发明还提供了一种半导体器件，包括：衬底；形成在衬底中的深沟槽；填充所述深沟槽的沟槽填充物；形成在所述沟槽填充物和衬底之间的深沟槽侧壁上的颈圈；设置在所述沟槽填充物和颈圈之上的沟槽顶部区；形成在包括沟槽顶部区的衬底表面之上的介电材料层；形成在所述介电材料层中的凹槽；形成在所述凹槽的壁上的隔板层；以及形成在所述隔板层之间的隔离区。

本发明的优点包括，借助于掩埋有源区深沟槽图形，消除了掩埋条电阻对有源区-深沟槽覆盖的敏感性。根据本发明的工艺，大大降低了寄生条的几率。按照这种方法，清除图10所示结构中的未被光刻胶图形覆盖的隔板层，有助于产生埋置有有源区的深沟槽周围的缓冲区。寄生条的形成通常要求有源区光刻胶延伸到氮化物隔板层边沿以外并覆盖沟槽顶部区。利用现有的覆盖和图象控制技术，可以容易地进行这一覆盖。本发明的另一个优点是，为形成隔离区而清除隔板层，有助于确保隔离区与深沟槽的覆盖。

从以下详细描述中，本领域的熟练技术人员将容易地看到本发明的其它目的和优点，在这些描述中，仅仅简单地用说明实施本发明所设想的最佳模式的方法描述了本发明的最佳实施例。可以理解，本发明可以有其它不同的实施例，且其某些细节可以在各个方面进行修正而不超越本发明。因此，附图和描述是示例性的而不是限制性的。

附图说明

结合附图，可以更清楚地理解本发明的上述目的和优点，在这些附图中：

图1表示部分熟知的半导体器件结构的剖面图；

图2表示图1所示的半导体器件结构部分的剖面图，其中在结构上已经执行了额外的加工；

图3表示图1和2所示的半导体器件结构部分的剖面图，其中的结构已经被进一步加工；

图4表示部分半导体器件结构的俯视图，示出了结构的各个元件的相对位置；

图5表示另一个半导体器件结构的一部分的俯视图，示出了结构的各个元件的比较差的相对位置；

图6表示根据本发明的半导体器件在根据本发明的方法实施例的一个阶段中的实施例的剖面图；

图7表示图6所示结构在稍后的工艺阶段中的剖面图；

图8表示根据本发明的半导体器件在根据本发明的方法的另一个实施例的一个阶段中的另一个实施例的剖面图；

图9表示图8所示实施例在执行进一步加工之后的剖面图；

图10表示图7或9所示的半导体器件结构在执行进一步加工之后，在根据本发明的方法的稍后阶段中的剖面图；

图11表示图10所示实施例在执行进一步加工之后的剖面图；

图12表示根据本发明的半导体器件实施例的俯视图，示出了器件的各个元件的相对位置；以及

图13表示图11所示实施例在执行进一步加工之后的剖面图。

具体实施方式

本发明提供了一种制作存储器单元的方法，它包括改进了的制作自对准于深沟槽的掩埋条的工艺。根据本发明，制作了对有源区-深沟槽覆盖误差不敏感的掩埋条。根据本发明的掩埋条还对于深沟槽和与此深沟槽无关的相邻有源区之间的寄生条的形成具有明显改进了的抵抗能力。由于对寄生条形成的明显改进了的抵抗能力，故存储器沟槽的尺寸可以制成大于图1-5所示方法所用的减小了尺寸的存储器沟槽。因此，本发明不仅提供了制作对有源区-深沟槽覆盖不敏感的掩埋条-深沟槽电容器的工艺，而且还不要求降低存储器电容来保证高的成品率。

图6示出了根据本发明的结构在根据本发明的工艺实施例的一个阶段中的实施例。图6所示的结构包括深沟槽30。可以用多晶硅填充深沟槽。多晶硅可以被n+掺杂。颈圈32可以安置在深沟槽的部分壁上。衬底可以包括安置在深沟槽邻近的n+片38以及安置在n+片上和邻近深沟槽30的p阱36。

材料区40可以安置在衬底表面上，换言之，安置在除深沟槽上方区域外的衬底上表面上。形成区域40的材料可以是介电材料。可以用于区域40的材料的一个例子是氮化物。

沟槽顶部区34可以安置在被填充的深沟槽30的顶部。可以用填充沟槽填充物上的空腔、整平填充空腔的材料和使填充空腔的材料凹下的方法来制作沟槽顶部区。沟槽顶部可以包含介电材料。可以组成沟槽顶部的介质的一个例子是氧化物。可以用化学汽相淀积或任何其它适当的工艺来制作沟槽顶部材料。

沟槽顶部区34的上表面可以与衬底的上表面共平面或基本上共平面。沟槽顶部区即帽34的上表面可以位于稍许高于或稍许低于衬底的上表面。衬底的上表面是紧靠区域40下表面的表面。

根据本发明，隔板层42可以制作在深沟槽上方的区域40中的凹槽44的壁上。此隔板层可以由各种各样的材料制作。根据一个例子，介电材料被用来制作隔板层。可以用来制作隔板层的介电材料的一个例子是氮化物。根据一个例子，氮化硅被用来制作隔板层。

可以根据各种工艺来制作隔板层。此处描述了这种工艺的二个特例。其它工艺也可以用来制作隔板层，且本技术领域熟练人员一旦了解了此处的公开，就能够鉴别制作隔板层的不同的方法而无需过多的实验。

根据本发明的隔板层制作工艺的第一例子，隔板层材料被淀积在凹槽44中。然后可以对隔板层材料进行腐蚀以形成图6所示的隔板层42。可以用反应离子刻蚀工艺来腐蚀隔板层材料。

根据本发明的制作隔板层的第一实施例，然后可以在隔板层之间的区域中淀积介电材料。可以在隔板层之间的区域上淀积材料46来填充隔板层之间的区域。可以用对整个结构的顶部表面进行整平的方法来清除位于隔板层之间的区域外面的过量的材料。

淀积在隔板层之间的材料46可以是介电材料。可以采用的介电材料的一个例子是氧化物。可以根据各种工艺来淀积材料46。根据一个例子，化学汽相淀积被用来淀积材料46。材料46在深沟槽30和隔板层42之间的区域上形成栓塞。图7示出了得到的结构。

图8和9示出了根据本发明制作隔板层的工艺的第二例子的各个阶段。图8和9所示以及下面所述的工艺可以比上述第一工艺更健全。按照这种方法，下面所述以及图8和9所示的工艺可以改善对沟槽顶部材料的过腐蚀造成的沟槽顶部区域34的厚度的控制。

与上述制作隔板层的第一工艺不同，首先，不是在深沟槽上方的凹槽中淀积隔板层材料，而是在结构和凹槽的暴露的表面上淀积一层材料。层48的厚度不均匀。按照这种方法，层48在衬底水平顶表面上的厚度大于在深沟槽上方凹槽44的垂直侧壁上的厚度。此时可以制作沟槽顶部区域34。如果预先制作了沟槽顶部区，也可以在沟槽顶部区上制作材料层。

可以用各种工艺来制作厚度不均匀的层48。根据一个例子，可以用高密度等离子体(HDP)工艺来制作厚度不均匀的层48。HDP工艺可以有方向性地淀积层48，以得到层的不均匀的厚度，致使水平表面上的层厚度大于凹槽侧壁上的层厚度。

厚度不均匀的层48可以包含各种材料。例如，厚度不均匀的层48可以包括介电材料。可以采用的介质的一个例子是氧化物。

在淀积厚度不均匀的层48之后，可以在厚度不均匀的层48上淀积厚度均匀的即同形材料层50。在淀积同形层50之前，可以对垂直表面上的厚度不均匀的层48部分进行腐蚀。可以用来腐蚀层48的垂直部分的腐蚀工艺的一个例子是各向同性腐蚀。

同形层50也可以由介电材料组成。例如，根据一个实施例，同形层可以是氮化物。可以用于同形层50中的氮化物的一个例子是氮化硅。

在淀积同形层50之后，可以对同形层进行腐蚀。根据一个例子，用反应离子刻蚀方法来腐蚀同形层。隔板层则可以认为包括同形层的剩余部分52。在腐蚀同形层50之后，在衬底的上表面上可以保留或可以不保留厚度不均匀的48。

在腐蚀同形层以形成隔板层52之后，可以在隔板层之间的区域中淀积材料54。淀积在隔板层52之间的区域中的材料54可以是介电材料。根据一个例子，氧化物被淀积在隔板层52之间的区域中。材料54在隔板层52之间的区域中以及深沟槽上方形成栓塞。

在淀积材料54之后，可以对整个结构进行抛光，以便清除排列在衬底水平表面上的材料54的过量部分以及厚度不均匀的层48部分。此结构一直被抛光到达及区域40的顶表面。图9示出了得到的结构。

正如借助于比较图7和9可以理解的那样，此时，用来制作隔板层的第一工艺和第二工艺能够导致形成相似的结构。在制作隔板层之后，可以进一步加工此结构。可以在包括隔板层的任何结构上执行下面所述的进一步加工，而不管用来制作隔板层的工艺如何。

可以借助于在包括区域40、分别示于图9和图7的隔板层52或42、以及栓塞54或46的整个结构上涂敷光刻胶层，而开始进一步加工。然后可以对光刻胶进行曝光和显影，以便在结构顶部得到图形化的光刻胶层56。

图10示出了图形化的光刻胶层56的一个例子。如可以看到的那样，利用对光刻胶的图形化，至少可以使部分栓塞46/54、一个隔板层42/52、以及部分区域40曝光。根据本发明，光刻胶区56应该至少覆盖图10所示的一个隔板层区42/52。在形成图形以确定浅沟槽隔离形状的图10之后，由于下述的氮化物条，这有助于确保掩埋条的形成。

在对光刻胶进行图形化之后，可以腐蚀掉被图形化显现的结构部分。例如，在工艺的这一时刻，可以清除未被光刻胶覆盖的隔板层的任何部分。隔板层的清除有助于产生埋置有有源区的深沟槽周围的缓冲区。通常，掩模被设计成使光刻胶56的边沿的标称位置位于跨越沟槽的大约中点处。

根据一个例子，在对光刻胶进行图形化之后，可以对隔板层42/52和区域40的暴露部分进行腐蚀。可以用对它们的腐蚀速率大大高于对诸如栓塞46/54和光刻胶之类的其它暴露区域的腐蚀速率的工艺来腐蚀这些区域。例如，可以采用某些反应离子刻蚀组分。

这些区域的腐蚀确定了隔离区。此隔离区可以被确定为有源区图形和深沟槽与氮化物隔板层区之间的差异相组合的外面的区域。换言之，隔离区可以由有源区图形和深沟槽上的栓塞即帽46/54的组合确定。

根据本发明的方法，可以对光刻胶图形化所暴露的区域40和隔板层42/52进行腐蚀。可以用反应离子刻蚀的方法来腐蚀这些区域。在用腐蚀方法暴露隔板层42/52和区域40之后，可以对由腐蚀区域40所暴露的区域40下方的衬底部分以及沟槽顶部结构34和沟槽填充物部分进行腐蚀。可以用对组成颈圈32以及栓塞46/54的材料有选择性的反应离子刻蚀方法，来腐蚀下方的衬底和沟槽顶部34以及沟槽30。

如上所述，在腐蚀过程中被清除了的衬底区、深沟槽区、沟槽顶部区、区域40和隔板层的区域，形成一个可以是隔离区的区域，通常是浅沟槽隔离区。可以用适合于填充隔离区的材料来填充此隔离区。根据一个例子，介电材料被用来填充区域58。这种材料的一个例子是氧化物。在腐蚀和填充隔离区58之后，可以清除光刻胶56的残留部分。图11示出了得到的结构。

图12示出了根据本发明制作的结构，说明根据本发明在深沟槽中使用氮化物隔板层，可以实现更大的深沟槽尺寸而不会形成寄生条。图12示出了不对准的深沟槽60和相关的隔板层62。图12所示的结构包括有源区图形64。条66存在于有源区64与不对准的深沟槽60之间。粗线68示出了有源区和深沟槽减去隔板层62所组成的组合。图12还示出了一个相邻的有源区70。由于有隔板层62，故图12所示的结构不会导致寄生条形成在不对准的深沟槽60与有源区70之间。

可以在图11所示的结构上进行进一步加工。进一步加工可以简单地包括标准的加工方法。例如，可以清除残留的区域40和残留的隔板层42/52。根据一个例子，区域40和隔板层42/52都由氮化物构成。可以用热磷酸中的腐蚀来清除这些氮化物区域。作为常规加工的零件，在其它的结构中，可以制作牺牲氧化物、阱注入剂、栅氧化物、栅导体、源-漏注入剂、层间介质、布线层。在清除区域40和隔板层42/52的过程中和该过程之后，可以腐蚀58和46/54的顶表面。这就得到制作字线时基本上平坦的表面。

图13示出了制作源-漏之后的结构的实施例。这样，图13示出了掩埋条外扩散72、源-漏延伸区74、传送字线76、有源字线78、分别在传送字线76和有源字线78上的绝缘帽80和82、以及绝缘侧壁隔板层84。

本发明还包括半导体器件。可以根据上述工艺来制作根据本发明的半导体器件。作为变通，可以利用其它的工艺来制作根据本发明的半导体器件。根据一个实施例，根据本发明的半导体器件可以是DRAM MOSFET器件。

根据本发明的半导体器件可以包括衬底。可以在衬底中安置深沟槽，并用半导体材料填充深沟槽。此半导体材料可以是多晶硅。在沟槽填充物与其中制作深沟槽的衬底之间的深沟槽的壁上，可以安置颈圈。沟槽顶部区可以安置在沟槽填充物和颈圈上的沟槽顶部附近。隔离区可以延伸到深沟槽、沟槽颈圈和沟槽顶部区中。

在根据本发明的半导体器件中，沟槽顶部区可以由电绝缘材料构成。沟槽顶部区也可以由氧化物构成。而且，颈圈可以凹下到低于沟槽顶部区。构成根据本发明的半导体器件的各个区域的材料，如上所述，可以和本发明的工艺有关。

本发明的上述描述说明了本发明。此外，本公开仅仅描述了本发明的最佳实施例，但如上所述，应该理解的是，本发明能够用在各种各样的其它组合、修正和环境中，并且能够在此处所述的与上述技术、和/或相关技术的技能或知识相应的本发明的构思范围内改变或修正。上述实施例是用来解释所知的实施本发明的最佳模式并使本技术领域其他熟练人员能够在这些或其它的实施例中，以本发明特定应用所要求的各种各样的修正来利用本发明。因此，本描述不是为了将本发明限制在此处所述的形式。其目的是提出所附权利要求来包括各个变通的实施例。

Claims (23)

1.一种用来制作自对准于深存储沟槽的掩埋条的方法，包括下列步骤：

在衬底中的被填充的深沟槽电容器之上的凹槽的壁上形成隔板层；

在由隔板层限定出的内部区域中形成栓塞；

在所述隔板层、栓塞以及围绕隔板层的材料上沉积光刻胶；

对光刻胶进行图形化，从而暴露出部分所述栓塞、隔板层和围绕隔板层的材料；

把所述隔板层、栓塞、围绕隔板层的材料和被填充的深沟槽腐蚀到所需的深度，以形成一个敞开的空间；以及

在该敞开的空间中形成隔离区。

2.根据权利要求1的方法，其中，所述隔板层由第一介电材料形成，栓塞由第二介电材料形成，隔离区由第三介电材料形成，而围绕隔板层的材料由第四介电材料形成。

3.根据权利要求2的方法，其中，第一介电材料是氮化物，第二介电材料是氧化物，第三介电材料是氮化物，第四介电材料是氮化物。

4.根据权利要求1的方法，还包括清除残留的所述隔板层部分的步骤。

5.根据权利要求4的方法，其中，所述隔板层的残留部分是用热磷酸除去的。

6.根据权利要求1的方法，其中，被填充的深沟槽之上的凹槽位于衬底表面上的氮化物层中。

7.根据权利要求1的方法，其中，所述凹槽被安置在淀积在被填充的深沟槽顶部的沟槽顶部氧化物层之上。

8.根据权利要求2的方法，其中，用化学汽相淀积法来制作由第二介电材料构成的栓塞。

9.根据权利要求8的方法，其中，在形成所述栓塞之后，将栓塞整平到与围绕所述隔板层的材料的顶表面齐平。

10.根据权利要求1的方法，其中，形成所述隔板层的步骤包括：

在所述凹槽中淀积材料；以及

对所述淀积材料进行腐蚀以形成隔板层。

11.根据权利要求10的方法，其中，淀积在所述凹槽中的材料是第一介电材料。

12.根据权利要求11的方法，其中，第一介电材料是氮化物，并用反应离子刻蚀方法对其进行腐蚀。

13.根据权利要求1的方法，其中，形成所述隔板层的步骤包括：

在限定所述凹槽的所有表面上、和在凹槽窗口周围的表面上，淀积厚度不均匀的材料层，使该厚度不均匀的材料层在水平表面上比在垂直表面上厚；

在所述厚度不均匀的层上淀积厚度均匀的材料层；

对部分位于凹槽外面的厚度均匀的层进行腐蚀；

通过对位于凹槽外面的厚度不均匀的层进行抛光一直到达衬底上的周围材料，清除部分位于凹槽外面的厚度不均匀的层；以及

对厚度均匀的层的残留部分进行腐蚀以形成隔板层。

14.根据权利要求13的方法，其中，所述厚度均匀的层是第一介电材料，栓塞由第二介电材料组成，而厚度不均匀的层是第三介电材料。

15.根据权利要求14的方法，其中，第一介电材料和第二介电材料是氮化物，而第三介电材料是氧化物。

16.根据权利要求13的方法，其中，用有方向性的高密度等离子体腐蚀方法来淀积所述厚度不均匀的层。

17.根据权利要求13的方法，其中，用反应离子刻蚀方法，对位于凹槽外面的所述厚度均匀的层进行腐蚀。

18.根据权利要求13的方法，其中，用反应离子刻蚀方法，对所述厚度均匀的层进行腐蚀，以形成隔板层。

19.根据权利要求13的方法，其中，在对所述厚度均匀的层进行腐蚀以形成隔板层之后，制作栓塞，并在制作栓塞之后，对栓塞进行抛光，以及清除凹槽周围的表面上的部分厚度不均匀的层。

20.根据权利要求13的方法，其中，同时制作所述厚度不均匀的层和所述沟槽顶部。

21.根据权利要求4的方法，还包含下列步骤：

清除周围的材料；

提供牺牲氧化物区；

提供阱注入剂；

提供栅氧化物区；

确定栅导体；

注入源区和漏区；

提供层间介电区；以及

提供布线层。

22.根据权利要求1的方法，其中，所述深沟槽电容器包括由硅的局部氧化方法提供的颈圈区。

23.一种半导体器件，其特征在于包括：

衬底；

形成在衬底中的深沟槽；

填充所述深沟槽的沟槽填充物；

形成在所述沟槽填充物和衬底之间的深沟槽侧壁上的颈圈；

设置在所述沟槽填充物和颈圈之上的沟槽顶部区；

形成在包括沟槽顶部区的衬底表面之上的介电材料层；

形成在所述介电材料层中的凹槽；

形成在所述凹槽的壁上的隔板层；以及

形成在所述隔板层之间的隔离区。

Images