TW459384B - Improved process for buried-strap self-aligned to deep storage trench - Google Patents
Improved process for buried-strap self-aligned to deep storage trench Download PDFInfo
- Publication number
- TW459384B TW459384B TW089100178A TW89100178A TW459384B TW 459384 B TW459384 B TW 459384B TW 089100178 A TW089100178 A TW 089100178A TW 89100178 A TW89100178 A TW 89100178A TW 459384 B TW459384 B TW 459384B
- Authority
- TW
- Taiwan
- Prior art keywords
- trench
- spacer
- area
- patent application
- plug
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000003860 storage Methods 0.000 title claims abstract description 9
- 230000008569 process Effects 0.000 title abstract description 18
- 125000006850 spacer group Chemical group 0.000 claims abstract description 71
- 239000000463 material Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims abstract description 6
- 239000000126 substance Substances 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 31
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000004804 winding Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 9
- 238000011282 treatment Methods 0.000 description 18
- 238000012545 processing Methods 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- 230000009471 action Effects 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 239000004575 stone Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 241000242722 Cestoda Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
Description
459384 五、發明說明（ο 發明領域 本發明與半導體裝置有關。特別是，本發明與動態隨機 存取記憶體（DRAM)裝置有關。 發明背景 在單一晶片上所能建置的半導體裝置（譬如，一個個的 記憶體單元）的數目不斷地在增加。因此，這些裝置的尺 寸亦持續地在縮小。縮小裝置的尺寸會増加裝置結構對淑 的困難度並導致誤差，從而增加了半導體裝置中作周區^ 確對齊的困難度。 扣準 本發明提供出一種方法以及一種半導體裝置結構， 導體裝置及其形成元件之尺寸’來提升半導體』 結構件對齊的準確度。 罝 本發明提供A之處可使^帶自我對準於深儲存渠 :。根據該處王里’已充填深渠溝電容以及基板之上的凹洞 j J間隔物的形成位置。栓塞則形成於間隔物之間的 阻除沈積於該等間隔物、栓塞之上，亦沈積於圍 塞間隔物四周的物質之上。圖案化該光阻，藉以曝 :L : 2栓塞、間隔物以及該環繞物質。選擇地蝕刻該環 餘 未被該光阻所覆蓋之間隔物，留下該間隔物之剩 引I -選擇地蝕刻該基板未被該光阻保護之部份。於蚀 二隔物、環繞物質、基板以及已充填深渠溝而建立之 二間中’形成一隔絕區。 本發明也提供出一包含基板之半導體裝置。該基板中配
~St5 9 38^ 45〇3δ 4 _______ 五、發明說明（2) 蜜右·一深渠）冓電谷is。續，'to，巨、致 5。該深渠溝之壁上配置=】容器填滿著半導體物 之上之渠溝頂的附近則配置有 該充填渠溝與该溝領 區域’延伸至該深渠溝、兮;;s溝頂區域。另有一隔絕 这渠溝領以及該渠溝頂區域之 中 。 本發明其他的目標與好虑. 後，將輕易地顯現在習於此蘇j過以下詳細地說明之 施例為例來說明本發明:愛，二2之前。僅以較佳具體實 不夙的具體實施例，在不狢是，本發明可以有其他 許多細節均可修改。於是：t ΐ明之精神下，本發明的 性的描述，並非以此為限1式與說明均只可視為發明本 圖示之簡要描述 清ΐ思考所附圖示之後’上述本發明之目標與好處將更加 知的半導體裝置結構其部份的剖面圖； 園ζ 圖1之部份半遂骑肤φ 々 構剖面圖； 體裝置，夕加了一道處理之後的結 德圖1與2之部份半導體裝置，再多加了-道處理之 後的結構剖面圖： 圖4是。ρ伤半導體裝置結構的俯視圖，說 結中各 種7〇件間的相對位置； 圖5所不的是另一半導體裝置結構的部份俯視圖，結構 戶斤顯3現的各種元件的相對位置關係，是不太被允許的； 圖6疋本發明之半導體結構的具體實施例，在其處理
Μ
第6頁 五、發明說明（3) 過程中之一步驟的具體實施方式； 圖7是圖6之結構在處理過程之稍後步驟的巧面圖· 圖8是本發明之半導體結構的另一具體實施° 直 過程中之一步驟的另一具體實施方式； '、 圖9是圖8之結構再經處理後之剖面圖； 圖10是圖7或9之半導體裝置結構，依本發明經過再處理 後之剖面圖， 圖11是圖1 0經再處理後之剖面圖； 顯示其中各種元 圖12是本發明之半導體裝置的俯視圖 件位置的相對關係；以及 圖1 3是圖11經再處理後之剖面圖； 本發明之詳細描述 所以埋藏帶電阻 由於深渠溝儲存DRAM陣列的尺寸縮小 的變動可能會因陣列中作用區—深渠溝相對於： 覆蓋容限的增加而增加。解決此問題的技術之一 a ' 種與作用區-深渠溝之覆蓋無關的成形處理。此處理可 之為、、合併的作用區—深渠溝帶處理"。雖然，藉該處理 所得到之埋藏帶可以不再受作用區_深渠溝覆蓋誤差所導 致的電阻值變動之苦，但該深渠溝與其相鄰作用區之間卻 可能因作用區-深渠溝極度的未對齊以及/或是因有較大 作用區或因有深渠溝光及蝕刻偏壓容限的存在，而有偽假 帶的發生。 下列有關合併作用區深渠溝帶處理的一部份簡要描述 ，對該種處理所產生之偽假帶問題有較佳的說明。圖1是
第7頁 五、發明說明（4) — 半導體裝置的剖面圖。圖1所示之結構包含一配置於基 板中之深渠溝1。該深渠溝中填滿著多晶矽。 ，溝領3配置於該深渠溝之壁上。有各式樣的處理可用以 形成溝領3與深渠溝侧壁。本發明允許使用區域矽氧化 (LOCOS)來形成溝領。溝領3也可CVD氧化沈積後，再加上 RIE而形成；這是習於此藝人士所熟知的方式。 P井5配置在基板中鄰近該深渠溝之處。n+板？則亦配置 於基板中鄰近該深渠溝之處，但在該p井之下。 渠溝頂結構9覆蓋於該深渠溝之上。在圖1所示之結構 中，該渠溝頂結構是氧化物。氮化矽導電墊區域丨丨則是配 置在基板的表面，環繞著該深渠溝，並相接於該渠溝頂區 域9。 圖1中所看到的情況是，該填充在深渠溝中之物質已被 挖去成一凹洞，讓該隔絕渠溝頂區域g得以進駐，而該隔 絕渠溝頂區域9也已平坦化於該氮化矽導電墊1丨。這個時 候，就可以將光阻劑沈積在整個基板的上表面。然後 一般的光微影程序，將之圖案化。 、 圖2是處理過後的結果。如圖2所示的，至少有一個區 1 3之光阻仍留在結構的上表面，覆蓋著部份的氮化 墊1/以及渠溝頂區域9 ^光阻區域13有助於定義裝置的作 用區。 以光阻圖案與渠溝頂區域9作為深渠溝之光罩， 曝露出來《氮化石夕$電塾敍刻至其下的基板平自 以
五、發明說明（5) 45938 4 選擇地姓刻至該渠溝頂區域9及光阻區1 3 >先钮刻該 氮化石夕導電墊11 ’接著曝露出基板，有助於定義絕緣區J 域，而此絕緣區域稍後亦將填滿物質並平坦化。 圖3所示的即為處理後的結果。該隔絕區 渠溝隔絕區域。圖3也圖示出隔絕區域15。根據圖；^ :=處理過程’用於隔絕的所有圖案是以作用區光罩以深 采溝之上的及渠溝頂區域來定義的。 圖圖經圖1至圖3之處理後’可能形成之結構的俯視 在此作用區圖案17以及深渠溝/渠溝頂區域19。 ° ，該淺渠溝隔絕區域是由該作用區光罩及該深 =上的渠溝頂區域蓋，兩者聯合區域之外部所定義 祚ffl「：區與深渠溝的重疊處定義了條帶21 °線23畫出了 溝聯合區域的輪廓。圖4也示出了相鄰之作 生及之/Ύ冓/在該深渠溝與作用區未對齊的情況發 Λ, 4 .合+是過度光或姓刻偏壓時，深渠溝的邊緣可 = Ϊ 鄰的作用區，導致兩者橋接現象的發生 圖5顯示出作用F固 粗線23所描出之作用圖「案j7、深渠溝19、條帶21以及以黑 4之結構有所不同的严與=渠;ί:聯合區*。不過，與圖 1 7，深渠溝1 9或是率疋盖。::溝並未對齊於作用區 該深渠溝與作用區域疋在相鄰作用區25的附近。 甚至有相碰觸或梢稍地重疊。圖5之情
第9頁 4 59384 五、發明說明⑻ 此1該深渠溝19與相鄰區域25的附近已因不對齊的因素’ 而有偽假帶27的產生。 如圖5所示的那種情況，其結果是’作用區1 7與2 5所屬 的記憶體單元，均將無法正常運作。為減少偽假帶發生的 機率1該深渠溝的尺寸已縮小。換言之’該深渠溝的尺寸 綠小為2 X 1。換言之’從上俯視時，我們將會看到該渠溝 的寬度兩倍於其長度。然而，縮小深渠溝的尺寸，同時也 等於縮小了儲存的電容’而此電容值在縮小尺寸之同時代 的動態隨機存取記憶體結構已是處於短供應的狀況。 本發明提供出一種形成記憶體單元之方法，此方法對於 埋藏帶之自我對齊於深渠溝的處理過程，有所改良。根據 本發明’其所形成之埋藏帶對作用區—深渠溝之重疊容限 具不敏性。本發明之埋藏帶實質上對形成於深渠溝與相鄰 ，不屬於本深渠溝之作用區間之偽假帶，具有較佳的免疫 月匕力。因此，該儲存渠溝就可做得較圖1至5儲存渠溝的縮 小版為大β是故，本發明之埋藏帶自動對齊深渠溝之處 理，不僅僅能提供出對作用區-深渠溝之重疊具不敏性之 深渠溝電容，同時還不需降低儲存電容值，確保了製造上 的高良率。 ^是本發明t半導體結構的具體實施m處理過 :中之：步驟的具體實施方式。圖6所示之結構包含深渠 =3深渠溝可填滿著多晶石夕。此多晶石夕可接雜成十 置在該深渠溝的部份壁上。基板可以包含配 置於〜渠溝附近之叫反38以及配置於該η+板之上、該深
第10頁 五、發明說明（7) 渠溝30附近之P井36。 材質區4 0可以配置於除該深渠溝之上，其他以外的結構 表面區域（即’該基板的上表面）。區域40的形成材質可以 是介質材質。區域40可使用的材質之一例，是為氮化矽。 渠溝頂區域34可以配置在深渠溝3〇的頂端。該渠溝頂區 域的成形，可以是將該渠溝上之孔腔填滿，並將此材質肀 坦化’然後將其挖凹。該渠溝頂可以包含介質材質。此讨 質之一例為氧化物。該渠溝頂材質可以用化學氣相沈積法 或其他任何適宜的處理來形成β 該渠溝頂區域3 4之上表面可以共平面或大致共平面於該 基板的上表面。該渠溝頂區域（或渠溝頂篕）34之上表面讦 以位在該基板上表面的上面一點或下面一點。該基板的上 表面即為區域40的下表面。 根據本發明’間隔物42可形成在該深渠溝之上的凹洞44 的壁上。間隔物可以各式樣的材質做成。其中之一例，是 由介質材質所形成。而介質材質之一例則為氮化矽。氮化 矽可用來形成間隔物》 有許多種之處理可形成間隔物。在此要舉兩個有關於此 處理之例子。也可使用其他的處理來形成間隔物，習於此 藝人士一旦知曉了此處所揭示的處理後，就可以在不須過 度的實驗下’確認形成間隔物的另種方法。
活性離子蝕刻處理來蝕刻 根據本發明第一 乃是沈積在凹洞4 4 如圖6所示之間隔勒 五、發明說明（8) 該間隔物材質。 根據本發明形成間隔物的第一具體實施例，接著可以將 介質材質46沈積於兩間隔物間之區域中並充分地填滿。溢 出來的部份則可用平坦化整個結構頂面的方式加以去除。 沈積在兩間隔物之間的材質4 6可以是介質材質^其中之 一，為氧化物。材質46可以用各種處理來沈積。其中之一 例是使用化學氣相沈積法來沈積。材質46形成該深渠溝30 之上及兩間隔物42之間區域之栓塞。圖7顯示出經此處理 後之結構。 圖8與9是本發明形成間隔物之處理的第二個例子。圖8 與9所不、以下會予以說明之處理，可能較上述之第一處 ，強固。照著以下所要說明之圖8與9所示的處理方式來進 =^本處理可藉由對該渠溝頂材質蝕刻的控制，增進其對 該渠溝頂區域34厚薄度之控制力β 先間隔㉟的第—處理有所不同的{，本處理首 是先：兮：Ϊ Ϊ Ϊ深渠溝上之凹洞中沈積間隔物物質，而 ㈡出來的表面上，沈積-層物 面之水平部份的厚度，要較法’薄層48在該基板頂 側壁上之垂直部份的厚度來=該深^冓之上的凹洞44其 此時形成的。如果該渠溝，渠溝頂區域34就是在 麼也可以在該渠溝頂區域之:^先前就已經形成了，那 有許多種處理可用來形成;層物質。 例為高密度電漿（HDp)處理 吊名之溥層48。其中之一 該HDP處理法可方向性地沈
45938 4 五、發明說明（9) 積薄層48 ’將該薄層沈積成其水平面上的厚度，厚於其凹 洞側壁上之厚度。 細薄層48可能包含各種物質。譬如，可以包含介質物 質。介質，其中之一例為氧化物。 在沈積完細薄層4 8之後，可以在此細薄層4 8之上沈積— 層均勻厚（或適順）之物質5 〇。在沈積適順層5 0之前，可能 先要ϋ刻掉部份垂直面上的細薄層48 ^可用來執行此蝕刻 之姓刻處理’其中之一例為等向性蝕刻。 適順層50也可以由介質物質所組成。譬如，根據一具體 實施例，適順層可以是氮化物。可以使用於適順層5 〇之氮 化物，其中之一例為氮化矽。 在沈積完適順層5 0之後，要將該適順層蝕刻。根據一 例’我們可以用活性離子蝕刻法來蝕刻該適順層。然後考 慮將該適順層剩餘的部份52做成間隔物。在蝕刻完該適順 層50之後，細薄層48可能仍（或可能不再）留存在該結構的 上表面。 在蝕刻完該適順層以形成間隔物之後，可以在該間隔物 之間的區域中沈積物質54。沈積於間隔物52間區域中之物 質54可以是介質物質；譬如’氧化物。物質54在兩間隔物 5 2之間以及該深渠溝之上，形成一個栓塞。 在沈積完物質5 4之後’可以將整個結構予以拋光以去除 物質5 4多餘的部份以及部份配置在該結構水平表面上之細 薄層4 8。持續地將該結構拋光’直到其與區域4 0之頂表面 齊平為止。圖9顯杀出此最終之結果。
第13頁 4 59384 五、發明說明α〇) ~ 一 比較圖7與9可看到，形成間隔物用之第一處理法與第二 處理法此時所出的構形是相類似的。在形成間隔物之後 ，該結構還要接受進一步地處理。以下所敘述之更進一步 的處理不管其疋否要用來形成間隔物，都可以在任何包 含有間隔物之結構上施行。 該更進一步之處理開始於將一層光阻施於該包含了區域 40，間隔物52(圖9)或42(圖7)，以及栓塞54或46之整個結 構之上。然後將該光阻曝光、顯影以在該結構之頂面產生 圖案化之光阻層。 圖1 〇是圖案化光阻層5 6之一例。就如所看到的，至少有 一部份的栓塞46 / 54、間隔物4 2 / 52的其中之一，以及一 部份的區域40 *因圖案化光阻後而曝露在外。根據本發 明’該光阻區域5 6應如圖1 〇所示一般’至少要覆蓋間隔物 區42 / 52其中之一。因為在圖1〇之後，以下將說明之氮化 矽帶會打開該圖案以定義該淺渠溝隔絕形狀，所以至少覆 蓋間隔物42 / 52的其申之一，有助於埋藏帶的形成。 在圖案化光阻之後’可以將該結構因圖案化後而顯露出 來之部份姓刻掉。譬如，處理到此刻，間隔物任何未被光 阻所覆蓋的部份都會被去除。去除間隔物有助於在該併入 了作用區之深渠溝的周圍，建立一個緩衝區域。典型地， 我們會將光罩設計成’使光阻5 6的邊緣大約會位在該渠溝 的中間。 根據一例，在圖案化光阻之後，可以將間隔物4 2 / 5 2曝 露出來之部份，以及區域4 0蝕刻掉。我們可用較蝕刻其他
第U頁 五、發明說明（11) 曝露區域（像是栓塞4 6 / 5 4以及光阻）快得多的钱刻速率， 來敍刻這些區域。譬如’可以使用某種活性離子勒刻混合 物來姓刻。 Ί虫刻這些區域將定義出隔絕區域。可以將該作用區圖案 以及該深渠溝與氮化矽間隔物區間不同部份之聯合區域， 其以外的區域定義為隔絕區。換言之，該作用區圖案以及 該深渠溝上的栓塞（或蓋）46 /54之聯合區域，可以定義為 隔絕區。 根據本發明之方法’可以將該經由圖案化光阻而曝露出 來之區域40與間隔物42 /52，予以兹刻。這些區域可以用 活性離子蝕刻法來蝕刻》位於該區域丨〇之下的部份基板， 會因區域40以及部份渠溝頂結構34的被蝕刻而曝露出來， 渠溝填充物也藉由蝕刻間隔物42 / 52與區域40，並曝光之 後而予以蝕刻。其下的基板與渠溝頂3 4與渠溝3 〇可以用選 擇形成溝領32與栓塞46 / 54之物質的活性離子蝕刻來蝕 刻。 如上所述，基板區域，深渠溝，渠溝頂部，區域40以及 在蝕刻時移去的間隔物，形成了隔絕區域，典型地是一淺 渠溝隔絕區域。此隔絕區域可以用適合的物質充填。根據 其t之一例，可用介質物質來充填區域58。在蝕刻與充填 隔絕區58之後，光阻56的剩餘部份就可以去除了。圖丨i顯 示了這個最終的狀況。 圖1 2所不的，是依本發明在深渠溝中使用了氮化矽間隔 物後所具有的結構模樣，其有了較大的深渠溝但沒有偽假
第15頁 -____________ 五、發明說明（12) 帶的出現。圖12中之深渠溝6〇與相關的間隔物62並未對 齊。圖12所示之結構包含一作用區圖案64。條帶66存在於 作用區6 4與未對齊之深渠溝6 〇之間。粗黑線6 8標示出該作 用區與該深渠溝之聯合區域，減掉間隔物6 2的部份。圖^ 2 也顯示出相鄰的作用區7 0。由於間隔物的緣故，圖1 2之結 構在未對齊之深渠溝60以及作用區7〇之間並沒有偽假帶的 形成。 圖11所示之結構仍需做再進一步地處理。此更進一步的 處理僅疋包含標準的處理技術。譬如，去除剩餘區域以 及剩餘的間隔物42 / 52。根據其中之一例，區域4〇與間隔 物42 / 52兩者均是由氮化矽所形成。這些氮化矽區域可以 用熱磷酸蝕刻予以去除。其他結構間之犧牲氧化物’井佈 植，閘氧化物，閘導體定義，源極-汲極佈植，間準介 質，打線位準’都可以形成自訂處理的一部份。在去除區 域40與間隔物42 / 52的期間以及之後，就可以將58以及 /54的頂表面予以腐蝕。這造成在字線形成時，有— 致平坦的面。 圖1 3是源極-源極形成後之結構。圖丨3顯示埋藏帶外擴 散72，源極/汲極延伸74，傳遞字線76以及作用字線78以 及隔絕側壁間隔物84。 本發明也包含一半導體裝置。本發明之半導體裝置可根 據上述之處理來形成。也可以用其他的處理來形成本發明 之半導體裝置。根據具體實施例，本發明之半導體裝置是 動態隨機存取記憶體金氧半場效電晶體裝置， 疋
五 發明說明（13) 本發明之半導體裝置可以4人 -^ ^ '& . % ^ M m l s ~·基板a基板之内配置有 冰杀溝，填滿者+導體材 i令 矽。在該内含深渠溝之美二/f +導體材質可以是多晶 上，配置有-溝領β準；=溝填充之間的深渠溝壁 配置有-渠溝J域領”的渠溝頂附近， 溝領以及渠溝龍域之;;㈣域可以延伸至該深渠溝，渠 在本發明之半導體裝置中，該渠 緣ί質所構成。也可是由氧化物所構成…卜m? ”該渠溝頂區域之下。根據本發明，包含半導：：置員： 母：ξ區域的物質’可以與上述與本發明之處理有關。 了後：」木渠溝重疊的敏感性。本發明之處理大幅地降低 ^偽^的發生機率。料些方式’在圖1〇所示之结構 :妆去除掉未被光阻圖案所覆蓋的間隔物，有 渠溝的周®，建立一個緩衝區。偽假帶的形 =典型地需要作用區超過該氮化石夕間隔物的邊緣並盘該 ，溝頂區域重疊。Λ重叠可輕易地利用現存的重疊以及影 象控制技術來實現。本發明之另一好處是，去除邊緣，形 成隔絕區，有助於確保隔絕區與深渠溝的重疊。 丄本發明已說明完畢^並以較佳具體實施例來揭示，但 就如先前提及的，本發明可以使用於各種其他的組合，修 改以及環境，且可以在發明理念的範圍内作變更，&前述 之指導以及/或是相關技藝的技術或知識相容。上述之具 體實施例意圖說明出本發明之最佳實現模式，且意圖使〃習
45938 4 五、發明說明（u) 於此藝人士有能力在須做各種修改之特殊情況下，利用本 發明做出其他的具體實施例。因此，本敘述並不意圖限制 本發明於此揭示之形式。也意圖將其他另種具體實施例包 含於後附之專利範圍中。
第18頁
Claims (1)
- 45938 d 案號89 ΓΟΟ 178_年β月¥曰 修正 i修正 捕充 申請專利範圍 1 . 一種用以形成埋藏帶自我對準至深儲存渠溝之方法 該方法包含 於基板中 隔物； 於該間隔 於該間隔 質之上，沈 圖案化該 繞物質； 選擇地钱 留下該間隔 選擇地# 於經由钱 溝所建立之 2. 如申請 介質物質所 區是經由沈 基板面上之 3. 如申請 是氮化物， 氮化物，以 4. 如申請 去除該間 5 .如申請 之填充深渠溝電容器之上的凹洞壁上，形成間 物間之區域中，形成一栓塞； 物、該栓塞以及圍繞著該間隔物與該栓塞的物 積光阻； 光阻，藉以曝露部份的栓塞 '間隔物以及該環 刻未被光阻所覆蓋之該間隔物與該環繞物質， 物之剩餘部份； 刻該基板以及該已充填之深渠溝；以及 刻該間隔物、環繞物質、基板以及已充填深渠 空間中，形成一隔絕區。 專利範圍第1項之方法，其中該^間隔物由第一 形成，該栓塞由第二介質物質所形成，該隔絕 積第三介質物質而形成，以及該環繞物質是該 第四介質物質。 專利範圍第2項之方法，其中該第一介質物質 該第二介質物質是氧化物，該第三介質物質是 及該第四介質物質是氮化物。 專利範圍第1項之方法，尚包含： 隔物之剩餘部份。 專利範圍第4項之方法，其中將該間隔物之剩O:\62\62150.ptc 第1頁 2001.06. 13.020 修正 案號 89100178 六、申請專利範圍 餘部份置於高於周圍溫度的磷酸中蝕刻。 6. 如申請專利範圍第1項之方法·其中該已充填深渠溝 之上的凹洞是在該基板表面的氮化物層中。 7. 如申請專利範圍第1項之方法，其中該凹洞配置於一 渠溝頂氧化層之上，該丨渠溝頂氧化層沈積則位在該已充填 深渠溝的頂端。 8. 如申請專利範圍第2項之方法，其中該第二介質物質 之栓塞是以化學氣相沈積法形成。 9. 如申請專利範圍第8項之方法，其中沈積該栓塞之 後，將之平坦化於該環繞物質的頂表面。 1 〇.如申請專利範圍第1項之方法，其中形成該間隔物包 含： 於該凹洞中沈積物質；以及 蝕刻該物質以形成該間隔物。 11. 如申請專利範圍第10項之方法，其中該沈積於該凹 洞中之物質是第一介質物質” 12. 如申請專利範圍第11項之方法，其中該第一介質物 質是氮化物並以活性離子蝕刻法予以蝕刻。 1 3.如申請專利範圍第1項之方法，其中形成該間隔物包 含： 7於所有界定該凹洞之表面上以及環繞該凹洞開口之表面 上，沈積一有厚差的物質層，該厚差層之水平面厚於其垂 直面； 於該厚差層上沈積一均厚的物質層；O:\62\62150.ptc 第2頁 2001. 06.13.021 • ά ^r —— _案號89100178_斤年厶月/〆日 修正_ 六、申請專利範圍 將該均厚層於該凹洞外的部份予以蝕刻； 將該厚差層於該凹洞外的部份，予以拋光去除，直至該 基板上之環繞物質；以及 蝕刻該均厚層的剩餘部份以形成該間隔物。 1 4.如申請專利範圍第1 3項之方法，其中該均厚層是第 一介質物質，該栓塞是由第二介質物質所形成，以及該差 厚層是第三介質物質。 15.如申請專利範圍第14項之方法，其中該第一介質物 質與該第二介質物質是氮化物，該第三介質物質則是氧化 物。 1 6.如申請專利範圍第1 3項之方法，其中該厚差層是以 定向性高密度電漿蝕刻法沈積。 1 7.如申請專利範圍第1 3項之方法，其中於該凹洞外的 厚差層，是以活性離子蝕刻法予以蝕刻。 1 8.如申請專利範圍第1 3項之方法，其中蝕刻該均厚層 以形成該間隔物，是以活性離子蝕刻法來實現。 19. 如申請專利範圍第13項之方法，其中該栓塞是於蝕 刻該均厚層以形成該間隔物之後形成，該栓塞形成之後將 予以拋光，則部份環繞該凹洞表面之厚差層被移去。 20. 如申請專利範圍第13項之方法，其中該厚差層與該 渠溝頂部是同時形成。 21. 如申請專利範圍第4項之方法，尚包含之步驟： 移去該環繞物質； 提供犧牲氧化物區域；O:\62\621SO.plc 第3頁 2001.06. 13. 022 _案號89100178_fo年¥月日 修正_ 六、申請專利範圍 提供井佈植： 提供閘極氧化物區域； 定義閘極導體； 佈植源極與汲極區域； 提供内層介質區域；以及 提供接線層級。 2 2 .如申請專利範圍第1項之方法，其中該深渠溝電容器 包含以區域矽方法之氧化所提供之溝領區域。 23. —種半導體裝置，包含： 一基板； 一於該基板中之深.渠溝，該深渠溝填滿著半導體物質； 一於該深渠溝壁上之溝領； 一渠溝頂區域，配置於該充填渠溝與該溝領之上之渠溝 頂的附近；以及’ 一隔絕區域，延伸至該深渠溝、該渠溝領以及該渠溝頂 區域之中。 24. 如申請專利範圍第23項之半導體裝置，其中該渠溝 頂區域是電絕緣。 25. 如申請專利範圍第23項之半導體裝置，其中該渠溝 頂區域是氧化物。 2 6.如申請專利範圍第2 5項之半導體裝置，其中該溝領 乃是置於該渠溝頂區域下之凹處ά 27.如申請專利範圍第23項之半導體裝置，其中該半導 體裝置是動態隨機存取記憶體裝置。O:\62\62150.ptc 第4頁 2001.06. 13.023
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/233,887 US6451648B1 (en) | 1999-01-20 | 1999-01-20 | Process for buried-strap self-aligned to deep storage trench |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW459384B true TW459384B (en) | 2001-10-11 |
Family
ID=22879079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089100178A TW459384B (en) | 1999-01-20 | 2000-01-07 | Improved process for buried-strap self-aligned to deep storage trench |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6451648B1 (zh) |
| EP (1) | EP1022782A3 (zh) |
| JP (1) | JP3630399B2 (zh) |
| KR (1) | KR20000071248A (zh) |
| CN (1) | CN1152423C (zh) |
| TW (1) | TW459384B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204140B1 (en) * | 1999-03-24 | 2001-03-20 | Infineon Technologies North America Corp. | Dynamic random access memory |
| KR100339779B1 (ko) * | 1999-09-29 | 2002-06-05 | 한신혁 | 다이나믹 랜덤 억세스 메모리 및 그 제조 방법과 정렬 방법 |
| DE10111755C1 (de) * | 2001-03-12 | 2002-05-16 | Infineon Technologies Ag | Verfahren zur Herstellung einer Speicherzelle eines Halbleiterspeichers |
| TW506059B (en) * | 2001-09-25 | 2002-10-11 | Promos Techvologies Inc | Forming method for shallow trench |
| DE10228547C1 (de) * | 2002-06-26 | 2003-10-30 | Infineon Technologies Ag | Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle |
| US6979851B2 (en) * | 2002-10-04 | 2005-12-27 | International Business Machines Corporation | Structure and method of vertical transistor DRAM cell having a low leakage buried strap |
| DE10255847B3 (de) * | 2002-11-29 | 2004-07-15 | Infineon Technologies Ag | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle |
| TWI278069B (en) * | 2005-08-23 | 2007-04-01 | Nanya Technology Corp | Method of fabricating a trench capacitor having increased capacitance |
| US7898014B2 (en) * | 2006-03-30 | 2011-03-01 | International Business Machines Corporation | Semiconductor device structures with self-aligned doped regions and methods for forming such semiconductor device structures |
| US20080048186A1 (en) * | 2006-03-30 | 2008-02-28 | International Business Machines Corporation | Design Structures Incorporating Semiconductor Device Structures with Self-Aligned Doped Regions |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5395786A (en) * | 1994-06-30 | 1995-03-07 | International Business Machines Corporation | Method of making a DRAM cell with trench capacitor |
| US5525531A (en) * | 1995-06-05 | 1996-06-11 | International Business Machines Corporation | SOI DRAM with field-shield isolation |
| US5614431A (en) | 1995-12-20 | 1997-03-25 | International Business Machines Corporation | Method of making buried strap trench cell yielding an extended transistor |
| US5909044A (en) | 1997-07-18 | 1999-06-01 | International Business Machines Corporation | Process for forming a high density semiconductor device |
-
1999
- 1999-01-20 US US09/233,887 patent/US6451648B1/en not_active Expired - Fee Related
- 1999-12-16 CN CNB991267680A patent/CN1152423C/zh not_active Expired - Fee Related
-
2000
- 2000-01-07 TW TW089100178A patent/TW459384B/zh not_active IP Right Cessation
- 2000-01-14 JP JP2000005490A patent/JP3630399B2/ja not_active Expired - Fee Related
- 2000-01-17 KR KR1020000001942A patent/KR20000071248A/ko active IP Right Grant
- 2000-01-18 EP EP00100875A patent/EP1022782A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP3630399B2 (ja) | 2005-03-16 |
| CN1285618A (zh) | 2001-02-28 |
| CN1152423C (zh) | 2004-06-02 |
| JP2000216354A (ja) | 2000-08-04 |
| EP1022782A3 (en) | 2000-08-23 |
| EP1022782A2 (en) | 2000-07-26 |
| KR20000071248A (ko) | 2000-11-25 |
| US6451648B1 (en) | 2002-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8294236B2 (en) | Semiconductor device having dual-STI and manufacturing method thereof | |
| US5874758A (en) | Buried strap trench cell yielding an extended transistor | |
| US7160780B2 (en) | Method of manufacturing a fin field effect transistor | |
| US4942137A (en) | Self-aligned trench with selective trench fill | |
| US20050087776A1 (en) | Recess gate transistor structure for use in semiconductor device and method thereof | |
| US5899722A (en) | Method of forming dual spacer for self aligned contact integration | |
| US5840591A (en) | Method of manufacturing buried bit line DRAM cell | |
| TW459384B (en) | Improved process for buried-strap self-aligned to deep storage trench | |
| JP2014216327A (ja) | 半導体装置及びその製造方法 | |
| KR100424241B1 (ko) | 비휘발성 반도체 기억 장치의 제조 방법 | |
| JP2006120904A (ja) | 半導体装置及びその製造方法 | |
| JPH05102420A (ja) | 半導体記憶装置の製造方法 | |
| US6991983B2 (en) | Method of manufacturing high voltage transistor in flash memory device | |
| US6380088B1 (en) | Method to form a recessed source drain on a trench side wall with a replacement gate technique | |
| JPH08274166A (ja) | 半導体装置及びその製造方法 | |
| KR100714285B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6797562B2 (en) | Method for manufacturing a buried strap contact in a memory cell | |
| JPH10150162A (ja) | 半導体装置およびその製造方法 | |
| KR20000045324A (ko) | 반도체소자의 미세 콘택홀 제조방법 | |
| TW449876B (en) | Method for simultaneously manufacturing landing pad and bit line | |
| JP2009004480A (ja) | 半導体装置の製造方法 | |
| KR100323383B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| JP3679995B2 (ja) | 半導体装置及びその製造方法 | |
| KR0124647B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR100313535B1 (ko) | 반도체 메모리 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |