KR100554160B1 - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100554160B1
KR100554160B1 KR1020030082637A KR20030082637A KR100554160B1 KR 100554160 B1 KR100554160 B1 KR 100554160B1 KR 1020030082637 A KR1020030082637 A KR 1020030082637A KR 20030082637 A KR20030082637 A KR 20030082637A KR 100554160 B1 KR100554160 B1 KR 100554160B1
Authority
KR
South Korea
Prior art keywords
gate
semiconductor device
well
overlay
present
Prior art date
Application number
KR1020030082637A
Other languages
English (en)
Other versions
KR20050048895A (ko
Inventor
정윤하
이희덕
김대만
김지활
김영욱
강희성
이순도
Original Assignee
학교법인 포항공과대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 포항공과대학교 filed Critical 학교법인 포항공과대학교
Priority to KR1020030082637A priority Critical patent/KR100554160B1/ko
Publication of KR20050048895A publication Critical patent/KR20050048895A/ko
Application granted granted Critical
Publication of KR100554160B1 publication Critical patent/KR100554160B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 소스(Source), 드레인(Drain), 게이트 (Gate), 웰(Well) 등의 4단자를 갖는 MOSFET 구조에서 상기 게이트 위에 수직으로 오버레이 게이트(Overlay Gate)를 형성하여 게이트의 저항을 변화시켜서 반도체 소자의 특성, 특히 초고주파 특성의 조절을 쉽게 할 수 있으며, 게이트 저항을 감소시켜서 초고주파 특성을 개선시킬 수 있도록 한 반도체 소자 및 그 제조방법에 관한 것이다.

Description

반도체 소자 및 그 제조방법{Semiconductor and manufacturing method thereof}
도 1a는 종래기술에 따른 반도체 소자의 평면 구성도.
도 1b는 종래기술에 따른 반도체 소자의 단면 구성도.
도 2a는 본 발명에 따른 반도체 소자의 평면 구성도.
도 2b는 본 발명에 따른 반도체 소자의 단면 구성도.
도 3은 본 발명의 다른 실시예에 따른 반도체 소자의 단면 구성도.
도 4는 본 발명에 따른 반도체 소자 제조방법의 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
10, 20 : 기판 11, 21 : 게이트
12, 22 : 소스 13, 23 : 드레인
14, 24 : 웰 전극(콘택) 15, 25 : 웰 영역
16, 26 : 활성영역 17 : 필드 영역
28, 38 : 오버레이 게이트 39 : 오버레이 게이트 콘택
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로서, 더 상세하게는 소스(Source), 드레인(Drain), 게이트 (Gate), 웰(Well) 등의 4단자를 갖는 MOSFET 구조에서 상기 게이트 위에 수직으로 오버레이 게이트(Overlay Gate)를 형성하여 게이트의 저항을 변화시켜서 반도체 소자의 특성, 특히 초고주파 특성의 조절을 쉽게 할 수 있으며, 게이트 저항을 감소시켜서 초고주파 특성을 개선시킬 수 있도록 한 반도체 소자 및 그 제조방법에 관한 것이다. 즉, 본 발명은 소스(Source), 드레인(Drain), 게이트(Gate), 웰(Well)로 형성된 모스펫(MOSFET) 반도체 소자의 게이트의 배선을 새롭게 형성하여 종래의 반도체 소자 보다 게이트 저항을 작게 만듦으로써 게이트로부터 인가되는 고주파신호를 잘 전달시킬 수 있는 반도체 소자 및 그 제조방법에 관한 것이다.
당업자에게 잘 알려져 있는 바와 같이, 일반적인 MOSFET 반도체 소자는 소스, 드레인, 게이트로 형성된 소자의 게이트의 폴리실리콘을 소스와 드레인의 콘택(전극) 밖으로 유도하여 콘택을 형성하기 때문에, 소자까지 전달되는 선의 면적이 작게 되고, 길이가 길어지게 된다. 따라서, 게이트의 저항이 크게 된다.
상기와 같은 반도체 소자의 종래 구조로 인해, MOSFET의 고주파 특성에 중요한 역할을 하는 게이트 저항의 크기를 줄이는데 한계를 가지게 된다.
이하, 첨부된 도면(도 1a 및 도 1b)을 참조하면서 종래기술에 따른 반도체 소자를 설명한다.
도 1a는 종래기술에 따른 반도체 소자의 평면 구조를 나타낸 평면 구성도이고, 도 1b는 종래기술에 따른 반도체 소자의 단면 구조를 나타낸 단면 구성도이다.
먼저, NMOS인 경우 반도체(실리콘) 기판(10)에 P-웰(P-Well)(15)이 형성되고, MOS가 형성될 활성영역(16)이 형성된다. 활성영역(16)에는 절연체(18)가 존재하고, 상기 절연체(18) 위에는 게이트(11)가 형성되는데, 상기 게이트(11)는 게이트의 직렬 저항을 감소시키기 위해 병렬로 다수개 존재한다. 게이트(11) 좌우에는 소스(12), 드레인(13)이 반복적으로 존재한다.
그리고, 상기 소스(12), 게이트(11), 드레인(13) 주위에 상기 웰(15)과 같은 타입(type)의 활성영역(16)으로 웰 전압을 조절하기 위한 웰콘택(14) 영역이 존재한다.
상기와 같이 도 1a 및 도 1b에 도시한 반도체 소자(1)의 웰 영역(15) 안에는 소스(12), 게이트(11), 드레인(13), 웰콘택(14) 등이 형성된다. 도 1a 및 도 1b에서 부재번호 17은 필드영역을 나타낸다.
그런데, 상기와 같은 종래기술에 따른 반도체 소자는, 전술한 바와 같이 게이트의 저항이 크기 때문에 초고주파 특성이 좋지 않은 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 소스(Source), 드레인(Drain), 게이트 (Gate), 웰(Well) 등의 4단자를 갖는 MOSFET 구조에서 상기 게이트 위에 수직으로 오버레이 게이트(Overlay Gate)를 형성하여 게이트의 저항을 변화시켜서 반도체 소자의 특성, 특히 초고주파 특성의 조절을 쉽게 할 수 있으며, 게이트 저항을 감소시켜서 초고주파 특성을 개선시킬 수 있도록 한 반도체 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
즉, 본 발명이 이루고자 하는 기술적 과제는, 상기와 같은 문제점을 해결하기 위하여 게이트 위에 부분적으로 게이트와 수직방향인 오버레이 게이트를 형성하여 전류가 전달되는 면적을 크게 하고, 소자까지 전달되는 길이를 줄임으로써 게이트의 저항을 작게 한 반도체 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자는, 반도체 기판에 상기 반도체 기판과 반대의 도핑구조를 갖도록 형성된 웰(well)과; 상기 반도체 기판 또는 상기 웰의 영역에 형성된 다수개의 게이트, 소스, 드레인, 웰콘택; 상기 게이트 위에 부분적으로 상기 게이트와 수직방향으로 형성되는 오버레이 게이트를 포함하여 된 것을 특징으로 한다.
그리고, 상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자 제조방법은, 반도체 기판에 활성영역으로서 웰(well) 영역을 형성하는 단계와; 상기 웰 영역에 다수개의 소스, 게이트, 드레인 및 웰콘텍으로 이루어지는 MOS 소자를 형성하는 단계; 및 상기 게이트 상에 상기 게이트와 수직방향으로 오버레이(overlay) 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 있어서, 상기 오버레이 게이트는 상기 게이트와 동일한 재료로 형성되거나 또는 상기 게이트와 다른 재료로 형성될 수 있다.
본 발명의 바람직한 실시예에 있어서, 상기 오버레이 게이트는 다수개의 라인 형태로 형성될 수 있다.
본 발명의 바람직한 실시예에 있어서, 상기 오버레이 게이트를 상기 게이트 에 수직형태로 하나 이상의 라인으로 형성함에 있어 필드영역의 안쪽까지 또는 바깥쪽까지 형성할 수 있다.
이하, 첨부한 도면을 참조하면서 본 발명에 따른 반도체 소자 및 그 제조방법의 바람직한 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
한편, 이하의 설명에 있어서, 종래기술에 따른 구성부재와 본 발명에 의한 구성부재가 동일한 작용을 하는 경우에는 종래기술에서 사용하였던 도면 부호를 그대로 사용하고, 이에 대한 상세한 설명은 생략한다.
도 2a는 본 발명에 따른 반도체 소자의 평면 구조를 도시한 평면 구성도이고, 도 2b는 본 발명에 따른 반도체 소자의 단면 구조를 도시한 단면 구성도이다. 도 3은 본 발명의 다른 실시예에 따른 반도체 소자의 단면 구성도이고, 본 4는 본 발명에 따른 반도체 소자 제조방법의 흐름도이다. 도 2a, 도 2b 및 도 3은 본 발명 반도체 소자의 구성도로서, 실질적으로 CMOS의 NMOS영역 또는 PMOS영역에서 코아(core) 소자영역을 도시한다.
도 2a 및 도 2b를 참조하면, 본 발명에 따른 반도체 소자(100)는, 반도체 기판(20)과; 반도체 기판(20)과 반대의 도핑(doping) 구조를 갖도록 형성된 웰 전극(24)과 웰 영역(25); 반도체 기판(20) 또는 웰 영역(25)에 형성된 다수개의 게이트(21), 소스(22), 드레인(23) 및 웰콘택(24); 상기 게이트(21) 상에 상기 게이트(21)와 수직방향으로 형성된 오버레이(overlay) 게이트(28)와; 상기 오버레이 게이트(28)에 상기 게이트(21), 소스(22), 드레인(23) 및 웰 콘택(24)의 단자로 전압을 인가할 수 있는 단자(미도시)를 포함하여 구성된다. 여기서, 상기 오버레이 게이트(28)의 재료는 상기 게이트(21)의 재료와 동일한 것으로 하거나, 또는 상기 게이트(21)의 재료와 다른 금속 재료로 할 수 있음은 전술한 바와 같다.
한편, 상기 웰 영역(25)에 형성되는 다수개의 게이트(21), 소스(22), 드레인(23) 및 웰콘택(24)은 소정의 MOS 소자, 예를 들면 NMOS 또는 PMOS를 이루고, 상기 오버레이 게이트(28)는 게이트의 전체 저항을 줄여 게이트에 인가되는 전류가 원활하게 전달될 수 있게 한다.
도 2a 및 도 2b에 도시한 본 발명의 반도체 소자(100)에 있어서, 오버레이 게이트(28)는 게이트(21) 상에 한 라인 형태로 게이트(21)와 직각으로 형성된 형태를 취하지만, 본 발명의 다른 실시예로서 도 3에 도시한 반도체 소자(100')에서의 오버레이 게이트(38)는 도시한 바와 같이 게이트(21) 상에 다수의 라인 형태로 게이트(21)와 직각으로 형성된다. 오버레이 게이트(38)를 제외한 도 3의 구조는 도 2a,b의 구조와 동일하므로, 도 3의 다른 구성요소들에 대해서는 도 2a,b에서 사용한 부재번호를 그대로 사용하고 이들에 대한 설명도 명세서의 간략화를 위해 생략한다. 한편, 도 2 및 도 3에서 오버레이 게이트(28)(38)의 양단부에는 필드영역(17)에서 콘택(전극)이 형성된 것이라는 것은 당업자에게 자명할 것이다. 도 3에서 부재번호 39는 필드영역(17) 안쪽에 형성된 오버레이 게이트(38)의 콘택을 나타낸다.
상기와 같이 구성된 본 발명에 따른 반도체 소자 및 그 제조방법의 동작 및 작용을 도 2 내지 도 4를 참조하여 설명한다.
먼저, 반도체 기판(20)에 활성영역(26)으로서 웰 영역(25)을 형성한다(S100; 도 4). 반도체 기판(20)에 웰 영역(25)을 형성한 다음, 상기 활성영역(26)과 웰 영역(25)에 게이트(21), 소스(22), 드레인(23) 및 웰콘택(24)으로 이루어지는 MOS 소자를 형성한다(S200).
그 다음, 상기 게이트(21) 상에 게이트(21)와 수직방향으로 상기 게이트(21)와 동일한 재료로 또는 다른 금속재료로 오버레이 게이트(28 또는 38)를 형성한다(S300). 이때, 오버레이 게이트(38)에 콘택(39)을 형성함은 명백하다.
도 2a,b에 도시한 오버레이 게이트(28)는 한 라인으로 형성된 형태이고, 도 3에 도시한 오버레이 게이트(38)는 다수의 라인으로 형성된 형태라는 것은 전술한 바와 같다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자 및 그 제조방법은, 게이트 위에 부분적으로 게이트와 수직방향인 오버레이 게이트를 형성하여 전류가 전달되는 면적을 크게 하고, 소자까지 전달되는 길이를 줄임으로써 게이트의 저항을 작게 하는 이점을 제공한다. 이로써, 본 발명은 게이트 저항을 감소시킴으로써 초고주파 특성을 개선시킬 수 있는 이점을 제공한다.
이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

Claims (8)

  1. 반도체 기판 상에 형성된 웰(well);
    상기 기판 또는 상기 웰에 형성된 다수개의 소스, 드레인, 게이트 및 웰콘택;
    상기 게이트 상에 상기 게이트와 수직방향으로 형성된 오버레이(overlay) 게이트를 포함하고,
    상기 소스, 드레인, 게이트 및 웰콘택은 MOS 소자를 형성하고,
    상기 오버레이 게이트는 상기 게이트와 동일한 재료로 형성되고,
    상기 오버레이 게이트가 다수개의 라인 형태로 형성되는 것을 특징으로 하는 반도체 소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 반도체 기판에 활성영역으로서 웰(well) 영역을 형성하는 단계;
    상기 웰 영역에 다수개의 소스, 게이트, 드레인 및 웰콘텍으로 이루어지는 MOS 소자를 형성하는 단계; 및
    상기 게이트 상에 상기 게이트와 수직방향으로 오버레이(overlay) 게이트를 형성하는 단계를 포함하고,
    상기 오버레이 게이트는 상기 게이트와 동일한 재료로 형성되고,
    상기 오버레이 게이트가 다수개의 라인 형태로 형성되는 것을 특징으로 하는 반도체 소자 제조방법.
  6. 삭제
  7. 삭제
  8. 삭제
KR1020030082637A 2003-11-20 2003-11-20 반도체 소자 및 그 제조방법 KR100554160B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030082637A KR100554160B1 (ko) 2003-11-20 2003-11-20 반도체 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030082637A KR100554160B1 (ko) 2003-11-20 2003-11-20 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050048895A KR20050048895A (ko) 2005-05-25
KR100554160B1 true KR100554160B1 (ko) 2006-02-22

Family

ID=37247504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030082637A KR100554160B1 (ko) 2003-11-20 2003-11-20 반도체 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100554160B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000051281A (ko) * 1999-01-20 2000-08-16 김영환 반도체 장치의 제조방법
US6384450B1 (en) * 1998-05-13 2002-05-07 Nec Corporation Semiconductor memory device and method of manufacturing the same
KR20030002633A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체 소자의 트랜지스터

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384450B1 (en) * 1998-05-13 2002-05-07 Nec Corporation Semiconductor memory device and method of manufacturing the same
KR20000051281A (ko) * 1999-01-20 2000-08-16 김영환 반도체 장치의 제조방법
KR20030002633A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체 소자의 트랜지스터

Also Published As

Publication number Publication date
KR20050048895A (ko) 2005-05-25

Similar Documents

Publication Publication Date Title
JP5602799B2 (ja) 半導体デバイスのための非対称スペーサ構造体を形成する方法
EP3217432B1 (en) Semiconductor device capable of high-voltage operation
US7932563B2 (en) Techniques for improving transistor-to-transistor stress uniformity
US7485925B2 (en) High voltage metal oxide semiconductor transistor and fabricating method thereof
US7009265B2 (en) Low capacitance FET for operation at subthreshold voltages
US6825507B2 (en) Semiconductor device having high electron mobility comprising a SiGe/Si/SiGe substrate
US8405153B2 (en) Semiconductor device
KR100554160B1 (ko) 반도체 소자 및 그 제조방법
US5795807A (en) Semiconductor device having a group of high performance transistors and method of manufacture thereof
US6815765B2 (en) Semiconductor device with function of modulating gain coefficient and semiconductor integrated circuit including the same
US20010003368A1 (en) Open drain input/output structure and manufacturing method thereof in semiconductor device
JPH07263693A (ja) Ｆｅｔの製造方法及び集積構造
KR100509940B1 (ko) 반도체 소자 및 그 제조방법
JP2000323583A (ja) 半導体装置
CN110896103B (zh) 半导体装置
JPH11220124A (ja) 半導体装置
JPH01111378A (ja) 縦型ｍｏｓ　ｆｅｔ
JPH04280474A (ja) Ｍｏｓ型トランジスタ
US20040207022A1 (en) Metal oxide semiconductor transistor
KR100643681B1 (ko) 단일 기판에 형성된 실리콘-온-인슐레이터 전계효과 트랜지스터와 벌크 전계효과 트랜지스터 및 그 제조 방법
JP4577948B2 (ja) オフセットゲート型電界効果トランジスタ
KR100702033B1 (ko) 모트 패턴을 갖는 모스 전계효과 트랜지스터
JPH1197697A (ja) 絶縁ゲート型電界効果トランジスタ
KR20040054468A (ko) 반도체 장치
JPS6235667A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee