CN110828463B - 一种分栅快闪存储器的版图、掩膜版及版图制作方法 - Google Patents

一种分栅快闪存储器的版图、掩膜版及版图制作方法 Download PDF

Info

Publication number
CN110828463B
CN110828463B CN201911025730.6A CN201911025730A CN110828463B CN 110828463 B CN110828463 B CN 110828463B CN 201911025730 A CN201911025730 A CN 201911025730A CN 110828463 B CN110828463 B CN 110828463B
Authority
CN
China
Prior art keywords
layout
split
flash memory
floating gate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911025730.6A
Other languages
English (en)
Other versions
CN110828463A (zh
Inventor
陈宏�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201911025730.6A priority Critical patent/CN110828463B/zh
Publication of CN110828463A publication Critical patent/CN110828463A/zh
Application granted granted Critical
Publication of CN110828463B publication Critical patent/CN110828463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种分栅快闪存储器的版图、掩膜版及版图制作方法，所述分栅快闪存储器的版图包括一浮栅版图层，所述浮栅版图层的浮栅图形区四周形成有冗余图形区，采用该版图制得掩膜版，从而形成分栅快闪存储器时，形成的分栅快闪存储器的浮栅结构的四围还围绕着没有功能的冗余结构，该冗余结构在后续对存储器的源线进行研磨时，起到负载作用，可在一定程度上保护浮栅结构的边缘不会被过度研磨，从而可以避免字线高度过低。即，本发明提供的分栅快闪存储器的版图、掩膜版及版图制作方法解决了分栅快闪存储器编程串扰失效的问题。

Description

一种分栅快闪存储器的版图、掩膜版及版图制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种分栅快快闪存储器的版图、掩膜版及版图制作方法。
背景技术
一般而言，闪存(flash memory)包括两种基本结构：栅极叠层(stackgate)和分栅(splitgate)式结构。请参考图1，现有的一种分栅式快闪存储器的存储单元结构包括：半导体衬底10、漏区(即位线bit line，BL)111、源区112、源线多晶硅层(即源线source line，SL)12、浮栅氧化层13、浮栅多晶硅层(floating gate，FG)14、第一侧墙(FG spacer1，FGSP1)151、第二侧墙152(FG spacer2,FGSP1)、隧穿氧化层16(Tunnel Oxide)、字线多晶硅层(即字线word line，WL)17以及字线侧墙18(WLSP)。在该分栅式闪存单元编程(program)时，字线作为控制栅(control gate，CG)，在源线多晶硅层12上施加高电压、字线多晶硅层17施加可以打开沟道的电压以及通过漏区111上灌入恒电流，且源线多晶硅层12处于高电位，在所述高电位的作用下，一方面，沟道中会产生热电子，另一方面所述高电位会被耦合到浮栅多晶硅层14，所述浮栅多晶硅层14产生一个耦合电压，在所述耦合电压的作用下，电子由所述浮栅多晶硅层14靠近源区被注入到浮栅多晶硅层14，从而实现编程。
由于分栅快闪存储器的特殊结构，其容易产生编程串扰失效(punch throughdisturb by column，PTC)的问题，PTC常见晶圆边缘，失效位处于闪存阵列边缘。这种失效常常是因为字线高度过低，导致后续的离子注入穿透字线进入沟道，使得字线晶体管产生穿通失效。
发明内容
本发明的目的在于提供一种分栅快闪存储器的版图、掩膜版及版图制作方法，以解决分栅快闪存储器编程串扰失效的问题。
为解决上述技术问题，本发明提供一种分栅快闪存储器的版图，所述分栅快闪存储器的版图包括一浮栅版图层，所述浮栅版图层包括浮栅图形区和冗余图形区，所述冗余图形区围绕所述浮栅图形区设置，且与所述浮栅图形区保持设定距离。
可选的，在所述的分栅快闪存储器的版图，所述设定距离的范围为1.5μm～2.5μm。
可选的，在所述的分栅快闪存储器的版图，所述冗余图形区包括至少一冗余图形，所述冗余图形呈矩形框状。
可选的，在所述的分栅快闪存储器的版图，当所述冗余图形的数量大于或等于2个时，所有所述冗余图形呈同心状分布。
可选的，在所述的分栅快闪存储器的版图，所述分栅式快闪存储器的版图还包括一字线版图层，所述字线版图层位于所述浮栅版图层上方。
本发明还提供一种分栅快闪存储器的掩膜版，所述分栅快闪存储器的掩膜版通过利用如上所述的分栅快闪存储器的版图制成。
本发明还提供一种分栅快闪存储器版图的制作方法，包括：
获取原始版图，所述原始版图包括一浮栅版图层，所述浮栅版图层包括一浮栅图形区；
形成一冗余图形区，所述冗余图形区围绕所述浮栅图形区设置，且与所述浮栅图形区保持设定距离。
可选的，在所述的分栅快闪存储器版图的制作方法中，所述设定距离的范围为1.5μm～2.5μm。
可选的，在所述的分栅快闪存储器版图的制作方法中，所述冗余图形区包括至少一冗余图形，所述冗余图形呈矩形框状。
可选的，在所述的分栅快闪存储器版图的制作方法中，当所述冗余图形的数量大于或等于2个时，所有所述冗余图形呈同心状分布。
在本发明提供的分栅快闪存储器的版图、掩膜版及版图制作方法中，所述分栅快闪存储器的版图包括一浮栅版图层，所述浮栅版图层的浮栅图形区四周形成有冗余图形区，采用该版图制得掩膜版，从而形成分栅快闪存储器时，形成的分栅快闪存储器的浮栅结构的四围还围绕着没有功能的冗余结构，该冗余结构在后续对存储器的源线进行研磨时，可在一定程度上保护浮栅结构的边缘不会被过度研磨，从而可以避免字线高度过低。即，本发明提供的分栅快闪存储器的版图、掩膜版及版图制作方法解决了分栅快闪存储器编程串扰失效的问题。
附图说明
图1所示为现有的一种分栅式快闪存储器的存储单元结构示意图；
图2所示为本实施例提供的一种示例性的分栅快闪存储器的版图；
图3所示为本实施例提供的另一种示例性的分栅快闪存储器的版图；
图4所示为本实施例提供的分栅快闪存储器版图的制作方法的流程图；
其中，各附图标记说明如下：
10-半导体衬底；111-漏区；112-源区；12-源线多晶硅层；13-浮栅氧化层；14-浮栅多晶硅层；151-第一侧墙；151-第二侧墙；16-隧穿氧化层；17-字线多晶硅层；18-字线侧墙。
20-浮栅版图层；21-浮栅图形区；22-冗余图形区；201-浮栅图形；202-冗余图形；30-字线版图层。
具体实施方式
以下结合附图和具体实施例对本发明提出的分栅快闪存储器的版图、掩膜版及版图制作方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
现有分栅快闪存储器的形成方法一般包括以下步骤：(1)提供半导体衬底，在半导体衬底上形成浮栅结构及字线结构；(2)在相邻浮栅结构之间的沟槽及沟槽的外延部分形成源线多晶硅层；(3)对源线多晶硅层进行研磨处理。其中，所述浮栅结构和所述字线结构可采用本领域人员所熟知的任何相关工艺形成，在此不再赘述。
在对源线多晶硅层进行研磨时，很容易因为负载效应，而使得浮栅结构的边缘被过度研磨，进而使得字线高度过低而导致产生编程串扰失效的问题。
有鉴于此，请参考图2，本实施例提供一种分栅快闪存储器的版图，所述分栅快闪存储器的版图包括一浮栅版图层20，所述浮栅版图层20包括浮栅图形区21和冗余图形区22，所述冗余图形区22围绕所述浮栅图形区21设置，且与所述浮栅图形区21保持设定距离。
在此基础上，本实施例还提供一种分栅快闪存储器的掩膜版，该掩膜版采用本实施例所提供的分栅快闪存储器的版图制成。
采用本实施例的所述分栅快闪存储器的版图制成掩膜版，从而形成分栅快闪存储器时，形成的分栅快闪存储器的浮栅结构的四围还围绕着没有功能的冗余结构，该冗余结构在后续对存储器的源线进行研磨时，可在一定程度上保护浮栅结构的边缘不会被过度研磨，进而可以避免字线高度过低，改善分栅快闪存储器编程串扰失效。特别地，由于形成的所述冗余结构围绕形成的浮栅结构的四周，在面对负载效应时，与浮栅结构只在两侧面形成冗余结构相比，改善效果尤其明显。
优选的，所述设定距离D的范围为1.5μm～2.5μm，例如可为1.5μm、2μm、2.5μm等。当采用该范围的距离时，改善效果最佳。
以下对本实施例提供的所述分栅快闪存储器的掩膜版进行进一步描述。
图2中，浮栅图形区21所示为一种示例性的浮栅图形201，但根据工艺需求，浮栅图形201也可能发生一些变化，例如，所述浮栅图形区21的浮栅图形201还可如图3所示。本实施例对所述浮栅图形201的具体形状不作具体要求，但本领域技术人员应当理解，一般的，浮栅图形201大致呈条状，且多个浮栅图形201依次平行排布。
在此基础上，本实施例中，设置所述冗余图形区22包括至少一冗余图形202，且所述冗余图形202呈矩形框状，所述冗余图形202的具体长度和宽度与所述浮栅图形区21相匹配。
一般的，考虑到实际工艺操作的难易，请参考图2，本实施例中所述冗余图形202的数量可为1，当所述冗余图形202的数量为1时，即可起到比较好的改善效果。但若工艺条件允许，也可设置所述冗余图形202的数量大于或等于2个(未图示)，当所述冗余图形202的数量大于或等于2个时，所有所述冗余图形202呈同心状分布。
本实施例提供所述分栅式快闪存储器的版图还可包括其它图层，例如字线版图层30、源线版图层等。图2及图3中仅示例出所述字线版图层30，所述字线版图层30位于所述浮栅版图层20上方。
基于同一思想，请参考图4，本实施例还提供一种分栅快闪存储器版图的制作方法，包括以下步骤：
S11，获取原始版图，所述原始版图包括一浮栅版图层20，所述浮栅版图层20包括一浮栅图形区21；
S12，形成一冗余图形区22，所述冗余图形区22围绕所述浮栅图形区21设置，且与所述浮栅图形区21保持设定距离。
以下对本实施例提供的所述分栅快闪存储器版图的制作方法进行进一步描述。
首先，执行步骤S11，获取原始版图，请参考图3，所述原始版图包括一浮栅版图层20，还可包括字线版图层30、源线版图层等，图3中仅示例出所述字线版图层30，所述字线版图层30位于所述浮栅版图层20上方。所述浮栅版图层20包括多个浮栅图形201，所有所述浮栅图形201依次平行排布。同样的，这里也对所述浮栅图形201的具体形状不作具体要求。
其次，执行步骤S12，形成一冗余图形区22，所述冗余图形区22围绕所述浮栅图形区21设置，且与所述浮栅图形区21保持设定距离，优选的，所述设定距离的范围为1.5μm～2.5μm，例如可为1.5μm、2μm、2.5μm等。当采用该范围的距离时，改善效果最佳。
同样的，所述冗余图形202的数量可为1，当所述冗余图形202的数量为1时，即可起到比较好的改善效果。但若工艺条件允许，也可设置所述冗余图形202的数量大于或等于2个，当所述冗余图形202的数量大于或等于2个时，所有所述冗余图形202呈同心状分布。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种分栅快闪存储器的版图，其特征在于，所述分栅快闪存储器的版图包括一浮栅版图层，所述浮栅版图层包括浮栅图形区和冗余图形区，所述冗余图形区围绕所述浮栅图形区设置，且与所述浮栅图形区保持设定距离；所述分栅快闪存储器的版图还包括一字线版图层，所述字线版图层位于所述浮栅版图层上方。
2.如权利要求1所述的分栅快闪存储器的版图，其特征在于，所述设定距离的范围为1.5μm～2.5μm。
3.如权利要求1所述的分栅快闪存储器的版图，其特征在于，所述冗余图形区包括至少一冗余图形，所述冗余图形呈矩形框状。
4.如权利要求3所述的分栅快闪存储器的版图，其特征在于，当所述冗余图形的数量大于或等于2个时，所有所述冗余图形呈同心状分布。
5.一种分栅快闪存储器的掩膜版，其特征在于，所述分栅快闪存储器的掩膜版通过利用权利要求1～4中任一项所述的分栅快闪存储器的版图制成。
6.一种分栅快闪存储器版图的制作方法，其特征在于，包括：
获取原始版图，所述原始版图包括一浮栅版图层和位于所述浮栅版图层上方的字线版图层，所述浮栅版图层包括一浮栅图形区；
形成一冗余图形区，所述冗余图形区围绕所述浮栅图形区设置，且与所述浮栅图形区保持设定距离。
7.如权利要求6所述的分栅快闪存储器版图的制作方法，其特征在于，所述设定距离的范围为1.5μm～2.5μm。
8.如权利要求6所述的分栅快闪存储器版图的制作方法，其特征在于，所述冗余图形区包括至少一冗余图形，所述冗余图形呈矩形框状。
9.如权利要求8所述的分栅快闪存储器版图的制作方法，其特征在于，当所述冗余图形的数量大于或等于2个时，所有所述冗余图形呈同心状分布。
CN201911025730.6A 2019-10-25 2019-10-25 一种分栅快闪存储器的版图、掩膜版及版图制作方法 Active CN110828463B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911025730.6A CN110828463B (zh) 2019-10-25 2019-10-25 一种分栅快闪存储器的版图、掩膜版及版图制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911025730.6A CN110828463B (zh) 2019-10-25 2019-10-25 一种分栅快闪存储器的版图、掩膜版及版图制作方法

Publications (2)

Publication Number Publication Date
CN110828463A CN110828463A (zh) 2020-02-21
CN110828463B true CN110828463B (zh) 2022-05-31

Family

ID=69550597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911025730.6A Active CN110828463B (zh) 2019-10-25 2019-10-25 一种分栅快闪存储器的版图、掩膜版及版图制作方法

Country Status (1)

Country Link
CN (1) CN110828463B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192824B (zh) * 2021-04-27 2023-11-24 上海华虹宏力半导体制造有限公司 分栅式快闪存储器的掩膜版及制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129008A (zh) * 2016-08-11 2016-11-16 上海华虹宏力半导体制造有限公司 快闪存储器的形成方法
CN106206451A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 分栅式闪存器件制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3097657B2 (ja) * 1998-05-13 2000-10-10 日本電気株式会社 半導体記憶装置とその製造方法
CN103021954B (zh) * 2012-12-21 2016-08-24 上海华虹宏力半导体制造有限公司 多晶硅电阻结构及对应的半导体集成器件形成方法
CN106803509B (zh) * 2017-02-14 2019-12-24 上海华虹宏力半导体制造有限公司 一种解决分栅快闪存储器编程串扰失效的工艺制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206451A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 分栅式闪存器件制造方法
CN106129008A (zh) * 2016-08-11 2016-11-16 上海华虹宏力半导体制造有限公司 快闪存储器的形成方法

Also Published As

Publication number Publication date
CN110828463A (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
US7265411B2 (en) Non-volatile memory having multiple gate structure
KR100881185B1 (ko) 비휘발성 메모리 소자 및 그 동작 방법
JP2008160113A (ja) 不揮発性メモリ素子及びその動作方法
JP2008034825A (ja) 不揮発性メモリ素子、その動作方法及びその製造方法
US7553725B2 (en) Nonvolatile memory devices and methods of fabricating the same
US8546217B2 (en) Flash memory and method for forming the same
US8598646B2 (en) Non-volatile FINFET memory array and manufacturing method thereof
KR20170039297A (ko) 플로팅 게이트 커플링의 향상된 측방향 제어 게이트를 이용하여 개선된 스케일링을 가지는 분리형 게이트 플래시 메모리 셀
US7488657B2 (en) Method and system for forming straight word lines in a flash memory array
JP2008182232A (ja) 不揮発性メモリ素子及びその動作方法
CN110828463B (zh) 一种分栅快闪存储器的版图、掩膜版及版图制作方法
US6380031B1 (en) Method to form an embedded flash memory circuit with reduced process steps
US8422304B2 (en) Flash memory device and method for manufacturing flash memory device
JP2001217329A (ja) フラッシュｅｅｐｒｏｍセルの製造方法
US7713795B2 (en) Flash memory device with single-poly structure and method for manufacturing the same
US7554840B2 (en) Semiconductor device and fabrication thereof
US20020055228A1 (en) Sidewall process to improve the flash memory cell performance
US20130001672A1 (en) Semiconductor device
US11257830B2 (en) Memory structure
CN113870910A (zh) 存储器装置及操作存储器装置之方法
US8629491B2 (en) Semiconductor memory device and method of manufacturing the same
US20080064195A1 (en) Method for Manufacturing Gate of Non Volatile Memory Device
US10374100B2 (en) Programmable non-volatile memory with low off current
US7696560B2 (en) Flash memory device
KR100660282B1 (ko) 노어형 플래시 메모리 소자의 공통 소스 라인 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant