CN1154573A - 制造有擦除栅的非易失半导体存储器的方法 - Google Patents

Abstract

在制造包括存储单元晶体管和外围晶体管的非易失半导体存储器的方法中，在半导体衬底上，形成存储单元晶体管的浮栅和控制栅，并形成外围晶体管的栅极。分别用第一和第二绝缘层覆盖控制栅和栅极。淀积导电层，以覆盖第一和第二绝缘层。深腐蚀导电层，直到暴出第一和第二绝缘层为止。在绝缘层上保留导电层，从而形成存储单元晶体管的擦除栅。在第二绝缘层上形成第一掩模层，在擦除栅上形成第二掩模层。除去保留在掩模区之外的导电层。

Description

制造有擦除栅的非易失 半导体存储器的方法

本发明涉及一种制造半导体存储器件的方法，特别是涉及电可擦可编程只读存储器(EEPROM)的制造方法，其中单元晶体管除有浮栅和控制栅外还有擦除栅。

众所周知，EEPROM的每个存储单元晶体管一般有浮栅和控制栅。晶体管的阈值电压由保持在浮栅的电荷量控制。

近来，已研制出这种除控制栅和浮栅外还配有擦除栅的EEPROM。这种EEPROM公开于日本特许公开平2-292870。在这种存储器中，一个擦除栅按均分方式形成在彼此相邻设置的多个存储单元的各浮栅周围。擦除栅形成在插入了有隧道效应的介质膜(即隧道绝缘膜)的浮栅的一部分上。

配有擦除栅的EEPROM可以容易而快速地除去浮栅中的电荷。由于擦除栅的电压可以较低，所以它可以延长器件的寿命。

下面将参照附图1A-1I说明制造这种非易失半导体存储器的方法。

参照图1A，用LOCOS法或CVD法，在P型硅衬底101的表面上形成将变成场氧化膜的第一氧化硅膜201，划分存储单元区1和外围电路区2。

然后参照图1B，除去第一氧化硅膜201的一部分，用热氧化法生长20nm厚的将变成栅氧化膜的第二氧化硅膜202。然后，在第一氧化硅膜201和第二氧化硅膜202上生长约300nm厚的将变成浮栅的第一多晶硅膜301。此后，利用光刻法，刻蚀该系统，只留下存储单元区1中的第一多晶硅膜301。而且，通过在900℃以上热氧化第一多晶硅膜301或通过CVD或通过两者结合的方法，在第一多晶硅膜301上形成200nm厚的第三氧化硅膜203。

然后，参照图1C，在整个表面上形成300nm厚的将变成控制栅和栅的第二多晶硅膜302。

控制栅和外围电路区2的栅的电阻率同为20Ω/□。因此，由于可以给它们注入一样多的离子，所以它们可以使用相同的工艺。另一方面，浮栅的电阻率为1KΩ/□。

然后，参照图1D，在整个表面上淀积约300nm厚的第四氧化硅膜204，用光刻工艺连续蚀刻第四氧化硅膜204和第二多晶硅膜302，使它们只留在指定区域，以便用它们作存储单元区的存储单元晶体管的控制栅和外围电路区的晶体管的栅极。此后，在整个表面上淀积约100nm厚的第五氧化硅膜205后，蚀刻该系统相当于第五氧化硅膜205的厚度，形成存储单元区1中的控制栅的侧壁和外围电路区2中晶体管的栅的侧壁。把外围电路区2中晶体管的栅的侧壁形成轻掺杂漏(LDD)结构。存储单元区1中控制栅的侧壁需要电分隔成如下的擦除栅。在该工艺中，还同时除去第三氧化硅膜203的曝露部分。

然后，参照图1E，通过光刻工艺，用光刻胶403覆盖外围电路区2，蚀刻第一多晶硅膜301。

然后，参照图1F，通过在900℃以上热氧化或CVD法，在第一多晶硅膜301的侧面上形成将变成擦除栅氧化膜的第六氧化硅膜206。

然后，参照图1G，生长约300nm厚的第三多晶膜303，掺入将变成杂质的磷，使之变成N型多晶硅。

之后，参照图1H，用光刻工艺，保留光刻胶404，使之覆盖每个存储单元区的中心部分，以光刻胶404作掩模，选择腐蚀第三多晶硅膜303，在光刻胶404下直接形成擦除栅。在这种情况下，完全除去存在于外围电路区2中和在邻近存储单元之间的空间中的第三多晶硅膜。然后，为了形成将变成外围电路区2中晶体管的源和漏的扩散层，通过离子注入，把N型和P型杂质掺入指定区。

然后，参照1I，形成将变成层间绝缘膜104的绝缘膜。尽管图中未示出，但为了形成与硅衬底101、第二和第三多晶硅膜302和303及布线层的电连接，层间绝缘膜104有接触孔。以此方式完成EEPROM快速存储器的制造。

然而，参照图1G，在通过腐蚀第三多晶膜303形成擦除栅时，必须过腐蚀约相当于第三多晶硅膜303厚度的100-200％，从而完全去除在形成擦除栅时不包含的间隔中的第三多晶硅膜303，这是因为存储单元间之间的空间中底层高度有很大差异(由符号Z1和Z2表示高度的差异)。如果过腐蚀不充分，则会在由图2A中的符号X指示的存储单元的侧壁部分上留下第三多晶硅膜303，这会使邻近擦除栅在图2B中的擦除栅末端短路，导致半导体存储器的成品率下降的问题。

另一方面，如果过腐蚀过大，则会腐蚀将变成外围电路区2中晶体管的栅氧化膜的第二氧化硅膜202，如图2A中符号Y所示，这会损伤正好形成于其下的扩散层，导致外围电路区2中的元件的失效，和降低生产的成品率。因此，要求对第三多晶硅膜303高精确度地进行必须而充分的腐蚀。然而，实际上很难提供这种控制，这限制了生产合格率的提高。

因此，本发明提供一种制造有擦除栅的EEPROM的改进方法。

本发明的另一个目的是提供一种制造半导体存储器的方法，在形成擦除栅过程中不用高精确度的腐蚀处理，便能防止钻蚀或过腐蚀等麻烦，且能提高生产成品率。

制造包括存储单元晶体管和外围晶体管的半导体存储器件的方法包括下列步骤：在半导体衬底的第一区上形成存储单元晶体管的浮栅和控制栅；用第一绝缘层覆盖浮栅和控制栅，该第一绝缘层具有形成在浮栅的外围区的一部分上且用作隧道绝缘膜的第一部分、形成在浮栅外围区其余部分的第二部分和形成在控制栅的上表面上的第三部分；在与所述第一区隔开的半导体衬底的第二区上形成外围晶体管的栅极；用第二绝缘层覆盖栅极；淀积导电层，以覆盖第一和第二绝缘层；深腐蚀导电层，直到第一绝缘膜的第三部分和第二绝缘层曝露为止，由此把导电层的第一部分留在第一绝缘层的第一部分上，以用作存储单元晶体管的擦除栅，把导电层的第二部分留在第一绝缘层的第二部分上；在第二绝缘层上形成第一掩模层，以保护外围晶体管，在导电层的第一部分上形成第二掩模层，以保护擦除栅；及用第一和第二掩模层作掩模，除去导电层的第二部分。

下面参照附图对本发明的说明会使本发明的上述和其它目的、优点和特点更明了，其中：

图1A-1I是表示已有技术制造方法的工艺顺序的剖面图；

图2A是表示已有技术制造方法的工艺顺序的一部分的剖面图，图2B是图2A之平面图；

图3是半导体存储器的存储单元区的平面图；

图4是图3所示单元的等效电路示意图；

图5A、5B分别是沿图3中线A-A、线B-B所取的剖面图；

图6A-6J是表示本发明第一实施例制造方法的工艺顺序的剖面图；

图7A-7B是表示本发明第二实施例制造方法的工艺顺序的剖面图。

图3是存储单元区的4个存储单元晶体管的平面图。半导体衬底的表面被彼此平行地形成的多个场氧化膜103隔开。在半导体衬底中，在垂直于场氧化膜103的方向形成多个扩散区102a至102c。扩散区102a、102b和102c对应于图4所示的存储晶体管的各源/漏线SD1、SD2和SD3。在由衬底上的场氧化膜103和扩散区102划分的区中形成第一多晶硅膜301，使之与平面图中扩散区102的一边交叉。介质膜202把第一多晶硅膜301和扩散区102电隔离开。第一多晶硅膜301对应于图4所示的存储单元晶体管的浮栅FG。在彼此邻近的和平行的多个场氧化膜103之间形成第二多晶硅膜302。介质膜206把第二多晶硅膜302与第一多晶硅膜301电隔离开。第二多晶硅膜302对应于图4所示的存储晶体管的控制栅CG。在彼此邻近的和平行的多个第二多晶硅膜之间形成第三多晶硅膜303。介质膜203把第三多晶硅膜303与第二多晶硅膜302电隔离开。第三多晶硅膜303对应于图4所示的存储晶体管的擦除栅DG。

参照图5，同时形成具有存储单元区的存储单元晶体管和外围电路区的晶体管的非易失半导体存储器。由一间隔隔开外围电路区和存储单元区，并形成例如地址缓冲器和X解码器。

参照图6A，P型硅衬底101中选择地注入离子砷，使图1所示的隐埋的扩散层102转变成N型扩散层区。然后，由LOCOS法或CVD法形成将变成场氧化膜103的第一氧化硅膜201，划分存储单元区1和外围电路区2。

然后，参照图6B，选择地除去第一氧化硅膜201，在此处热氧化形成20nm厚的将变成栅氧化膜的第二氧化膜202a。然后，在第一氧化硅膜201和第二氧化膜202上形成约300nm厚的将变成浮栅的第一多晶硅膜301，由光刻工艺蚀刻第一多晶硅膜，使之只留在存储单元区1上。然后，通过在900℃以上热氧化第一多晶硅膜301或通过CVD或通过两者结合的方法，在第一多晶硅膜301上形成200nm厚的第三氧化硅膜203。

此后，参照图6C，选择地除去第一氧化硅膜201，在此处热氧化形成20nm厚的氧化硅膜202b。生长300nm厚的将变成控制栅的第二多晶硅膜302。

然后，参照图6D，在整个表面上淀积约300nm厚的第四氧化硅膜204，通过光刻连续蚀刻第四氧化硅膜204和第二多晶硅膜302，使它们只保留在指定区，以形成存储单元区1的控制栅和外围电路区2晶体管的栅电极。然后，在整个表面上形成约100nm厚的第五氧化硅膜205后，各向异性腐蚀相当于第五氧化膜205厚度那么厚，为存储单元区1的控制栅和作为外围电路区2晶体管栅形成氧化硅膜的侧壁。此时，同时还除去第三氧化硅膜203的曝露部分。

然后，参照图6E，通过光刻工艺，用光刻胶401覆盖外围电路区2，蚀刻第一多晶硅膜301。

参照图6F，通过在900℃以上热氧化由蚀刻曝露的第一多晶膜301的侧面，或通过CVD法，在第一多晶硅膜301的侧面上形成将变成擦除栅氧化膜的第六氧化硅膜206。

然后，参照图6G，生长约300nm厚的第三多晶硅膜303，掺入杂质磷，使之转变成N型多晶硅。

然后，参照图6H，各向异性深腐蚀第三多晶硅膜303。之后，在腐蚀外围电路区2的晶体管栅膜之前，停止腐蚀。结果，只在存储单元区1和外围电路区2间的台阶部分X上和存储单元区1的存储单元之窄间隔中留下第三多晶硅膜303。

然后，参照图6I，通过光刻使光刻胶402构图，以覆盖存储单元的每一其它空间中的擦除栅形成区和外围电路区2中的扩散层形成区。然后，用光刻胶402作腐蚀掩模完全除去台阶部分X中和不形成擦除栅处的存储单元之间的空间中的第三多晶硅膜303。

此后，离子注入把N型和P型杂质掺入指定区，形成外围电路区2晶体管的源和漏的扩散层。然后，参照图6J，形成绝缘膜104，为了形成与P型硅衬底101、第二和第三多晶硅膜302和303及布线层的电连接，在层间绝缘膜104中形成接触孔(未示出)，从而完成EEPROM快速存储。

因此，根据该制造方法，在腐蚀构成擦除栅的第三多晶硅膜303的过程中，首先按相当于其淀积厚度的量腐蚀第三多晶硅膜303。因此，几乎可以完全从有小高度差的例如外围电路区，特别是晶体管扩散层形成区的区域除去第三多晶硅膜303。在这情况下，过腐蚀约10％，会使腐蚀更完全。另一方面，该量级的过腐蚀不会给扩散层等造成损伤。以此作为制备品，用光刻胶402覆盖擦除栅和扩散层形成区，再一次进行腐蚀，完全除去预腐蚀中留下的未腐蚀的第三多晶硅膜303，特别是完全除去存储单元的台阶部分区的第三多晶硅膜303。在这种情况下，由于光刻胶的覆盖，所以腐蚀不会损伤扩散层。按此方式，可以防止由于留在台阶部分的第三多晶硅膜303而引起的短路，防止晶体管扩散层的损伤，且能提高生产成品率。

图7A-7B是本发明第二实施例的剖面图。按第二实施例的模式，图6G工艺以前的工艺与第一实施例是相同的，所以这里省略了对此的说明。这些工艺后，如图7A所示，进行各向同性腐蚀，从台阶部分除去第三多晶硅膜303。结果，只在窄间隔(由符号X’表示)中留下第三多晶硅膜303。

然后，如图7B所示，通过光刻工艺，使光刻胶402构图，以覆盖每个存储单元的擦除栅形成区和外围电路区2中的扩散层形成区，用光刻胶402作掩模，进行腐蚀，完全除去保留在台阶部分中和不形成擦除栅的存储单元之间的空间中的第三多晶硅膜303。随后的工艺与图5J以后的相同，由此完成EEPROM快速存储器。

按第二实施例的模式，各向同性腐蚀第三多晶硅膜303，以便有效地除去台阶部分X’上的第三多晶硅膜303，减少残留的多晶硅量，这有助于减少后续腐蚀的时间。

根据本发明的第二实施例，在淀积用于形成擦除栅的第三多晶硅膜后，深腐蚀第三多晶硅膜，使它留在包括擦除栅区的形成区的区域中，然后，用光刻胶掩蔽擦除栅形成区和晶体管的扩散区，腐蚀除去掩蔽区之外的第三多晶硅膜。因此，即使过腐蚀第三多晶硅膜的量减少，也能防止对台阶部分的不充分腐蚀和由擦除栅中的电短路引起的生产成品率的下降，以及由于腐蚀对外围电路中的扩散层的损伤，从而防止由于元件特性退化而引起的生产成品率下降，且本发明还能提高整体生产成品率。

根据本发明第二实施例的方法可以减少腐蚀时间。

应该明白，本发明并不限于上述实施例，在不脱离本发明的精神实质和范围的情况下，可以对本发明作各种改型和变化。

Claims (5)

1一种制造包括存储单元晶体管和外围电路的半导体存储器件的方法，包括下列步骤：

在半导体衬底的第一区上形成所说存储单元晶体管的浮栅和控制栅；

用第一绝缘层覆盖所说浮栅和所说控制栅，所说第一绝缘层具有形成在所说浮栅的外围区的一部分上，且用作隧道绝缘膜的第一部分、形成在所说浮栅外围区其余部分上的第二部分和形成在所说控制栅的上表面上的第三部分；

在与所说第一区隔开的所说半导体衬底的所说第二区上形成所说外围晶体管的栅极；

用第二绝缘层覆盖所说栅极；

淀积导电层，覆盖所说第一和第二绝缘层；

深腐蚀所说导电层，直到所说第一绝缘膜的所说第三部分和所说第二绝缘层曝露为止，由此把所说导电层的所说第一部分留在所说第一绝缘层的所说第一部分上，以用作所说存储单元晶体管的擦除栅，把所说导电层的第二部分留在所说第一绝缘层的所说第二部分上；

在所说第二绝缘层上形成第一掩模层，以保护所说外围晶体管，在所说导电层的所说第一部分上形成第二掩模层，以保护所说擦除栅；及

用所说第一和第二掩模层作掩模，除去所说导电层的所说第二部分。

2一种制造半导体存储器件的方法，包括下列步骤：

在第一绝缘层上选择地形成第一导电层，覆盖半导体衬底；

用第二绝缘层覆盖所说第一导电层；

在所说第二绝缘上彼此分开地形成第一和第二控制栅；

用第三和第四绝缘层分别覆盖所说第一和第二控制栅；

用所说第三和第四绝缘层作掩模，选择地除去所说第一导电层，以形成第一和第二浮栅，因此所说第一和第二浮栅的每一个皆具有曝露的侧表面；

在所说第一和第二浮栅的曝露侧表面上分别形成第一和第二隧道绝缘膜；

形成第二导电层，以覆盖所说第一至第四绝缘层，并填充所说第一和第二隧道绝缘膜之间的空间；

深腐蚀所说第二导电层，直到所说第三和第四绝缘膜的上表面曝露为止，由此留下所说第二导电层的第一部分，使之与所说第一和第二隧道绝缘膜相接触，以用作擦除栅，留下所说第二导电层的第二部分使之与所说第二绝缘膜接触；

用掩模层覆盖所说擦除栅；及

用所说掩模层作掩模，除去所说第二导电层的所说第二部分。

3如权利要求所述2的方法，还包括下列步骤：

在所说半导体衬底上选择地形成外围晶体管的栅绝缘膜；

在所说第二绝缘膜和所说栅绝缘膜上形成第三导电层；及

选择地除去所说第三导电层，以形成所说第一和第二控制栅及外围晶体管的栅极，当进行除去所说第二导电层的所说第二部分时，由另外的掩模层保护所说外围晶体管。

4一种制造非易失半导体存储器的方法，包括下列步骤：

在有所说第一区和第二区的半导体衬底的第一区上形成浮栅；

在所说浮栅上形成介质膜；

在所说第一区和第二区的整个表面上形成所说第一导电膜，选择地腐蚀所说第一导电膜，从而在所说第二区上形成晶体管的栅，在所说第一导电膜上形成控制栅；

形成所说控制栅的所说两侧壁；

邻近所说浮栅形成隧道介质膜；

在所说第一区和第二区的整个表面上形成第二导电膜；

按几乎相当于所说第二导电膜的厚度的量深腐蚀所说第二导电膜，以除去所说第二区上的第二导电膜，使擦除栅与所说隧道介质膜邻近；

用掩模覆盖所说擦除栅形成区和所说晶体管形成区；及

除去所说掩模区之外区域中的所说第二导电膜。

5如权利要求4所述方法，其特征在于：通过各相同性腐蚀深腐蚀所说第二导电膜。

Images