CN1108613C - 制造非易失性存储单元的方法 - Google Patents

制造非易失性存储单元的方法 Download PDF

Info

Publication number
CN1108613C
CN1108613C CN95117135A CN95117135A CN1108613C CN 1108613 C CN1108613 C CN 1108613C CN 95117135 A CN95117135 A CN 95117135A CN 95117135 A CN95117135 A CN 95117135A CN 1108613 C CN1108613 C CN 1108613C
Authority
CN
China
Prior art keywords
oxide layer
thickness
layer
conductive layer
silicon chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95117135A
Other languages
English (en)
Other versions
CN1150695A (zh
Inventor
赵炳珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1150695A publication Critical patent/CN1150695A/zh
Application granted granted Critical
Publication of CN1108613C publication Critical patent/CN1108613C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开一种制作非易失性存储单元的方法，可以改善存储单元的可靠性和电操作性，它是通过制作一个沟道区的硅衬底的凹槽构造来增加控制栅极和浮栅极之间的耦合电容。

Description

制造非易失性存储单元的方法
本发明涉及制造非易失性存储单元的方法，特别是制造具有叠层栅极的非易失性存储单元的方法。
一般，非易失性存储器如快速型EEPROM包括叠层栅极、源极区和漏极区，叠层栅极由隧道氧化层、浮栅极、绝缘层和控制栅极构成。非易失性存储器具有可编程和可擦除功能。12V以上的电压施加到控制栅极来实现非易失性存储器的编程或擦除操作，由此在隧道氧化层周围形成强电区。此时，由于高电压在外围电路区可能出现如场反转(field inversion)和击穿的电现象。在存储器装配过程中，使用两种方法来防止场反转和击穿现象。第一个方法是增加场氧化层的厚度或掩埋N+层之间的间隔。第二个方法是增加控制栅极和浮栅极之间的耦合电容。然而，由于第一个方法增加了存储单元的尺寸，存储器的集成度被降低。特别是第二个方法增加了栅极的区域，降低了绝缘层的厚度。由此，存储单元的尺寸的或可靠性都增加了。
近来，另外一种增加存储器可靠性的方法被用于半导体器件的制作中。该方法是在叠层栅极的侧壁上形成一个隔离层。该隔离层由一个CVD(化学汽相沉积)氧化层或一个CVD氧化物，氮化物和氧化物的叠层构成。但是在这种情况下，由于应用热电子注入编程操作可很容易地出现隔离层的退化现象。并且出现电荷通过栅极的角泄漏，由此存储单元的电荷保持能力被降低。
因此，本发明的目的是提供一种制作可以增加数据记忆时间的非易失性存储单元的方法。
本发明的另外一个目的是提供一种制作非易失性存储单元的方法，它可以通过制造沟道区的硅衬底凹槽结构增加浮栅极和控制栅极的重叠区域。
为了达到以上目的，制作非易失性存储单元的制造方法包括以下步骤：依次在具有场氧化层的硅片上形成衬底氧化层和氮化层；使所述的氮化层形成图形以便曝露所述衬底氧化层的所选择的部分；通过氧化所述衬底氧化层的所选部分形成单元氧化层；蚀刻所述单元氧化层的曝露部分，由此形成一凹槽；在由蚀刻所述单元氧化层而曝露出的所述硅片上形成隧道氧化层；依次在形成所述隧道氧化层后产生的结构上形成第一导电层，绝缘层和第二导电层；通过依次构图所述第二导电层，所述绝缘层和第一导电导层，形成叠层栅极；由向所述硅片注入杂质形成源极区和漏极区，然后退火所述硅片。
为了更好理解本发明的目的和性质，参考以下附图的详细描述。
图1A至图1G是表示本发明制作非易失性存储单元的方法的剖视图。
相同的标号在各附图中表示相同的部分。
图1A至图1G是表示制作非易失性存储单元的方法的剖视图。
参照图1A，焊接区氧化层3通过热氧化处理形成在具有场氧化层2的硅片1上，厚度为50-100，然后氮化层4在焊接区氧化层3上形成，厚度为500-1000。
参照图1B，把光刻胶涂覆在氮化层4上，然后使光刻胶形成图形，由此形成光刻胶图形5。氮化层4的曝露部分被蚀刻以曝露焊接区氧化层3的部分。
参照图1C，光刻胶图形5被清除，然后由蚀刻氮化层4曝露部分而曝露的衬底氧化层2，通过以残留氮化层4作为氧化阻挡层的热氧化处理被生长，因此形成单元氧化层6，厚度为2500-3500。
参照图1D，通过以残留氮化层4为蚀刻阻挡层的蚀到处理蚀刻单元氧化层6的曝露部分，由此在硅片1中心部分形成一凹槽。以干蚀刻处理来蚀刻单元氧化层6的曝露部分是最理想的。然而，为了避免损坏硅片1，首先用干蚀刻处理方法蚀刻单元氧化层6直至其厚度为200-300，残留部分在湿蚀刻处理方法蚀刻。
参照图1E，在由蚀刻单元氧化层6而曝露的硅片1上形成隧道氧化层7，厚度为80-120，然后在形成隧道氧化层7后产生的构造上依次形成第一导电层8，绝缘层9和第二导电层10。第一导电层8和第二导电层10都通过淀积多晶硅以及在多晶硅中注入杂质离子如POCL3来生成。形成第一导电层8的厚度为单元氧化层6厚度的三分之一(1/3)，即800-1200为最理想。
参照图1F，第二导电层10，绝缘层9和第一导电层8通过利用栅极掩模的光刻蚀法依次被形成图形，由此形成具有隧道氧化层7，浮栅极8A，绝缘层9和控制栅极10A的叠层栅极20。
参照图1G，杂质离子如砷被注入到硅片1中，然后进行退火处理，从而形成源极和漏极区11。
如上所述，根据本发明，浮栅极的表面区域被增加，因此增加了浮栅极和控制栅极之间的电容。此外，施加到控制栅极的电压是低电压，编程或擦除操作可以有效地进行。另外，场反转和击穿出现的可能性减少。由于浮栅极由替代CVD氧化层的热氧化层所包围，因此隔离层的影响不会出现。因此，非易失性存储器的可靠性被改善，电荷的损失被降低，进而增加了数据保持时间。
虽然本发明已经在其实施例中精确描述，本领域的普通技术人员应该清楚在此公开的实施例仅仅是一个例子，其部件的设计，结合及装配在不超出本发明的范围和精神实质的情况下可以变化。

Claims (9)

1.一种制作非易失性存储单元的方法，包括以下步骤：
依次在具有场氧化层的硅片上形成焊接区氧化层和氮化层；
使所述的氮化层形成图形以曝露所述焊接区氧化层的所选部分；
通过氧化所述焊接区氧化层的所选部分形成单元氧化层；
蚀刻所述单元氧化层的曝露部分，由此形成一凹槽；
在通过蚀刻所述单元氧化层而曝露的硅片上形成隧道氧化层；
依次在形成所述隧道氧化层后所产生的结构上形成第一导电层、绝缘层和第二导电层；
通过依次构图所述第二导电层，所述绝缘层和所述第一导电层形成叠层栅极；
通过向所述硅片注入杂质形成源极区和漏极区，然后退火所述硅片。
2.按照权利要求1的方法，其中所述衬底氧化层通过热氧化处理形成，其厚度为50-100。
3.按照权利要求1的方法，其中所述氮化层被形成，其厚度为500-1000。
4.按照权利要求1的方法，其中所述单元氧化层通过热氧化处理形成，其厚度为2500-3500。
5.按照权利要求1的方法，其中所述单元氧化层首先通过干蚀刻法蚀刻至其厚度为200-300，然后通过湿蚀刻法蚀刻残留部分。
6.按照权利要求1的方法，其中所述隧道氧化层被形成，其厚度为80-120。
7.按照权利要求1的方法，其中所述第一导电层的厚度是所述单元氧化层厚度的三分之一(1/3)。
8.按照权利要求1的方法，其中所述第一导电层被形成，其厚度为800-1200。
9.按照权利要求1的方法，其中所述第一和第二导电层都是由淀积多晶硅并向其中注入杂质来形成。
CN95117135A 1994-09-08 1995-09-08 制造非易失性存储单元的方法 Expired - Fee Related CN1108613C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR22564/1994 1994-09-08
KR1019940022564A KR0136995B1 (ko) 1994-09-08 1994-09-08 비휘발성메모리셀의제조방법
KR22564/94 1994-09-08

Publications (2)

Publication Number Publication Date
CN1150695A CN1150695A (zh) 1997-05-28
CN1108613C true CN1108613C (zh) 2003-05-14

Family

ID=19392275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95117135A Expired - Fee Related CN1108613C (zh) 1994-09-08 1995-09-08 制造非易失性存储单元的方法

Country Status (4)

Country Link
US (1) US5610091A (zh)
KR (1) KR0136995B1 (zh)
CN (1) CN1108613C (zh)
DE (1) DE19533165C2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456468B2 (en) 2005-01-18 2008-11-25 Samsung Electronics, Co, Ltd. Semiconductor device including high-k insulating layer and method of manufacturing the same

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874341A (en) * 1996-10-30 1999-02-23 Advanced Micro Devices, Inc. Method of forming trench transistor with source contact in trench
US6362504B1 (en) 1995-11-22 2002-03-26 Philips Electronics North America Corporation Contoured nonvolatile memory cell
KR100224701B1 (ko) * 1996-07-16 1999-10-15 윤종용 불휘발성 메모리장치 및 그 제조방법
US6100146A (en) * 1996-10-30 2000-08-08 Advanced Micro Devices, Inc. Method of forming trench transistor with insulative spacers
US5796143A (en) * 1996-10-30 1998-08-18 Advanced Micro Devices, Inc. Trench transistor in combination with trench array
US5801075A (en) * 1996-10-30 1998-09-01 Advanced Micro Devices, Inc. Method of forming trench transistor with metal spacers
US5780340A (en) * 1996-10-30 1998-07-14 Advanced Micro Devices, Inc. Method of forming trench transistor and isolation trench
US5888880A (en) * 1996-10-30 1999-03-30 Advanced Micro Devices, Inc. Trench transistor with localized source/drain regions implanted through selectively grown oxide layer
US5923980A (en) * 1996-10-30 1999-07-13 Advanced Micro Devices, Inc. Trench transistor with localized source/drain regions implanted through voids in trench
US6008089A (en) * 1997-12-24 1999-12-28 United Semiconductor Corp. Method of fabricating a split gate flash memory device
US6319774B1 (en) 1998-02-27 2001-11-20 Micron Technology, Inc. Method for forming a memory cell
US6097056A (en) * 1998-04-28 2000-08-01 International Business Machines Corporation Field effect transistor having a floating gate
KR20000001660A (ko) * 1998-06-12 2000-01-15 김영환 반도체 소자 및 그의 제조 방법
US6611020B2 (en) 1998-08-17 2003-08-26 Micron Technology, Inc. Memory cell structure
TW449919B (en) * 1998-12-18 2001-08-11 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
US6066532A (en) * 1999-10-18 2000-05-23 United Microelectronics Corp. Method of fabricating embedded gate electrodes
KR100317488B1 (ko) * 1999-12-28 2001-12-24 박종섭 플래쉬 메모리 소자의 제조 방법
US6337262B1 (en) * 2000-03-06 2002-01-08 Chartered Semiconductor Manufacturing Ltd. Self aligned T-top gate process integration
KR100370129B1 (ko) * 2000-08-01 2003-01-30 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
CN100349298C (zh) * 2001-04-03 2007-11-14 华邦电子股份有限公司 增加偶合比的非挥发性存储装置及其制造方法
US6720611B2 (en) * 2002-01-28 2004-04-13 Winbond Electronics Corporation Fabrication method for flash memory
AU2003242901A1 (en) * 2002-06-20 2004-01-06 Koninklijke Philips Electronics N.V. Conductive spacers extended floating gates
TWI263308B (en) * 2005-01-28 2006-10-01 Powerchip Semiconductor Corp Method of fabricating non-volatile memory
KR100596833B1 (ko) * 2005-03-18 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100723437B1 (ko) * 2006-05-30 2007-05-30 삼성전자주식회사 반도체 플래시 메모리 소자 및 그 제조 방법
CN104124250A (zh) * 2013-04-28 2014-10-29 北京兆易创新科技股份有限公司 一种存储单元
CN104617048B (zh) * 2013-11-05 2017-11-03 中芯国际集成电路制造(上海)有限公司 快闪存储器及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920001402B1 (ko) * 1988-11-29 1992-02-13 삼성전자 주식회사 불휘발성 반도체 기억소자
JPH04111470A (ja) * 1990-08-31 1992-04-13 Oki Electric Ind Co Ltd 不揮発性半導体装置の製造方法
US5376572A (en) * 1994-05-06 1994-12-27 United Microelectronics Corporation Method of making an electrically erasable programmable memory device with improved erase and write operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456468B2 (en) 2005-01-18 2008-11-25 Samsung Electronics, Co, Ltd. Semiconductor device including high-k insulating layer and method of manufacturing the same

Also Published As

Publication number Publication date
DE19533165A1 (de) 1996-03-14
CN1150695A (zh) 1997-05-28
DE19533165C2 (de) 2002-11-28
KR0136995B1 (ko) 1998-04-24
US5610091A (en) 1997-03-11

Similar Documents

Publication Publication Date Title
CN1108613C (zh) 制造非易失性存储单元的方法
CN100461449C (zh) 半导体装置和半导体装置的制造方法
US5783457A (en) Method of making a flash memory cell having an asymmetric source and drain pocket structure
JP2670219B2 (ja) 不揮発性半導体メモリ装置の製造方法
US6063666A (en) RTCVD oxide and N2 O anneal for top oxide of ONO film
US5688705A (en) Method for reducing the spacing between the horizontally adjacent floating gates of a flash EPROM array
US7081651B2 (en) Non-volatile memory device with protruding charge storage layer and method of fabricating the same
KR100479399B1 (ko) 불휘발성 반도체 기억 장치
US20020149066A1 (en) Twin bit cell flash memory device
US6784039B2 (en) Method to form self-aligned split gate flash with L-shaped wordline spacers
US20050164457A1 (en) Non-volatile memory devices and methods of fabricating the same
CN100499081C (zh) Nor型闪存单元阵列的制造方法
KR20030014658A (ko) 다양한 기술 및 애플리케이션에 대해 쉽게 수정가능한주변 트랜지스터를 갖는 셀프-얼라인 콘택 비휘발성메모리에 대한 구조 및 프로세스
US6858494B2 (en) Structure and fabricating method with self-aligned bit line contact to word line in split gate flash
US7176516B2 (en) Structure and fabricating method to make a cell with multi-self-alignment in split gate flash
US8445351B2 (en) Floating-gate nonvolatile semiconductor memory device and method of making
EP0573168A1 (en) Fast access AMG EPROM
US6008517A (en) High density and low power flash memories with a high capacitive-coupling ratio
KR100275746B1 (ko) 적층 게이트 측벽 및 활성 영역의 손상을 방지할 수 있는 비휘발성 메모리 장치의 제조 방법
US6316316B1 (en) Method of forming high density and low power flash memories with a high capacitive-coupling ratio
US6579778B1 (en) Source bus formation for a flash memory using silicide
US6638822B2 (en) Method for forming the self-aligned buried N+ type to diffusion process in ETOX flash cell
US5998262A (en) Method for manufacturing ETOX cell having damage-free source region
CN117320452B (zh) 多次可编程器件及其制备方法
US6294431B1 (en) Process of manufacture of a non-volatile memory with electric continuity of the common source lines

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030514

Termination date: 20130908