CN104124250A - 一种存储单元 - Google Patents
一种存储单元 Download PDFInfo
- Publication number
- CN104124250A CN104124250A CN201310156694.3A CN201310156694A CN104124250A CN 104124250 A CN104124250 A CN 104124250A CN 201310156694 A CN201310156694 A CN 201310156694A CN 104124250 A CN104124250 A CN 104124250A
- Authority
- CN
- China
- Prior art keywords
- memory cell
- raceway groove
- dielectric layer
- layer
- tunnel insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种存储单元，包含控制栅（21），存储单元层（23），控制栅（21）和存储单元（23）之间的绝缘电介质层（22），隧道绝缘层（24），沟道（25），其中，隧道绝缘层（24）位于沟道（25）上方为非平面的。本发明通过在存储单元层与沟道之间的隧道绝缘层为非平面的设计，可以立体地增加沟道宽度，由此增加存储单元沟道打开后的沟道电流，提高存储信息的读取和存储速度，从而为工艺节点的进一步缩小提供条件。
Description
技术领域
本发明涉及存储领域，尤其涉及一种存储单元。
背景技术
在现有技术中，存储单元层和沟道之间的隧道绝缘层都是平面的，如下所示。图1是现有技术存储单元Y方向的结构示意图；图2是现有技术连续的存储单元X方向的结构示意图；图3是现有技术断开的存储单元X方向的结构示意图。从图1至图3可以看出，现有技术的存储单元包含控制栅11，存储单元层13，控制栅11和存储单元13之间的绝缘电介质层12、隧道绝缘层14、沟道15以及相邻两个沟道之间的绝缘层16，其中存储单元层13，绝缘电介质层12，隧道绝缘层14位于沟道15上方为平面的。
随着工艺节点的不断缩小，无论电子遂穿氧化层（ETOX）还是SONOS结构，NOR闪存（Flash）还是NAND闪存（Flash），其存储单元的沟道宽度一再缩小，这样继续使用平面形状的隧道绝缘层，存储单元的沟道宽度较窄，沟道打开后的电流有限，因此影响到存储信息的读取和存储速度，而且存储节点的缩小也因此受到限制，影响了存储密度的提高，不利于降低存储成本。
发明内容
本发明提出了一种存储单元，能够提高存储单元沟道的立体宽度。
为达此目的，本发明提供了一种存储单元，包含控制栅，存储单元层，所述控制栅和所述存储单元之间的绝缘电介质层，隧道绝缘层以及沟道，其中
所述隧道绝缘层位于所述沟道上方为非平面的。
优选地，所述绝缘电介质层，所述存储单元层和所述隧道绝缘层位于所述沟道上方为非平面的。
优选地，所述绝缘电介质层，所述存储单元层和所述隧道绝缘层位于沟道上方为凸形。
优选地，所述绝缘电介质层，所述存储单元层和所述隧道绝缘层位于沟道上方为凹形。
优选地，所述绝缘电介质层，所述存储单元层和所述隧道绝缘层位于沟道上方为横截面为梯形的凸起。
优选地，所述绝缘电介质层，所述存储单元层和所述隧道绝缘层位于沟道上方为横截面为梯形的凹槽。
优选地，所述绝缘电介质层，所述存储单元层和所述隧道绝缘层位于沟道上方为弧形凸起。
优选地，所述存储单元层，所述绝缘电介质层和所述隧道绝缘层位于沟道为弧形凹槽。
优选地，所述存储单元层为断开的或连续的。
优选地，所述存储单元为电子遂穿氧化层结构或者SONOS结构。
本发明通过在存储单元层与沟道之间的隧道绝缘层为非平面的设计，可以立体地增加沟道宽度，由此增加存储单元沟道打开后的沟道电流，提高存储信息的读取和存储速度，从而为工艺节点的进一步缩小提供条件。
附图说明
图1是现有技术存储单元Y方向的结构示意图；
图2是现有技术连续的存储单元X方向的结构示意图；
图3是现有技术断开的存储单元X方向的结构示意图；
图4是本发明第一实施例的连续的存储单元X方向的结构示意图；
图5是本发明第一实施例的断开的存储单元X方向的结构示意图；
图6是本发明第二实施例的连续的存储单元X方向的结构示意图；
图7是本发明第二实施例的断开的存储单元X方向的结构示意图；
图8是本发明第三实施例的连续的存储单元X方向的结构示意图；
图9是本发明第三实施例的断开的存储单元X方向的结构示意图；
图10是本发明第四实施例的连续的存储单元X方向的结构示意图；以及
图11是本发明第四实施例的断开的存储单元X方向的结构示意图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
图4是第一实施例的本发明连续的存储单元X方向的结构示意图；图5是第一实施例的本发明断开的存储单元X方向的结构示意图。
如图4和图5所示，本发明提供一种存储单元，包含控制栅21、存储单元层23、控制栅21和存储单元23之间的绝缘电介质层22、隧道绝缘层24、沟道25以及位于两个沟道25之间的绝缘层26，其中，隧道绝缘层24位于沟道25上方为非平面的。存储单元层23可以为断开的存储节点，也可以为连续的存储节点；存储单元可以为电子遂穿氧化层结构或者SONOS结构；存储单元可以为NOR闪存Flash的存储单元，也可以为NAND闪存Flash的存储单元。
而且，“非平面的”为任何工艺上可以实现的，能够增加沟道宽度的任意非平面的立体形状。通过非平面的隧道绝缘层的设计，可以立体地增加沟道宽度，由此增加存储单元沟道打开后的沟道电流，提高存储信息的读取和存储速度，从而为工艺节点的进一步缩小提供条件。
由于隧道绝缘层24位于沟道25上方为非平面的，为了工艺上便于实现，通常绝缘电介质层22，存储单元层23和隧道绝缘层24位于沟道25上方为非平面的。其中，当存储单元层23为连续的存储节点时，位于绝缘层26上方的绝缘电介质层22和存储单元层23可以为平面的，也可以为非平面的，例如弧形凹槽或者弧形凸起；当存储单元层23为断开的存储节点时，位于绝缘层26上方的绝缘电介质层22可以为平面的，也可以为非平面的，例如弧形凹槽或者弧形凸起。
优选地，绝缘电介质层22、存储单元层23和隧道绝缘层24位于沟道25上方为凸形；或者绝缘电介质层22、存储单元层23和隧道绝缘层24位于沟道25上方为凹形。这里的凸形和凹形可以为任何工艺上便于实现的立体形状。
进一步地，如图4和图5所示，无论是连续的存储节点（图4）或者断开的存储节点（图5），绝缘电介质层22、存储单元层23和隧道绝缘层24位于沟道25上方为横截面为梯形的凸起。
图6是第二实施例的本发明连续的存储单元X方向的结构示意图；图7是第二实施例的本发明断开的存储单元X方向的结构示意图。
如图6和图7所示，本发明提供一种存储单元，包含控制栅21、存储单元层23、控制栅21和存储单元23之间的绝缘电介质层22、隧道绝缘层24、沟道25以及位于两个沟道25之间的绝缘层26，其中，隧道绝缘层24位于沟道25上方为非平面的。存储单元层23可以为断开的存储节点，也可以为连续的存储节点；存储单元可以为电子遂穿氧化层结构或者SONOS结构；存储单元可以为NOR闪存Flash的存储单元，也可以为NAND闪存Flash的存储单元。
而且，“非平面的”为任何工艺上可以实现的，能够增加沟道宽度的任意非平面的立体形状。通过非平面的隧道绝缘层的设计，可以立体地增加沟道宽度，由此增加存储单元沟道打开后的沟道电流，提高存储信息的读取和存储速度，从而为工艺节点的进一步缩小提供条件。
由于隧道绝缘层24位于沟道25上方为非平面的，为了工艺上便于实现，通常绝缘电介质层22，存储单元层23和隧道绝缘层24位于沟道25上方为非平面的。其中，当存储单元层23为连续的存储节点时，位于绝缘层26上方的绝缘电介质层22和存储单元层23可以为平面的，也可以为非平面的，例如弧形凹槽或者弧形凸起；当存储单元层23为断开的存储节点时，位于绝缘层26上方的绝缘电介质层22可以为平面的，也可以为非平面的，例如弧形凹槽或者弧形凸起。
优选地，绝缘电介质层22、存储单元层23和隧道绝缘层24位于沟道25上方为凸形；或者绝缘电介质层22、存储单元层23和隧道绝缘层24位于沟道25上方为凹形。这里的凸形和凹形可以为任何工艺上便于实现的立体形状。
进一步地，如图6和图7所示，无论是连续的存储节点（图4）或者断开的存储节点（图5），绝缘电介质层22、存储单元层23和隧道绝缘层24位于沟道25上方为横截面为梯形的凹槽。以上均可以增加沟道宽度，从而增加存储单元沟道打开后的沟道电流，提高存储信息的读取和存储速度。
图8是第三实施例的本发明连续的存储单元X方向的结构示意图；图9是第三实施例的本发明断开的存储单元X方向的结构示意图。
如图8和图9所示，本发明提供一种存储单元，包含控制栅21、存储单元层23、控制栅21和存储单元23之间的绝缘电介质层22、隧道绝缘层24、沟道25以及位于两个沟道25之间的绝缘层26，其中，隧道绝缘层24位于沟道25上方为非平面的。存储单元层23可以为断开的存储节点，也可以为连续的存储节点；存储单元可以为电子遂穿氧化层结构或者SONOS结构；存储单元可以为NOR闪存Flash的存储单元，也可以为NAND闪存Flash的存储单元。
而且，“非平面的”为任何工艺上可以实现的，能够增加沟道宽度的任意非平面的立体形状。通过非平面的隧道绝缘层的设计，可以立体地增加沟道宽度，由此增加存储单元沟道打开后的沟道电流，提高存储信息的读取和存储速度，从而为工艺节点的进一步缩小提供条件。
由于隧道绝缘层24位于沟道25上方为非平面的，为了工艺上便于实现，通常绝缘电介质层22，存储单元层23和隧道绝缘层24位于沟道25上方为非平面的。其中，当存储单元层23为连续的存储节点时，位于绝缘层26上方的绝缘电介质层22和存储单元层23可以为平面的，也可以为非平面的，例如弧形凹槽或者弧形凸起；当存储单元层23为断开的存储节点时，位于绝缘层26上方的绝缘电介质层22可以为平面的，也可以为非平面的，例如弧形凹槽或者弧形凸起。
优选地，绝缘电介质层22、存储单元层23和隧道绝缘层24位于沟道25上方为凸形；或者绝缘电介质层22、存储单元层23和隧道绝缘层24位于沟道25上方为凹形。这里的凸形和凹形可以为任何工艺上便于实现的立体形状。
进一步地，如图8和图9所示，无论是连续的存储节点（图8）或者断开的存储节点（图9），绝缘电介质层22、存储单元层23和隧道绝缘层24位于沟道25上方为弧形凸起。
图10是第四实施例的本发明连续的存储单元X方向的结构示意图；以及图11是第四实施例的本发明断开的存储单元X方向的结构示意图。
如图10和图11所示所示，本发明提供一种存储单元，包含控制栅21、存储单元层23、控制栅21和存储单元23之间的绝缘电介质层22、隧道绝缘层24、沟道25以及位于两个沟道25之间的绝缘层26，其中，隧道绝缘层24位于沟道25上方为非平面的。存储单元层23可以为断开的存储节点，也可以为连续的存储节点；存储单元可以为电子遂穿氧化层结构或者SONOS结构；存储单元可以为NOR闪存Flash的存储单元，也可以为NAND闪存Flash的存储单元。
而且，“非平面的”为任何工艺上可以实现的，能够增加沟道宽度的任意非平面的立体形状。通过非平面的隧道绝缘层的设计，可以立体地增加沟道宽度，由此增加存储单元沟道打开后的沟道电流，提高存储信息的读取和存储速度，从而为工艺节点的进一步缩小提供条件。
由于隧道绝缘层24位于沟道25上方为非平面的，为了工艺上便于实现，通常绝缘电介质层22，存储单元层23和隧道绝缘层24位于沟道25上方为非平面的。其中，当存储单元层23为连续的存储节点时，位于绝缘层26上方的绝缘电介质层22和存储单元层23可以为平面的，也可以为非平面的，例如弧形凹槽或者弧形凸起；当存储单元层23为断开的存储节点时，位于绝缘层26上方的绝缘电介质层22可以为平面的，也可以为非平面的，例如弧形凹槽或者弧形凸起。
优选地，绝缘电介质层22、存储单元层23和隧道绝缘层24位于沟道25上方为凸形；或者绝缘电介质层22、存储单元层23和隧道绝缘层24位于沟道25上方为凹形。这里的凸形和凹形可以为任何工艺上便于实现的立体形状。
进一步地，如图10和图11所示，无论是连续的存储节点（图10）或者断开的存储节点（图11），存储单元层23、绝缘电介质层22和隧道绝缘层24位于沟道25上方为弧形凹槽。以上均可以增加沟道宽度，从而增加存储单元沟道打开后的沟道电流，提高存储信息的读取和存储速度。
本发明通过在存储单元层与沟道之间的隧道绝缘层为非平面的设计，可以立体地增加沟道宽度，由此增加存储单元沟道打开后的沟道电流，提高存储信息的读取和存储速度，从而为工艺节点的进一步缩小提供条件。
以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内
Claims (10)
1.一种存储单元，包含控制栅（21），存储单元层（23），所述控制栅（21）和所述存储单元（23）之间的绝缘电介质层（22），隧道绝缘层（24）以及沟道（25），其特征在于，
所述隧道绝缘层（24）位于所述沟道（25）上方为非平面的。
2.根据权利要求1所述的存储单元，其特征在于，所述绝缘电介质层（22），所述存储单元层（23）和所述隧道绝缘层（24）位于所述沟道（25）上方为非平面的。
3.根据权利要求2所述的存储单元，其特征在于，所述绝缘电介质层（22），所述存储单元层（23）和所述隧道绝缘层（24）位于沟道（25）上方为凸形。
4.根据权利要求2所述的存储单元，其特征在于，所述绝缘电介质层（22），所述存储单元层（23）和所述隧道绝缘层（24）位于沟道（25）上方为凹形。
5.根据权利要求2所述的存储单元，其特征在于，所述绝缘电介质层（22），所述存储单元层（23）和所述隧道绝缘层（24）位于沟道（25）上方为横截面为梯形的凸起。
6.根据权利要求2所述的存储单元，其特征在于，所述绝缘电介质层（22），所述存储单元层（23）和所述隧道绝缘层（24）位于沟道（25）上方为横截面为梯形的凹槽。
7.根据权利要求2所述的存储单元，其特征在于，所述绝缘电介质层（22），所述存储单元层（23）和所述隧道绝缘层（24）位于沟道（25）上方为弧形凸起。
8.根据权利要求2所述的存储单元，其特征在于，所述存储单元层（23），所述绝缘电介质层（22）和所述隧道绝缘层（24）位于沟道（25）为弧形凹槽。
9.根据权利要求1-7任一项所述的存储单元，其特征在于，所述存储单元层（23）为断开的或连续的。
10.根据权利要求1-7任一项所述的存储单元，其特征在于，所述存储单元为电子遂穿氧化层结构或者SONOS结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310156694.3A CN104124250A (zh) | 2013-04-28 | 2013-04-28 | 一种存储单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310156694.3A CN104124250A (zh) | 2013-04-28 | 2013-04-28 | 一种存储单元 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104124250A true CN104124250A (zh) | 2014-10-29 |
Family
ID=51769608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310156694.3A Pending CN104124250A (zh) | 2013-04-28 | 2013-04-28 | 一种存储单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104124250A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610091A (en) * | 1994-09-08 | 1997-03-11 | Hyundai Electronics Industries Co., Ltd. | Method for manufacturing a non-volatile memory cell |
| US20070272971A1 (en) * | 2003-05-28 | 2007-11-29 | Chang-Hyun Lee | Non-Volatile Memory Device and Method of Fabricating the Same |
| CN101308867A (zh) * | 2007-05-17 | 2008-11-19 | 三星电子株式会社 | 存储装置及其制造方法和操作方法 |
| CN101320735A (zh) * | 2007-06-08 | 2008-12-10 | 中芯国际集成电路制造(上海)有限公司 | 一种闪速存储器及其制作方法 |
| CN102969280A (zh) * | 2012-11-30 | 2013-03-13 | 上海宏力半导体制造有限公司 | 提高半导体器件可微缩性的方法 |
-
2013
- 2013-04-28 CN CN201310156694.3A patent/CN104124250A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610091A (en) * | 1994-09-08 | 1997-03-11 | Hyundai Electronics Industries Co., Ltd. | Method for manufacturing a non-volatile memory cell |
| US20070272971A1 (en) * | 2003-05-28 | 2007-11-29 | Chang-Hyun Lee | Non-Volatile Memory Device and Method of Fabricating the Same |
| CN101308867A (zh) * | 2007-05-17 | 2008-11-19 | 三星电子株式会社 | 存储装置及其制造方法和操作方法 |
| CN101320735A (zh) * | 2007-06-08 | 2008-12-10 | 中芯国际集成电路制造(上海)有限公司 | 一种闪速存储器及其制作方法 |
| CN102969280A (zh) * | 2012-11-30 | 2013-03-13 | 上海宏力半导体制造有限公司 | 提高半导体器件可微缩性的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110038214A1 (en) | Gate-separated type flash memory with shared word line | |
| WO2012003301A3 (en) | Ultrahigh density vertical nand memory device and method of making thereof | |
| CN104995687A (zh) | 低漏电流低阈值电压分离栅闪存单元操作 | |
| CN204129695U (zh) | 触控面板 | |
| US9368507B2 (en) | Semiconductor structure | |
| CN104124250A (zh) | 一种存储单元 | |
| CN103456358B (zh) | 存储器阵列 | |
| US20160072062A1 (en) | Al-w-o stack structure applicable to resistive random access memory | |
| CN102917178A (zh) | 一种浮栅型图像传感器的字线译码电路布局结构 | |
| CN203746854U (zh) | 存储器器件 | |
| CN103928466A (zh) | Flash闪存器件 | |
| CN105321872A (zh) | 尺寸减小的半导体装置及其制造方法与操作方法 | |
| CN103390589B (zh) | Nor结构闪存及其制备方法 | |
| CN107453049B (zh) | 具有无线通信功能的地下施工监测设备 | |
| CN203535993U (zh) | 一种变压器用pet聚酯薄膜绝缘组合导线 | |
| KR20160070825A (ko) | 저장 유닛, 메모리 및 저장 유닛을 제어하는 방법 | |
| CN103745749A (zh) | 一种改进的差分架构ETOX flash存储单元 | |
| CN203932581U (zh) | 插座和插头 | |
| CN104143552A (zh) | 一种电子捕获存储单元 | |
| CN103903710A (zh) | 一种扁平型导体抗磁干扰绝缘电缆 | |
| CN105528123A (zh) | 触控组件及其制作方法 | |
| US20220246741A1 (en) | Semiconductor with faster conduction for rapid writing to memory | |
| CN105469821A (zh) | 隧道磁电阻效应存储装置及其制备方法、存储器 | |
| CN204155258U (zh) | 触控组件 | |
| CN103178207B (zh) | 忆阻存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141029 |
|
| RJ01 | Rejection of invention patent application after publication |