CN103456358B - 存储器阵列 - Google Patents

存储器阵列 Download PDF

Info

Publication number
CN103456358B
CN103456358B CN201310386336.1A CN201310386336A CN103456358B CN 103456358 B CN103456358 B CN 103456358B CN 201310386336 A CN201310386336 A CN 201310386336A CN 103456358 B CN103456358 B CN 103456358B
Authority
CN
China
Prior art keywords
memory cell
bit line
array
line
memory array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310386336.1A
Other languages
English (en)
Other versions
CN103456358A (zh
Inventor
顾靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310386336.1A priority Critical patent/CN103456358B/zh
Publication of CN103456358A publication Critical patent/CN103456358A/zh
Application granted granted Critical
Publication of CN103456358B publication Critical patent/CN103456358B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种存储器阵列，包括：若干个存储单元、若干条相互平行的位线、若干条与所述位线相互垂直且绝缘的字线、以及若干个接触孔；其中，所述若干个存储单元呈阵列设置，所述位线通过所述接触孔连接所述存储单元；每隔两列存储单元设置有一列虚拟单元，所述虚拟单元不与所述位线连接。在本发明提供的存储器阵列中，每隔两列存储单元设置一列虚拟单元，所述位线与所述虚拟单元不连接，由此可见，所述虚拟列切断漏电的途径，因此，所述存储器阵列中只需要一个源极跟随器就能避免存储单元漏电，存储器阵列进行读取操作时只需读取一个源极跟随器，从而降低了存储器阵列的功耗。

Description

存储器阵列
技术领域
本发明涉及半导体技术领域，特别涉及一种存储器阵列。
背景技术
闪存是一种非易失性存储器，即断电数据也不会丢失。闪存因其具有便捷、存储密度高、可靠性好等优点，被广泛应用于手机、电脑、PDA、数码相机、优盘等移动和通讯设备中。
闪存作为一种半导体存储器，同样包括存储器阵列和外围电路。其中，存储器阵列的具体结构请参考图1，如图1所示，存储器阵列100中包括存储单元（图1中划斜线的方块表示存储单元）、位线（BL1-2、BL1-1、BL1、BL2、BL2+1、BL2+2）、字线（WL-1、WL、WL+1）、第一控制线（CG1-2、CG1、CG2+1）、第二控制线（CG1-1、CG2、、CG2+2）和接触孔（CT）。其中，存储单元10呈阵列排布，字线和控制线设置于存储单元阵列的行方向，位线设置于存储单元阵列的列方向，位线之间相互平行设置，字线与位线垂直交叉且相互绝缘。所述存储单元包括第一存储单元11和第二存储单元12，即一行第一存储单元11和一行第二存储单元12组成一行存储单元，同一行的存储单元中第一存储单元11和第二存储单元12共用一条字线，存储器阵列100中的第一控制线和第二控制线分别位于同一条字线的两侧且与其平行，第一控制线和第二控制线分别连接第一存储单元11和第二存储单元12，接触孔（CT）在存储单元阵列的行方向和列方向均为交叉设置，所述位线通过所述接触孔（CT）连接相邻存储单元的源极和漏极。
存储器阵列100通过对字线、第一/第二控制线以及源/漏极区域施加不同的工作电压以实现对存储单元的读取、编程和擦除。如图1所示，读取数据时，字线（WL1）、第一控制线（CG1）、第二控制线（CG2）、与源极S连接的位线（BL1）以及与漏极D连接的位线（BL2）施加的电压分别是4.5V、4.5V、0V、0V和1V，其他字线和控制线的电压均为0V。由此，高压增加了电子的传导能量，电子进入存储单元中（图1中划交叉线的方块表示读取的存储单元）。读取操作时位线之间若出现电压差会导致存储单元漏电，因此所述存储器阵列100中的位线（BL2+1）和位线（BL2+2）分别通过两个源极跟随器（Source follower）读取的位线（BL2）的电压，以保证位线（BL2）的电压不会发生变化，从而避免选中的存储单元发生漏电。
请参考图2，其为现有技术的存储器阵列的电路图。如图2所示，位线（BL1-2、BL1-1）和位线（BL2+1、BL2+2）与位线（BL1、BL2）相邻且分别位于位线（BL1、BL2）的两侧。其中，位线（BL2+1）和位线（BL2+2）分别通过两个源极跟随器（Source follower）读取的位线（BL2）的电压，位线（BL1-2）和位线（BL1-1）的电压是浮动的。位线（BL2+1）和位线（BL2+2）分别通过两个源极跟随器（Source follower）读取的位线（BL2）的电压，因此位线（BL2+1和BL2+2）的电压与位线（BL2）的电压相同，都为1V。位线（BL2）与位线（BL2+1）之间没有电压差，所以选中的存储单元不会发生漏电。
仅采用一个源极跟随器（Source follower）的话，位线（BL2+1）通过源极跟随器（Source follower）读取位线（BL2）的电压，其相邻的位线（BL2+2）的电压是浮动的，位线（BL2+1）会向位线（BL2+2）漏电，造成其电压下降。如此一来，该位线（BL2+1）与位线（BL2）之间会出现电压差，导致选中的存储单元发生漏电。因此，存储器阵列100通常采用两个源极跟随器（Source follower）以进行缓冲，从而减少漏电。
所述存储器阵列100读取操作时需要读取两个源极跟随器（Source follower）。读取源极跟随器（Source follower）需要一定的功耗，而且所述存储器阵列100读取源极跟随器（Source follower）一般是8位、16位或32位一起读取的，即需要读取16个、32个或64个源极跟随器（Source follower）。可见，存储器阵列100的功耗非常高。
因此，如何解决现有的存储器阵列功耗高的问题成为当前亟需解决的技术问题。
发明内容
本发明的目的在于提供一种存储器阵列，以解决现有的存储器阵列功耗高的问题。
为解决上述技术问题，本发明提供一种存储器阵列，所述存储器阵列包括：
若干个存储单元、若干条相互平行的位线、若干条与所述位线相互垂直且绝缘的字线、以及若干个接触孔；
其中，所述若干个存储单元呈阵列设置，所述位线通过所述接触孔连接所述存储单元；
每两列存储单元设置间有一列虚拟单元，所述虚拟单元不与所述位线连接。
优选的，在所述的存储器阵列中，所述若干个接触孔在所述阵列的行方向和列方向均为交叉设置。
优选的，在所述的存储器阵列中，所述存储单元包括第一存储单元和第二存储单元，同一行存储单元中的第一存储单元和第二存储单元共用同一条字线。
优选的，在所述的存储器阵列中，进一步包括：若干条第一条控制线和若干条第二控制线；
所述第一控制线与第一存储单元连接，所述第二控制线与第二存储单元连接；
与同一行存储单元连接的第一控制线和第二控制线分别位于同一条字线的两侧，且与该条字线平行。
优选的，在所述的存储器阵列中，所述字线、第一控制线和第二控制线所在的膜层均位于所述位线所在的膜层的同一侧。
优选的，在所述的存储器阵列中，所述位线连接相邻存储单元的源极和漏极，相邻位线之间的字线部分连接所述存储单元的栅极。
优选的，在所述的存储器阵列中，所述位线上形成与其连接的存储单元的源极和漏极，所述字线的一部分形成与其连接的存储单元的栅极。
优选的，在所述的存储器阵列中，所述存储器阵列通过对字线、第一控制线、第二控制线、与源极连接的位线和与漏极连接的位线施加工作电压实现对存储单元的读取、编程和擦除。
优选的，在所述的存储器阵列中，所述存储器阵列进行读取操作时，所述字线、第一控制线、第二控制线、与源极连接的位线和与漏极连接的位线上施加的电压分别为4.5V、4.5V、0V、0V和1V。
优选的，在所述的存储器阵列中，所述存储器阵列进行读取操作时只需读取一个源极跟随器。
在本发明提供的存储器阵列中，每隔两列存储单元设置一列虚拟单元，所述位线与所述虚拟单元不连接，由此可见，所述虚拟列切断漏电的途径，因此，所述存储器阵列中只需要一个源极跟随器就能避免存储单元漏电，存储器阵列进行读取操作时只需读取一个源极跟随器，从而降低了存储器阵列的功耗。
附图说明
图1是现有技术的存储器阵列的结构示意图；
图2是现有技术的存储器阵列的电路图；
图3是本发明实施例的存储器阵列的结构示意图；
图4是本发明实施例的存储器阵列的电路图。
具体实施方式
以下结合附图和具体实施例对本发明提出的存储器阵列作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图3，其为本发明实施例的存储器阵列的结构示意图。如图3所示，所述存储器阵列200包括：若干个存储单元、若干条相互平行的位线、若干条与所述位线相互垂直且绝缘的字线、以及若干个接触孔（CT）；其中，所述若干个存储单元呈阵列设置，所述位线通过所述接触孔（CT）连接所述存储单元；每两列存储单元设置间有一列虚拟单元，所述虚拟单元不与所述位线连接。
具体的，衬底上形成有若干个存储单元，若干个存储单元呈阵列设置，所述存储单元具有栅极、源极和漏极。若干条字线和若干条控制线设置于存储单元阵列的行方向，若干条位线设置于存储单元阵列的列方向。所述若干条位线相互平行，所述若干条字线与所述若干条位线相互垂直且绝缘。填充了导电材料的接触孔（CT）在存储单元阵列的行方向和列方向均交叉布置。所述位线通过所述接触孔（CT）连接相邻存储单元的源极和漏极，相邻位线之间的字线部分连接所述存储单元的栅极。比如，其中一个存储单元的源极和漏极分别连接位线（BLm）和位线（BLm+1），与其相邻的存储单元的源极和漏极则分别连接位线（BLm+1）和位线（BLm+2），即相邻存储单元的源极和漏极共享一条位线。优选的，所述位线上形成与其连接的存储单元的源极和漏极，所述字线的一部分形成与其连接的存储单元的栅极。
请继续参考图3，如图3所示，同一行的存储单元中包括第一存储单元21和第二存储单元22，即一行第一存储单元21和一行第二存储单元22组成一行存储单元，同一行的存储单元中的第一存储单元21和第二存储单元22共用同一条字线。其中，第一存储单元21和第二存储单元22中的其中一个处于工作状态，另一存储单元处于非工作状态。如图3所示，第一行的第一存储单元21和第一行的第二存储单元22共用字线（WLn-1），第二行的第一存储单元21和第二行的第二存储单元22共用字线（WLn），第三行的第一存储单元21和第三行的第二存储单元22共用字线（WLn+1）。
所述存储器阵列200进一步包括第一控制线和第二控制线，第一控制线和第二控制线分别连接第一存储单元和第二存储单元，其中，连接同一行存储单元的第一控制线和第二控制线分别位于同一条字线的两侧且与其平行。如图3所示，第一行的第一存储单元21连接第一控制线（CGn-2），第一行的第二存储单元22连接第二控制线（CGn-1），第一控制线（CGn-2）和第二控制线（CGn-1）分别位于字线（WLm-1）的两侧且与字线（WLm-1）平行。同样的，第二行的第一存储单元21和第二存储单元22分别与第一控制线（CGn）和第二控制线（CGn+1）连接，第一控制线（CGn）和第二控制线（CGn+1）分别位于字线（WLm）的两侧且与其平行，第三行的第一存储单元21和第二存储单元22分别与第一控制线（CGn+2）和第二控制线（CGn+3）连接，第一控制线（CGn+2）和第二控制线（CGn+3）分别位于字线（WLm+1）的两侧且与其平行。
请继续参考图3，如图3所示，所述存储单元阵列200中每隔两列存储单元设置有一列虚拟单元，虚拟单元所在的列为虚拟列20，虚拟列20上不设置接触孔（CT），因此虚拟列20上的虚拟单元无法通过接触孔（CT）与所述位线连接。
存储器阵列200通过对字线、第一控制线、第二控制线以及源/漏极区域施加不同的工作电压实现对存储单元的读取、编程和擦除。其中，所述字线、第一控制线和第二控制线所在的膜层均位于所述位线所在的膜层的同一侧，所述字线、第一控制线和第二控制线所在的膜层可以是所述位线所在膜层的下方，也可以是所述位线所在膜层的上方。
请参考图4，其为本发明实施例的存储器阵列的电路图。如图4所示，进行读取操作时，字线（WLn）、第一控制线（CGn）、第二控制线（CGn+1）、与源极S连接的位线（BLm）以及与漏极D连接的位线（BLm+1）施加的电压分别是4.5V、4.5V、0V、0V和1V，其他字线和控制线的电压都为0V。如图3所示，电子进入选中的存储单元中（图3中划交叉线的方块表示读取的存储单元）。其中，与该存储单元的漏极D连接的位线（BLm+1）邻近的位线（BLm+2）通过一个源极跟随器（Source follower）读取的位线（BLm+1）的电压。如图3和图4所示，由于位线（BLm+2）和位线（BLm+3）之间设置有虚拟列20，位线（BLm+2）不能与所述虚拟列20上的虚拟单元连接，因此无法通过虚拟单元向位线（BLm+3）漏电。因此，能够保证位线（BLm+2）的电压保持1V。由于位线（BLm+1）与位线（BLm+2）之间没有电压差，所以读取的存储单元不会发生漏电。
可见，所述存储器阵列200读取操作时只需要读取1个源极跟随器（Sourcefollower），存储单元不会发生漏电。所述存储器阵列200较现有技术中的存储器阵列100节省了1个源极跟随器（Source follower），8位、16位或32位数据一起读取时，只需要读取8个、16个或32个源极跟随器（Source follower），存储器阵列200较现有技术中的存储器阵列100的节省8个、16个或32个源极跟随器（Source follower）的功耗。
综上，在本发明实施例提供的存储器阵列中，每隔两列存储单元设置一列虚拟单元，所述虚拟单元不与位线连接，即使位线之间存在电压差，也无法经由虚拟列上的虚拟单元进行漏电，所述虚拟单元切断了漏电的途径，因此，所述存储器阵列中只需要读取一个源极跟随器就能避免存储单元发生漏电，大大降低了存储器阵列的功耗。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种存储器阵列，其特征在于，包括：若干个存储单元、若干条相互平行的位线、若干条与所述位线相互垂直且绝缘的字线、以及若干个接触孔；
其中，所述若干个存储单元呈阵列设置，所述位线通过所述接触孔连接所述存储单元；
每两列存储单元设置间有一列虚拟单元，所述虚拟单元不与所述位线连接。
2.如权利要求1所述的存储器阵列，其特征在于，所述若干个接触孔在所述阵列的行方向和列方向均为交叉设置。
3.如权利要求1所述的存储器阵列，其特征在于，所述存储单元包括第一存储单元和第二存储单元，同一行存储单元中的第一存储单元和第二存储单元共用同一条字线。
4.如权利要求3所述的存储器阵列，其特征在于，进一步包括：若干条第一控制线和若干条第二控制线；
所述第一控制线与第一存储单元连接，所述第二控制线与第二存储单元连接；
与同一行存储单元连接的第一控制线和第二控制线分别位于同一条字线的两侧，且与该条字线平行。
5.如权利要求4所述的存储器阵列，其特征在于，所述字线、第一控制线和第二控制线所在的膜层均位于所述位线所在的膜层的同一侧。
6.如权利要求1所述的存储器阵列，其特征在于，所述位线连接相邻存储单元的源极和漏极，相邻位线之间的字线部分连接所述存储单元的栅极。
7.如权利要求6所述的存储器阵列，其特征在于，所述位线上形成与其连接的存储单元的源极和漏极，所述字线的一部分形成与其连接的存储单元的栅极。
8.如权利要求1所述的存储器阵列，其特征在于，所述存储器阵列通过对字线、第一控制线、第二控制线、与源极连接的位线和与漏极连接的位线施加工作电压实现对存储单元的读取、编程和擦除。
9.如权利要求8所述的存储器阵列，其特征在于，所述存储器阵列进行读取操作时，所述字线、第一控制线、第二控制线、与源极连接的位线和与漏极连接的位线上施加的电压分别为4.5V、4.5V、0V、0V和1V。
10.如权利要求1至9任一项所述的存储器阵列，其特征在于，所述存储器阵列进行读取操作时只需读取一个源极跟随器。
CN201310386336.1A 2013-08-29 2013-08-29 存储器阵列 Active CN103456358B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310386336.1A CN103456358B (zh) 2013-08-29 2013-08-29 存储器阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310386336.1A CN103456358B (zh) 2013-08-29 2013-08-29 存储器阵列

Publications (2)

Publication Number Publication Date
CN103456358A CN103456358A (zh) 2013-12-18
CN103456358B true CN103456358B (zh) 2017-10-31

Family

ID=49738635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310386336.1A Active CN103456358B (zh) 2013-08-29 2013-08-29 存储器阵列

Country Status (1)

Country Link
CN (1) CN103456358B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039067A (zh) * 2015-07-15 2017-08-11 中国科学院微电子研究所 一种存储器及读写方法
CN105609134B (zh) * 2015-12-29 2019-10-22 上海华虹宏力半导体制造有限公司 存储系统及编程、擦除和读取方法
CN107799146B (zh) * 2016-08-31 2020-06-09 中芯国际集成电路制造(上海)有限公司 存储器阵列及其读、编程、擦除操作方法
CN107731846B (zh) 2017-08-31 2019-01-01 长江存储科技有限责任公司 提高沟道通孔均一性的三维存储器形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567215A (zh) * 2008-04-23 2009-10-28 力晶半导体股份有限公司 与非门型非易失性存储器及其操作方法
CN102693987A (zh) * 2012-06-11 2012-09-26 上海宏力半导体制造有限公司 分栅式闪存单元以及分栅式闪存装置
CN102768855A (zh) * 2012-07-24 2012-11-07 上海宏力半导体制造有限公司 存储器阵列及电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004164772A (ja) * 2002-11-14 2004-06-10 Matsushita Electric Ind Co Ltd 半導体記憶装置
US7649760B2 (en) * 2005-08-19 2010-01-19 Samsung Electronics Co., Ltd Semiconductor memory device having dummy sense amplifiers and methods of utilizing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567215A (zh) * 2008-04-23 2009-10-28 力晶半导体股份有限公司 与非门型非易失性存储器及其操作方法
CN102693987A (zh) * 2012-06-11 2012-09-26 上海宏力半导体制造有限公司 分栅式闪存单元以及分栅式闪存装置
CN102768855A (zh) * 2012-07-24 2012-11-07 上海宏力半导体制造有限公司 存储器阵列及电子设备

Also Published As

Publication number Publication date
CN103456358A (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
CN212136451U (zh) 存储器
CN103456358B (zh) 存储器阵列
US20110038214A1 (en) Gate-separated type flash memory with shared word line
US9177649B2 (en) Flash memory circuit
KR20110032252A (ko) 수직 어레이 트랜지스터를 갖는 저항성 메모리 소자
CN101702327B (zh) 一种存储器阵列
CN104347634A (zh) 一种闪存存储单元阵列
CN103903650B (zh) 存储器阵列及其控制方法和闪存
CN103151356A (zh) 一种eeprom存储阵列结构及其制造方法
CN102983139A (zh) 半导体存储器
CN101124672B (zh) 非易失性半导体存储装置
CN105513642A (zh) Otp存储器
US20220005531A1 (en) Semiconductor storage device
CN102768855A (zh) 存储器阵列及电子设备
CN103811060A (zh) Eeprom及其存储阵列
CN103137194A (zh) 闪存存储器的存储单元电路结构
CN103778948A (zh) 存储器阵列的控制方法
CN102693987A (zh) 分栅式闪存单元以及分栅式闪存装置
CN102855930A (zh) 存储器、存储阵列的编程控制方法及装置
CN102376718B (zh) 低成本电可擦可编程只读存储器阵列
CN106205703B (zh) 存储器阵列及其读、编程、擦除操作方法
CN103413808A (zh) 电可擦可编程只读存储器
CN104051011A (zh) 一种非易失性存储器
CN102623057A (zh) 电可擦可编程只读存储器结构以及电子设备
CN103811064A (zh) Eeprom结构、存储阵列及其编程、擦除和读取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140504

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140504

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant