CN107039067A - 一种存储器及读写方法 - Google Patents

Abstract

本发明公开了一种存储器及其读写方法，所述存储器包括：存储单元阵列，所述存储单元阵列具有多个存储单元；多条沿第一方向平行、间隔分布的位线；多条沿第二方向平行间隔分布的字线；所述第二方向与所述第一方向垂直；所述字线与所述位线将所述存储单元阵列划分为多个存储单元，每个存储单元包括多个存储体；电源切换电路，所述电源切换电路与所述存储体电连接；控制器，所述控制器与所述电源切换电路电连接；其中，所述控制器用于控制所述电源切换电路仅对所述待读写的存储体提供读写工作电压，对其他存储体提供保持工作电压。所述存储器进行数据读写时的能耗低。

Description

一种存储器及读写方法

技术领域

本发明涉及信息读取技术领域，更具体的说，涉及一种存储器及其读写方法。

背景技术

静态存储器，如SRAM存储器，其在保持数据时会产生静态功耗，而在读写操作翻转时，会产生动态功耗。SRAM高速工作时，其动态功耗尤其显著。降低SRAM的功耗，包括降低静态功耗以及降低动态功耗。在SRAM存储器一般会工作在两个状态。一个是数据保持状态，一个是数据读写工作状态。在数据保持状态，SRAM可以在一个低于数据读写工作状态的供电电压下就完成数据的保持。

SRAM存储器工作在两个状态：数据保持状态和据读写工作状态。在数据保持状态，SRAM可以在一个低于数据读写工作状态的供电电压下就完成数据的保持。在数据读写时，为了保证读写的正确，SRAM需要工作在指定的读写下。在传统的存储器阵列中，一次读写操作，需要为整个芯片提供工作电源，但是实际上只有地址指定单元的数据有效，数据读写时功耗较大。

发明内容

为解决上述问题，本发明提供了一种存储器及其读写方法，降低了存储器的读写时的功耗。

为了实现上述目的，本发明提供了如下技术方案：

一种存储器，该存储器包括：

存储单元阵列，所述存储单元阵列具有多个存储单元；

多条沿第一方向平行、间隔分布的位线；

多条沿第二方向平行间隔分布的字线；所述第二方向与所述第一方向垂直；所述字线与所述位线将所述存储单元阵列划分为多个存储单元，每个存储单元包括多个存储体；

电源切换电路，所述电源切换电路与所述存储体电连接；

控制器，所述控制器与所述电源切换电路电连接；

其中，所述控制器用于控制所述电源切换电路仅对所述待读写的存储体提供读写工作电压，对其他存储体提供保持工作电压。

优选的，在上述存储器中，所述存储单元的多个存储体呈阵列排布。

优选的，在上述存储器中，所述存储单元还包括：

多个沿第一方向平行、间隔分布的第一隔离单元；

多个沿第二方向平行、间隔分布的第二隔离单元；

所述第一隔离单元与所述第二隔离单元将对应的存储单元分割为多个子区域，所述子区域与所述存储体一一对应，每一个子区域均设置有一个所述存储体。

优选的，在上述存储器中，所述第一隔离单元与所述第二隔离单元接地。

优选的，在上述存储器中，所述电源切换电路包括：多个电源切换子单元，所述电源切换子单元与所述存储体一一对应连接。

优选的，在上述存储器中，所述电源切换子单元包括：第一开关管、第二开关管以及第三开关管；

所述第一开关管的控制端用于输入第一控制信号，其第一极输入高电平，其第二极连接第一节点，所述第一节点用于输出电源输出信号，其且所述第一节点用于连接所述存储体；

所述第二开关管的控制端用于输入第二控制信号，其第一极连接所述第一节点，其第二极输入低电平；

所述第三开关管的控制端以及第二极连接所述第一节点，其第一极输入所述高电平。

本发明还提供了一种存储器的读写方法，用于上述任一项所述的存储器，该读写方法包括：

获取控制信号以及地址信号；

对所述地址信号进行列预译码以及行预译码；

根据所述列预译码以及行预译码生成需要切换的电源地址信号，并进行列译码以及行译码；

根据所述列译码以及行译码确定待读写的存储体，并仅对所述待读写的存储体提供读写工作电压，对其他存储体提供保持工作电压；

对所述待存储体进行读写操作；

在所述读写操作完成后，进行数据输出。

优选的，在上述读写方法中，在所述读写操作完成后，还包括：

将所述待读取存储体的电压切换为保持工作电压。

通过上述描述可知，本发明所述存储器包括：存储单元阵列，所述存储单元阵列具有多个存储单元；多条沿第一方向平行、间隔分布的位线；多条沿第二方向平行间隔分布的字线；所述第二方向与所述第一方向垂直；所述字线与所述位线将所述存储单元阵列划分为多个存储单元，每个存储单元包括多个存储体；电源切换电路，所述电源切换电路与所述存储体电连接；控制器，所述控制器与所述电源切换电路电连接；其中，所述控制器用于控制所述电源切换电路仅对所述待读写的存储体提供读写工作电压，对其他存储体提供保持工作电压。所述存储器将存储单元分为多个独立供电的存储体，在进行数据读写时，仅对待读写的存储体供电，而非对整个存储单元供电，降低了读写时的功耗。本发明还提供了一种读写方法，用于上述存储器，可实现上述存储器的数据读写，功耗低。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例提供的一种存储器的结构示意图；

图2为本申请实施例提供的一种存储器读写状态时的供电原理示意图；

图3为本申请实施例提供的一种电源切换电路13的结构示意图；

图4为本申请实施例提供的一种电源切换子单元(i，j)的电路图；

图5为本申请实施例提供的一种存储器的读写方法的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

一般的，存储器包括多条数据线以及多条位线，所述数据线与所述位线相互垂直，将存储器分为多个阵列分布的存储单元。存储单元包括多个存储体，现有技术在进行数据读写时，一次读写操作，需要为存储器的整个芯片提供工作电源，但是实际上只有地址指定单元的数据有效，数据读写时功耗较大。

为了降低存储器读写时的功耗，本申请实施例提供了一种存储器，参考图1，图1为本申请实施例提供的一种存储器的结构示意图，该存储器包括：存储单元阵列、多条字线11、多条位线12、电源切换电路13以及控制器。

所述存储单元阵列具有多个存储单元14。所述存储单元14呈阵列分布。图1中仅示出了一个存储单元14。可以根据存储器的存储空间大小设定存储单元14的个数以及阵列布局。

所述位线12沿第一方向X平行、间隔分布。所述字线11沿第二方向Y平行、间隔分布。所述第二方向Y与所述第一方向X垂直。所述字线11与所述位线12将所述存储单元阵列划分为多个存储单元14，每个存储单元14包括多个存储体15。

所述电源切换电路13与所述存储体15电连接。传统的存储器是所有存储单元直接连接电源电路。在进行信息读取时，只能同时为所有存储单元供电，功耗较大。本申请实施例所述存储器中，电源切换电路13均通过单独的电源线16与各个存储体15电连接。

所述控制器与所述电源切换电路13电连接。图1中未示出所述控制器。所述控制器用于控制所述电源切换电路13仅对所述待读写的存储体15提供读写工作电压，对其他存储体提供保持工作电压。所述电源切换电路13与各个存储体15均是通过单独的电源线16连接，通过所述控制器可以控制所述电源切换电路13对各个存储体15的供电。

为了便于所述存储单元的制作，所述存储单元14的多个存储体15呈阵列排布，这样便于制作掩膜板，提高工作效率。

如图1所示，所述存储单元还包括：多个沿第一方向X平行、间隔分布的第一隔离单元18；多个沿第二方向Y平行、间隔分布的第二隔离单元17。所述第一隔离单元18与所述第二隔离单元17将对应的存储单元14分割为多个子区域A，所述子区域A与所述存储体15一一对应，每一个子区域A均设置有一个所述存储体15。

存储器制作在半导体芯片上，所述存储器的存储单元共用一个电源切换电路13，电源切换电路设置在芯片的边缘设定位置，因此，存储体15对应的电源线16的长短会不完全相同。而所述芯片对于存储单元阵列的图形一致性的要求较高，由于存储体15对应的电源线16的图形不完全一致，会导致所述存储单元阵列边缘的存储单元性能与所述存储单元阵列中央的存储单元的性能不一致，通过设置所述第一隔离单元18与所述第二隔离单元17可以避免由于电源线16不一致导致的存储单元性能不一致，保证芯片的成品率。

所述第一隔离单元18与所述第二隔离单元17用于对所述存储单元14进行隔离划分，避免各个存储体15之间相互干扰。所述第一隔离单元18与所述第二隔离单元17不用进行数据读取，因此可以将所述第一隔离单元18与所述第二隔离单元17均接地。

设定所述阵列为p行*q列的阵列，所述存储单元14包括p*q个存储体15。其中，p，q均为大于1的正整数。

参考图3，图3为本申请实施例提供的一种电源切换电路13的结构示意图，该电源切换电路13包括：多个电源切换子单元32，所述多个电源切换子单元32与所述存储体15一一对应连接。所述多个电源切换子单元32包括：电源切换子单元(1，1)，电源切换子单元(1，2)，电源切换子单元(i，j)，···，电源切换子单元(p，q)，i为不大于p的正整数，j为不大于q的正整数。各个电源切换子单元的电路结构相同。

各个电源切换子单元32与译码器31连接，对任一电源切换子单元(i，j)。当电源切换子单元(i，j)输出电源输出信号PW(i，j)给对应连接的第i行第j列的存储体15时，控制该存储体15进行信息读取。

译码器31根据N位地址输入信号AX选择设定的一个或是多个电源切换子单元32为对应连接的存储体15提供电源输出信号PW(i，j)。译码器31通过控制信号YSEL(i，j)以及控制信号YSELB(i，j)控制对应电源切换子单元(i，j)是否输出电源输出信号PW(i，j)。

参考图4，图4为本申请实施例提供的一种电源切换子单元(i，j)的电路图，包括：三个PMOS，三个PMOS为第一开关管PM0、第二开关管PM1、第三开关管PM2。

第一开关管PM0的控制端用于输入控制信号YSEL(i，j)，第一极输入高电平vdd，第二极连接节点Q。节点Q用于输出电源输出信号PW(i，j)，节点Q用于连接第i行第j列的存储体。

第二开关管PM1的控制端用于输入控制信号YSELB(i，j)，第一极连接节点Q，第二极输入低电平(如可以通过接地gnd实现)。

第三开关管PM2的控制端以及第二极连接节点Q，第一极输入高电平vdd。

其中，PMOS高电平截止，低电平导通。本申请实施例中，所述高电平为可以使得PMOS截止的电压，所述低电平为可以使得PMOS导通的电压。

第一开关管PM0与第三开关管PM2构成分压电路。当控制信号YSEL(i，j)为高电平，控制信号YSELB(i，j)为低电平时，第二开关管PM1截止，第一开关管PM0与第三开关管PM2导通，电源输出信号PW(i，j)输出电压值位于高电平vdd与零电位之间的保持电压。当控制信号YSEL(i，j)为低电平，控制信号YSELB(i，j)为高电平时，第二开关管PM1导通，第一开关管PM0与第三开关管PM2截止，控制信号YSELB(i，j)为高电平vdd。

如图3与图4所示，电源切换电路13中的译码器31将N位地址输入信号AX进行译码，译码后的信号包括p*q个控制信号YSEL以及与p*q个控制信号YSEL互补的p*q个控制信号YSELB。根据译码结果，互补的控制信号YSEL(i，j)与控制信号YSELB(i，j)其中一个为高电平，另一个为低电平。采用图4所示电源切换子单元，可以根据互补的控制信号YSEL(i，j)与控制信号YSELB(i，j)输出高电平vdd或是保持电压。当输出高电平vdd时，为对应存储体供电，当输出保持电压时，不供电。存储器具有工作在两个状态，数据保持状态以及读写状态。在数据保持状态时，控制器控制所述电源切换电路为各个存储体均提供一个设定低电平的保持工作电压。在读写状态时，控制器控制所述数据切换电路为待读写的存储体提供一个设定高电平的读写工作电压，为其他存储体提供保持工作电压。参考图2，图2为本申请实施例提供的一种存储器读写状态时的供电原理示意图，仅对阴影部分的子区域A内的待读写存储体15提供读写工作电压，我其他子区域A内的存储体15提供保持工作电压，减小了电能的消耗，大大降低了数据读写时的能耗。

通过上述描述可知，存储单元的存储体为阵列排布，本申请实施例所述存储器在进行数据读写时，可以通过矩阵式的实现单个存储体的电源切换管理模式，使得每一次读写操作仅有一个存储体供电工作，而其他存储体处于数据保持状态，大大降低了功耗。

本申请实施例还提供了一种存储器的读写方法，用于上述实施例所述的存储器，参考图5，图5为本申请实施例提供的一种存储器的读写方法的流程示意图，该读写方法包括：

步骤S11：获取控制信号以及地址信号。

通过读写控制以及IO输入口输入控制信号以及地址信号后，可以通过所述存储器的控制器获取所述控制信号以及所述地址信号。

步骤S12：对所述地址信号进行列预译码以及行预译码。

当所述控制器获取所述控制信号以及所述地址信号以后，所述控制器根据所述控制信号以及所述地址信号对所述地址信号进行列预译码以及行预译码。

步骤S13：根据所述列预译码以及行预译码生成需要切换的电源地址信号，并进行列译码以及行译码。

步骤S14：根据所述列译码以及行译码确定待读写的存储体，并仅对所述待读写的存储体提供读写工作电压，对其他存储体提供保持工作电压。

当确定所述待读写的存储体后，控制器根据所述要切换的电源地址信号控制所述电源切换电路仅对所述待读写的存储体提供读写工作电压，对其他存储体提供保持工作电压。

步骤S15：对所述待存储体进行读写操作。

步骤S16：在所述读写操作完成后，进行数据输出。

通过上述方法可以完成所述存储器的数据读写。在数据读写之前所有存储体均为低电平的保持工作电压，以降低能耗。在进行数据读写时，采用本申请实施例所述读写方法对待读写的存储体进行电压切换，为其提供设定高电平的读写工作电压，其他在读写过程中未选中的存储体仍未低电平的保持工作电压。

优选的，在所述读写操作完成后，还包括：将所述待读取存储体的电压切换为保持工作电压，这样，当控制器完成数据读写后，避免为读写后的存储体仍提供高电平，降低能耗。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种存储器，其特征在于，包括：

存储单元阵列，所述存储单元阵列具有多个存储单元；

多条沿第一方向平行、间隔分布的位线；

多条沿第二方向平行间隔分布的字线；所述第二方向与所述第一方向垂直；所述字线与所述位线将所述存储单元阵列划分为多个存储单元，每个存储单元包括多个存储体；

电源切换电路，所述电源切换电路与所述存储体电连接；

控制器，所述控制器与所述电源切换电路电连接；

其中，所述控制器用于控制所述电源切换电路仅对所述待读写的存储体提供读写工作电压，对其他存储体提供保持工作电压。

2.根据权利要求1所述的存储器，其特征在于，所述存储单元的多个存储体呈阵列排布。

3.根据权利要求2所述的存储器，其特征在于，所述存储单元还包括：

多个沿第一方向平行、间隔分布的第一隔离单元；

多个沿第二方向平行、间隔分布的第二隔离单元；

所述第一隔离单元与所述第二隔离单元将对应的存储单元分割为多个子区域，所述子区域与所述存储体一一对应，每一个子区域均设置有一个所述存储体。

4.根据权利要求3所述的存储器，其特征在于，所述第一隔离单元与所述第二隔离单元接地。

5.根据权利要求1所述的存储器，其特征在于，所述电源切换电路包括：多个电源切换子单元，所述电源切换子单元与所述存储体一一对应连接。

6.根据权利要求5所述的存储器，其特征在于，所述电源切换子单元包括：第一开关管、第二开关管以及第三开关管；

所述第一开关管的控制端用于输入第一控制信号，其第一极输入高电平，其第二极连接第一节点，所述第一节点用于输出电源输出信号，其且所述第一节点用于连接所述存储体；

所述第二开关管的控制端用于输入第二控制信号，其第一极连接所述第一节点，其第二极输入低电平；

所述第三开关管的控制端以及第二极连接所述第一节点，其第一极输入所述高电平。

7.一种存储器的读写方法，用于权利要求1-6任一项所述的存储器，其特征在于，包括：

获取控制信号以及地址信号；

对所述地址信号进行列预译码以及行预译码；

根据所述列预译码以及行预译码生成需要切换的电源地址信号，并进行列译码以及行译码；

根据所述列译码以及行译码确定待读写的存储体，并仅对所述待读写的存储体提供读写工作电压，对其他存储体提供保持工作电压；

对所述待存储体进行读写操作；

在所述读写操作完成后，进行数据输出。

8.根据权利要求7所述的读写方法，其特征在于，在所述读写操作完成后，还包括：

将所述待读取存储体的电压切换为保持工作电压。