KR20100065741A - 플래시 메모리 소자 및 그 제조 방법 - Google Patents

플래시 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20100065741A
KR20100065741A KR1020080124242A KR20080124242A KR20100065741A KR 20100065741 A KR20100065741 A KR 20100065741A KR 1020080124242 A KR1020080124242 A KR 1020080124242A KR 20080124242 A KR20080124242 A KR 20080124242A KR 20100065741 A KR20100065741 A KR 20100065741A
Authority
KR
South Korea
Prior art keywords
common source
source line
region
bridge
semiconductor substrate
Prior art date
Application number
KR1020080124242A
Other languages
English (en)
Inventor
심천만
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080124242A priority Critical patent/KR20100065741A/ko
Priority to US12/620,823 priority patent/US20100140678A1/en
Publication of KR20100065741A publication Critical patent/KR20100065741A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

실시예에 따른 플래시 메모리 소자는 반도체 기판에 형성된 소자분리막 및 활성영역(active area); 상기 활성영역 상에 형성된 메모리 게이트; 및 상기 메모리 게이트를 포함하는 상기 반도체 기판 상에 형성된 제어 게이트;를 포함하며, 모든 상기 활성영역은 비트라인과 동일한 간격으로 형성되며, 공통 소스라인 컨택이 형성되는 공통 소스라인 영역은 이웃하는 활성영역이 연결되도록 상기 활성영역 사이에 브리지(bridge)가 형성된 것을 포함한다.
실시예에 따른 플래시 메모리 소자의 제조 방법은 반도체 기판 상에 소자분리막을 형성하여 활성영역을 정의하는 단계; 상기 활성영역을 포함하는 상기 반도체 기판 상에 메모리 게이트를 형성하는 단계; 및 상기 메모리 게이트를 포함하는 상기 반도체 기판 상에 제어 게이트를 형성하는 단계를 포함하며, 상기 활성영역은 비트라인과 동일한 간격으로 형성되며, 공통 소스라인 컨택이 형성되는 공통 소스라인 영역은 이웃하는 활성영역이 연결되도록 상기 활성영역 사이에 브리지(bridge)가 형성된 것을 포함한다.
비휘발성 메모리 소자

Description

플래시 메모리 소자 및 그 제조 방법{Flash memory device and manufacturing method the same}
실시예는 플래시 메모리 소자 및 그 제조 방법에 관한 것이다.
플래시 메모리 소자는 전원이 꺼지더라도 저장된 데이터가 손상되지 않는 비휘발성 기억매체이면서도 데이터의 기록, 읽기, 삭제 등의 처리 속도가 비교적 높다는 장점이 있다.
이에 따라, 플래시 메모리 소자는 PC의 Bios용, 셋탑 박스, 프린터 및 네트워크 서버 등의 데이터 저장용으로 널리 사용되고 있으며 최근에는 디지털 카메라와 휴대폰 등에서도 많이 이용되고 있다.
플래시 메모리 소자에 있어서, 플로팅 게이트(floating gate)를 사용하는 스택 게이트 타입(stack gate type)과 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)구조를 이용한 반도체 소자가 사용되고 있다.
플래시 메모리 소자는 좁은 영역에 단위 셀을 밀집시켜야 경쟁력을 얻을 수 있어, 소스(source)에 각각 컨택(contact)을 형성하기 보다는 공통 소스 라인(common source line)을 형성하여 사용한다.
이때, 공통 소스 라인은 비트라인(bit line)보다 크게 형성하고 있으나, 불규칙한 크기를 가지는 라인으로 인해 인접한 비트라인의 형성시 영향을 미치기 때문에, 균일한 패턴 형성이 어려워진다.
실시예는 비트라인과 동일한 간격으로 공통소스라인을 형성하여 메모리 소자의 신뢰성을 향상시킬 수 있는 플래시 메모리 소자 및 그 제조 방법을 제공한다.
실시예에 따른 플래시 메모리 소자는 반도체 기판에 형성된 소자분리막 및 활성영역(active area); 상기 활성영역 상에 형성된 메모리 게이트; 및 상기 메모리 게이트를 포함하는 상기 반도체 기판 상에 형성된 제어 게이트;를 포함하며, 모든 상기 활성영역은 비트라인과 동일한 간격으로 형성되며, 공통 소스라인 컨택이 형성되는 공통 소스라인 영역은 이웃하는 활성영역이 연결되도록 상기 활성영역 사이에 브리지(bridge)가 형성된 것을 포함한다.
실시예에 따른 플래시 메모리 소자의 제조 방법은 반도체 기판 상에 소자분리막을 형성하여 활성영역을 정의하는 단계; 상기 활성영역을 포함하는 상기 반도체 기판 상에 메모리 게이트를 형성하는 단계; 및 상기 메모리 게이트를 포함하는 상기 반도체 기판 상에 제어 게이트를 형성하는 단계를 포함하며, 상기 활성영역은 비트라인과 동일한 간격으로 형성되며, 공통 소스라인 컨택이 형성되는 공통 소스라인 영역은 이웃하는 활성영역이 연결되도록 상기 활성영역 사이에 브리지(bridge)가 형성된 것을 포함한다.
실시예에 따른 플래시 메모리 소자의 제조 방법은 공통 소스라인 영역도 비 트라인 영역과 동일한 간격으로 활성영역을 형성하고, 공통 소스라인 컨택이 형성되는 영역에 활성영역을 연결시켜주는 브리지를 형성함으로써, 비트 라인을 균일하게 만들어 메모리 소자의 특성을 안정화시킬 수 있다.
이하, 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1 내지 도 3은 실시예에 따른 플래시 메모리 소자의 공정 평면도이다.
도 1에 도시된 바와 같이, 반도체 기판(100)에 소자분리막(5)을 형성하여 활성영역(10)을 정의한다.
소자분리막(5)은 반도체 기판(100)에 트렌치를 형성한 후, 절연물질을 매립하여 형성할 수 있다.
이때, 활성영역(10)은 비트 라인(bit line)과 동일한 간격으로 형성될 수 있 으며, 공통 소스라인 컨택(common source line contact)이 형성되는 영역에는 활성영역(10)을 연결시켜주는 브리지(birdge, 25)가 형성될 수 있다.
브리지(25)는 소자분리막(5) 형성과 동시에 형성될 수 있으며, 소자분리막(5)의 트렌치 형성을 위한 포토 공정시, 트렌치를 비트라인과 동일한 간격으로 형성하되, 공통 소스라인 컨택이 형성될 영역은 이웃하는 활성영역(10)이 연결되도록 남겨둠으로써 형성될 수 있다.
이때, 브리지(25)는 공통 소스라인 영역(15)에 복수개가 형성될 수 있으며, 복수개의 브리지(25) 사이에는 소자분리막(5)이 배치된다.
또한, 브리지(25)는 적어도 두 개 이상의 이웃하는 활성영역(10)을 연결시킬 수 있다.
그리고, 도시하지는 않았지만, 브리지(25)를 포함하는 활성영역(10)을 형성한 후, 반도체 기판(100)에 메모리 게이트(memory gate)를 형성할 수 있다.
메모리 게이트는 스택 게이트 타입(stack gate type)일 때는 폴리실리콘으로 형성된 플로팅 게이트(floating gate)가 형성될 수 있다.
그러나, 메모리 게이트는 이에 한정되지 않고, SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) 타입의 메모리 구조로 형성될 수도 있다.
이어서, 도 2에 도시된 바와 같이, 메모리 게이트가 형성된 반도체 기판 상에 제어게이트(control gate, 20)를 형성한다.
제어게이트(20)는 폴리실리콘(polysilicon)으로 형성될 수 있으며, 활성영역(10)과 교차하도록 형성될 수 있다.
그리고, 도시하지는 않았지만, 반도체 기판(100)에 소스(source) 및 드레인(drain) 형성을 위한 이온주입 등의 공정을 더 진행할 수도 있다.
이어서, 도 3에 도시된 바와 같이, 반도체 기판(100)의 공통 소스라인 영역(15)에 형성된 브리지(25)에 공통 소스라인 컨택(30)을 형성한다.
공통 소스라인 컨택(30)은 반도체 기판(100) 상에 층간절연막을 형성한 후, 공통 소스라인 컨택을 형성할 수 있다.
브리지(25)를 포함하는 공통 소스라인 영역(15)은 N개의 비트 라인(bit line) 단위 별로 공통으로 전압을 인가할 수 있도록 형성된다.
공통 소스라인 컨택(30)은 워드라인(word line)에 전압을 인가하기 위해 형성된다.
도 3은 실시예에 따른 플래시 메모리 소자의 평면도이다.
실시예에 따른 플래시 메모리 소자는 반도체 기판(100)에 형성된 소자분리막(5) 및 활성영역(active area, 10); 활성영역(10) 상에 형성된 메모리 게이트; 및 메모리 게이트를 포함하는 반도체 기판(100) 상에 형성된 제어 게이트(20);를 포함하며, 활성영역(10)은 비트라인과 동일한 간격으로 형성되며, 공통 소스라인 컨택(30)이 형성되는 공통 소스라인 영역(15)은 이웃하는 활성영역(10)이 연결되도록 활성영역(10) 사이에 브리지(bridge, 25))가 형성된 것을 포함한다.
브리지(25)는 적어도 두 개 이상의 활성영역(10)을 연결시키며, 활성영역(10)의 브리지(25)가 형성된 영역에 공통 소스라인 컨택(30)이 형성된다.
공통 소스라인 컨택(30)이 형성되는 공통 소스라인 영역(15)은 복수개의 브리지(25)가 형성된다.
그리고, 복수개의 브리지(25) 사이에는 소자분리막(5)이 배치된다.
이상에서 설명한 실시예에 따른 플래시 메모리 소자의 제조 방법은 공통 소스라인 영역도 비트라인 영역과 동일한 간격으로 활성영역을 형성하고, 공통 소스라인 컨택이 형성되는 영역에 활성영역을 연결시켜주는 브리지를 형성함으로써, 비트 라인을 균일하게 만들어 메모리 소자의 특성을 안정화시킬 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 3은 실시예에 따른 플래시 메모리 소자의 공정 평면도이다.

Claims (11)

  1. 반도체 기판에 형성된 소자분리막 및 활성영역(active area);
    상기 활성영역 상에 형성된 메모리 게이트; 및
    상기 메모리 게이트를 포함하는 상기 반도체 기판 상에 형성된 제어 게이트;를 포함하며,
    모든 상기 활성영역은 비트라인과 동일한 간격으로 형성되며,
    공통 소스라인 컨택이 형성되는 공통 소스라인 영역은 이웃하는 활성영역이 연결되도록 상기 활성영역 사이에 브리지(bridge)가 형성된 것을 포함하는 플래시 메모리 소자.
  2. 제 1항에 있어서,
    상기 브리지는 적어도 두 개 이상의 활성영역을 연결시키는 것을 포함하는 플래시 메모리 소자.
  3. 제 1항에 있어서,
    상기 활성영역의 상기 브리지가 형성된 영역에 상기 공통 소스라인 컨택이 형성되는 것을 포함하는 플래시 메모리 소자.
  4. 제 1항에 있어서,
    상기 공통 소스라인 컨택이 형성되는 상기 공통 소스라인 영역은 복수개의 브리지가 형성된 것을 포함하는 플래시 메모리 소자.
  5. 제 4항에 있어서,
    상기 복수개의 브리지 사이에는 소자분리막이 배치된 것을 포함하는 플래시 메모리 소자.
  6. 반도체 기판 상에 소자분리막을 형성하여 활성영역을 정의하는 단계;
    상기 활성영역을 포함하는 상기 반도체 기판 상에 메모리 게이트를 형성하는 단계; 및
    상기 메모리 게이트를 포함하는 상기 반도체 기판 상에 제어 게이트를 형성하는 단계를 포함하며,
    상기 활성영역은 비트라인과 동일한 간격으로 형성되며,
    공통 소스라인 컨택이 형성되는 공통 소스라인 영역은 이웃하는 활성영역이 연결되도록 상기 활성영역 사이에 브리지(bridge)가 형성된 것을 포함하는 플래시 메모리 소자의 제조 방법.
  7. 제 6항에 있어서,
    상기 브리지는 적어도 두 개 이상의 활성영역을 연결시키는 것을 포함하는 플래시 메모리 소자의 제조 방법.
  8. 제 6항에 있어서,
    상기 활성영역의 상기 브리지가 형성된 영역에 상기 공통 소스라인 컨택이 형성되는 것을 포함하는 플래시 메모리 소자의 제조 방법.
  9. 제 6항에 있어서,
    상기 공통 소스라인 컨택이 형성되는 상기 공통 소스라인 영역은 복수개의 브리지가 형성된 것을 포함하는 플래시 메모리 소자의 제조 방법.
  10. 제 9항에 있어서,
    상기 복수개의 브리지 사이에는 소자분리막이 배치된 것을 포함하는 플래시 메모리 소자의 제조 방법.
  11. 제 6항에 있어서,
    상기 브리지는 상기 소자분리막 형성과 동시에 형성되는 것을 포함하는 플래시 메모리 소자의 제조 방법.
KR1020080124242A 2008-12-08 2008-12-08 플래시 메모리 소자 및 그 제조 방법 KR20100065741A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080124242A KR20100065741A (ko) 2008-12-08 2008-12-08 플래시 메모리 소자 및 그 제조 방법
US12/620,823 US20100140678A1 (en) 2008-12-08 2009-11-18 Flash memory device and manufacruting method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080124242A KR20100065741A (ko) 2008-12-08 2008-12-08 플래시 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20100065741A true KR20100065741A (ko) 2010-06-17

Family

ID=42230103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080124242A KR20100065741A (ko) 2008-12-08 2008-12-08 플래시 메모리 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20100140678A1 (ko)
KR (1) KR20100065741A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437454B2 (en) 2010-06-29 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
US10297607B2 (en) * 2012-09-14 2019-05-21 Elite Semiconductor Memory Technology Inc. Non-volatile memory having discrete isolation structure and SONOS memory cell, method of operating the same, and method of manufacturing the same
CN113410245B (zh) * 2020-07-03 2022-07-19 长江存储科技有限责任公司 3d nand存储器及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444545B1 (en) * 2000-12-19 2002-09-03 Motorola, Inc. Device structure for storing charge and method therefore
JP2003068878A (ja) * 2001-08-23 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
US7052947B2 (en) * 2003-07-30 2006-05-30 Promos Technologies Inc. Fabrication of gate dielectric in nonvolatile memories in which a memory cell has multiple floating gates

Also Published As

Publication number Publication date
US20100140678A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
KR20070033095A (ko) 반도체 소자의 제조 방법
KR20090046155A (ko) 플래시 메모리 소자의 제조방법
KR102649536B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
US20120241867A1 (en) Non-volatile semiconductor memory device and a manufacturing method thereof
US9252150B1 (en) High endurance non-volatile memory cell
JP2007049119A (ja) フラッシュメモリ素子およびその製造方法
KR20100065741A (ko) 플래시 메모리 소자 및 그 제조 방법
US20140103419A1 (en) Non-volatile memory device and method for forming the same
KR101575903B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR100847828B1 (ko) 플래시 메모리 소자의 형성 방법
KR20100080237A (ko) 플래시 메모리 소자 및 그 제조 방법
US20090159959A1 (en) Nonvolatile semiconductor memory device and method of fabricating the same
KR101659834B1 (ko) 반도체 퓨즈 회로, 상기 반도체 퓨즈 회로를 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 반도체 모듈
US8383515B2 (en) Methodology for wordline short reduction
US7413953B2 (en) Method of forming floating gate array of flash memory device
KR20100074366A (ko) 플래시 메모리 소자 및 그 제조 방법
KR100789610B1 (ko) 플래시 메모리 소자의 제조 방법
KR101002114B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR20100080238A (ko) 플래시 메모리 소자 및 그 제조 방법
US20080121940A1 (en) Semiconductor Device and Fabricating Method Thereof
KR20110077414A (ko) 플래시 메모리 소자 및 그 제조 방법
KR100884979B1 (ko) 플래시 메모리 소자의 제조방법
KR20100078610A (ko) 플래시 메모리 소자 및 그 제조 방법
KR20110065894A (ko) 플래시 메모리 소자의 제조방법
KR101033402B1 (ko) 플래시 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid