KR20090046155A - 플래시 메모리 소자의 제조방법 - Google Patents
플래시 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR20090046155A KR20090046155A KR1020070112135A KR20070112135A KR20090046155A KR 20090046155 A KR20090046155 A KR 20090046155A KR 1020070112135 A KR1020070112135 A KR 1020070112135A KR 20070112135 A KR20070112135 A KR 20070112135A KR 20090046155 A KR20090046155 A KR 20090046155A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating spacer
- floating gate
- flash memory
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 125000006850 spacer group Chemical group 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 238000009413 insulation Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Abstract
본 발명은 데이터 손실을 방지할 수 있는 플래시 메모리 소자의 제조방법에 관한 것이다.
본 발명에 따른 플래시 메모리 소자의 제조방법은 반도체 기판에 소정의 거리만큼 이격되고 서로 평행한 복수의 소자 분리막을 형성하는 단계와, 상기 소자 분리막을 포함한 반도체 기판 상에 터널산화막, 제 1 플로팅게이트, 제 2 플로팅게이트, ONO막 및 콘트롤게이트를 순차적으로 형성하는 단계와, 상기 터널산화막, 제 1 플로팅게이트, 제 2 플로팅게이트, ONO막 및 콘트롤게이트의 양 측벽에 제 1 절연스페이서막을 형성하는 단계와, 상기 제 1 절연스페이서막의 일부를 식각하는 단계와, 상기 제 1 절연스페이서막의 측면에 제 2 절연스페이서막을 형성하는 단계를 형성하는 단계를 포함하는 것을 특징으로 한다.
절연스페이서막, 터널산화막
Description
본 발명은 플래시 메모리 소자의 제조방법에 관한 것으로, 특히 데이터 손실을 방지할 수 있는 플래시 메모리 소자의 제조방법에 관한 것이다.
플래시 메모리 소자는 정보를 쓰기, 소거 및 읽기를 할 수 있는 일종의 PROM(Programable ROM)이다.
플래시 메모리 소자는 셀 어레이 체계에 따라, 비트 라인과 접지 사이에 셀이 병렬로 배치된 NOR형 구조와, 직렬로 배치된 NAND형 구조로 나눌 수 있다.
NOR형 플래시 메모리 소자는 읽기 동작을 수행할 때 고속 랜덤 액세스가 가능하므로 보통 휴대폰 부팅용으로 널리 사용되고 있다. NAND형 플래시 메모리 소자는 읽기 속도는 느리지만 쓰기 속도가 빨라 보통 데이터 저장용에 적합하고 또한 소형화에 유리하다는 장점을 가지고 있다.
또한, 플래시 메모리 소자는 단위 셀의 구조에 따라, 스택 게이트형과 스플릿트 게이트형으로 나뉠 수 있으며, 전하 저장층의 형태에 따라 플로팅 게이트 소자 및 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) 소자로 구분될 수 있다. 이 중 에서 플로팅 게이트 소자는 통상 그 주위가 절연체로 둘러 싸여진 다결정 실리콘으로 형성된 플로팅 게이트를 포함하고, 이 플로팅 게이트에 채널 핫 캐리어 주입(Channel Hot Carrier Injection) 또는 F-N 터널링(Fowler-Nordheim Tunneling)에 의해 전하가 주입 또는 방출됨으로써 데이터의 저장 및 소거가 이루어진다.
도 1a 내지 1b는 종래의 플래시 메모리 소자의 제조공정을 나타낸 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(11)에 소정의 거리만큼 이격된 복수의 소자분리막(미도시)을 형성한다. 이 소자분리막(미도시)들은 활성 소자 영역을 정의하며, 비트 라인 방향으로 서로 나란하게 형성된다. 그리고, 활성 소자 영역의 기판 내부에 웰(Well)을 형성한다. 예를 들어, P형 기판인 경우, 깊은 N웰을 형성한 다음, 포켓 P 웰을 형성한다. 그 후 임플란트 공정을 통해 셀 문턱 전압을 결정한다. 이후, 반도체 기판(11)의 활성 소자 영역에 터널산화막(15) 및 플로팅게이트(17)를 형성한다. 여기서, 플로팅게이트(17)는 불순물이 도핑된 폴리실리콘으로 형성된다. 이어서, 반도체 기판(11)의 전면에 ONO(oxide/nitride/oxide)막(19) 및 콘트롤게이트(21)를 차례로 형성한다. 여기서, 콘트롤게이트(21)는 실리콘산화막으로 형성된다.
그리고 나서, 도 1b에 도시된 바와 같이, 반도체 기판(11) 위에 형성된 터널산화막(15), 플로팅게이트(17), ONO(oxide/nitride/oxide)막(19) 및 콘트롤게이트(21)의 일부를 소자 분리막에 수직한 방향으로 소정의 폭만큼 제거한다. 이 패터닝 공정을 거치면, 터널산화막(15), 플로팅게이트(17), ONO(oxide/nitride/oxide) 막(19) 및 콘트롤게이트(21)가 적층된 복수의 스택이 형성되는데, 이하에서는 이 스택들을 라인 패턴이라고 칭한다. 라인 패턴을 형성한 후, 반도체 기판(11) 전체에 대하여 절연막을 형성하고, 에치백 공정을 거쳐 절연스페이서(23)를 형성한다. 절연스페이서막(23)은 라인 패턴들 각각의 측벽에 형성된다. 절연스페이서막(23)은 산화물막(23a)과 질화물막(23b)을 포함한다.
이후로, 이온 주입 공정을 통한 소오스/드레인 영역 형성 공정, 콘택홀 형성 공정, 드레인 콘택 형성 공정 및 금속 배선 형성 공정 등을 수행한다.
하지만, 종래의 플래시 메모리 소자의 제조방법은 디바이스의 축소에 따라서 플로팅게이트 내에 차지된 이온들이 산화물막과 질화물막의 경계면으로 빠져나가는 현상이 발생할 수 있으며, 이는 결국 데이터 손실을 발생시키는 문제점의 원인이 된다.
따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 데이터 손실을 방지할 수 있는 플래시 메모리 소자의 제조방법을 제공하는 데 그 목적이 있다.
본 발명에 따른 플래시 메모리 소자의 제조방법은 반도체 기판에 소정의 거리만큼 이격되고 서로 평행한 복수의 소자 분리막을 형성하는 단계와, 상기 소자 분리막을 포함한 반도체 기판 상에 터널산화막, 제 1 플로팅게이트, 제 2 플로팅게이트, ONO막 및 콘트롤게이트를 순차적으로 형성하는 단계와, 상기 터널산화막, 제 1 플로팅게이트, 제 2 플로팅게이트, ONO막 및 콘트롤게이트의 양 측벽에 제 1 절연스페이서막을 형성하는 단계와, 상기 제 1 절연스페이서막의 일부를 식각하는 단계와, 상기 제 1 절연스페이서막의 측면에 제 2 절연스페이서막을 형성하는 단계를 형성하는 단계를 포함하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 플래시 메모리 소자의 제조방법은 데이터 손실이 일어날 수 있는 터널산화막을 절연스페이서로 보호함으로써 전자와 홀이 빠져나가는 것을 방지하기 때문에 플래시 메모리 소자에 저장된 데이터의 손실을 방지할 수 있는 효과를 가진다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 플래시 메모리 소자의 제조 공정을 도시한 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(110)에 소정의 거리만큼 이격된 복수의 소자분리막(미도시)을 형성한다. 이 소자분리막(미도시)들은 활성 소자 영역을 정의하며, 비트 라인 방향으로 서로 나란하게 형성된다. 그리고, 활성 소자 영역의 기판 내부에 웰(Well)을 형성한다. 예를 들어, P형 기판인 경우, 깊은 N웰을 형성한 다음, 포켓 P 웰을 형성한다. 그 후 임플란트 공정을 통해 셀 문턱 전압을 결정한다. 이후, 반도체 기판(110)의 활성 소자 영역에 터널산화막(150) 및 플로팅게이트(170)를 형성한다. 여기서, 플로팅게이트(170)은 불순물이 도핑된 폴리실리콘으로 형성된다. 이어서, 반도체 기판(110)의 전면에 ONO(oxide/nitride/oxide)막(190) 및 콘트롤게이트(210)를 차례로 형성한다. 여기서, 콘트롤게이트(210)는 실리콘산화막으로 형성된다.
그리고 나서, 도 2b에 도시된 바와 같이, 반도체 기판(110) 위에 형성된 터널산화막(150), 플로팅게이트(170), ONO(oxide/nitride/oxide)막(190) 및 콘트롤게이트(210)의 일부를 소자 분리막에 수직한 방향으로 소정의 폭만큼 제거한다. 이 패터닝 공정을 거치면, 터널산화막(150), 플로팅게이트(170), ONO(oxide/nitride/oxide)막(190) 및 콘트롤게이트(210)가 적층된 복수의 스택이 형성되는데, 이하에서는 이 스택들을 라인 패턴이라고 칭한다. 라인 패턴을 형성한 후, 반도체 기판(110) 전체에 대하여 산화물을 이용하여 절연막을 형성하고, 에치백 공정을 거쳐 제 1 절연스페이서막(230a)을 형성한다.
다음으로, 도 2c에 도시된 바와 같이, 플로팅게이트(170) 아래의 터널산화막(150)만을 남기고 후술할 공정에서 형성될 제 2 절연스페이서막(230b) 아래의 제 1 절연스페이서막(230a) 부분을 제거한다.
이후, 도 2d에 도시된 바와 같이, 제 1 절연스페이서막(230a)을 포함한 반도체 기판(110) 전체에 대하여 질화물을 이용하여 절연막을 형성하고, 건식식각을 거쳐 제 2 절연스페이서막(230b)을 형성한다.
따라서, 플로팅게이트(170) 내에 차지된 이온들이 빠져나갈 수 있는 제 1 절연스페이서막(230a)과 제 2 절연스페이서막(230b)의 경계면을 제 2 절연스페이서막(230b)으로 보호함으로써 차지된 이온들이 빠져나가는 것을 방지할 수 있다.
이후로, 이온 주입 공정을 통한 소오스/드레인 영역 형성 공정, 콘택홀 형성 공정, 드레인 콘택 형성 공정 및 금속 배선 형성 공정 등을 수행한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1a 내지 1b는 종래의 플래시 메로리 소자의 제조공정을 나타낸 단면도.
도 2a 내지 2d는 본 발명에 따른 플래시 메로리 소자의 제조공정을 나타낸 단면도.
Claims (4)
- 반도체 기판에 소정의 거리만큼 이격되고 서로 평행한 복수의 소자 분리막을 형성하는 단계와,상기 소자 분리막을 포함한 반도체 기판 상에 터널산화막, 제 1 플로팅게이트, 제 2 플로팅게이트, ONO막 및 콘트롤게이트를 순차적으로 형성하는 단계와,상기 터널산화막, 제 1 플로팅게이트, 제 2 플로팅게이트, ONO막 및 콘트롤게이트의 양 측벽에 제 1 절연스페이서막을 형성하는 단계와,상기 제 1 절연스페이서막의 일부를 식각하는 단계와,상기 제 1 절연스페이서막의 측면에 제 2 절연스페이서막을 형성하는 단계를 형성하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
- 제 1항에 있어서,상기 제 1 절연스페이서막은상기 플로팅게이트의 바로 아래를 제외한 상기 제 2 절연스페이서막의 아래 에 있는 부분을 식각하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
- 제 1항에 있어서,제 1 절연스페이서막은 산화물로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
- 제 1항에 있어서,제 2 절연스페이서막은 질화물로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070112135A KR20090046155A (ko) | 2007-11-05 | 2007-11-05 | 플래시 메모리 소자의 제조방법 |
| TW097140500A TW200921859A (en) | 2007-11-05 | 2008-10-22 | Method for manufacturing flash memory device |
| US12/263,481 US20090117725A1 (en) | 2007-11-05 | 2008-11-02 | Method of manufacturing flash memory device |
| CNA2008101758181A CN101431026A (zh) | 2007-11-05 | 2008-11-04 | 用于制造闪存器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070112135A KR20090046155A (ko) | 2007-11-05 | 2007-11-05 | 플래시 메모리 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090046155A true KR20090046155A (ko) | 2009-05-11 |
Family
ID=40588507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070112135A KR20090046155A (ko) | 2007-11-05 | 2007-11-05 | 플래시 메모리 소자의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20090117725A1 (ko) |
| KR (1) | KR20090046155A (ko) |
| CN (1) | CN101431026A (ko) |
| TW (1) | TW200921859A (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102299063A (zh) * | 2010-06-23 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US8629025B2 (en) * | 2012-02-23 | 2014-01-14 | United Microelectronics Corp. | Semiconductor device and method for fabricating semiconductor device |
| US9178077B2 (en) | 2012-11-13 | 2015-11-03 | Micron Technology, Inc. | Semiconductor constructions |
| US8778762B2 (en) | 2012-12-07 | 2014-07-15 | Micron Technology, Inc. | Methods of forming vertically-stacked structures, and methods of forming vertically-stacked memory cells |
| US9105737B2 (en) | 2013-01-07 | 2015-08-11 | Micron Technology, Inc. | Semiconductor constructions |
| US8853769B2 (en) | 2013-01-10 | 2014-10-07 | Micron Technology, Inc. | Transistors and semiconductor constructions |
| US9219070B2 (en) | 2013-02-05 | 2015-12-22 | Micron Technology, Inc. | 3-D memory arrays |
| US9159845B2 (en) | 2013-05-15 | 2015-10-13 | Micron Technology, Inc. | Charge-retaining transistor, array of memory cells, and methods of forming a charge-retaining transistor |
| US9136278B2 (en) | 2013-11-18 | 2015-09-15 | Micron Technology, Inc. | Methods of forming vertically-stacked memory cells |
| CN110246759B (zh) * | 2019-06-03 | 2021-11-02 | 武汉新芯集成电路制造有限公司 | 一种闪存器件的制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW472398B (en) * | 1997-06-27 | 2002-01-11 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| US7138320B2 (en) * | 2003-10-31 | 2006-11-21 | Advanced Micro Devices, Inc. | Advanced technique for forming a transistor having raised drain and source regions |
-
2007
- 2007-11-05 KR KR1020070112135A patent/KR20090046155A/ko not_active Application Discontinuation
-
2008
- 2008-10-22 TW TW097140500A patent/TW200921859A/zh unknown
- 2008-11-02 US US12/263,481 patent/US20090117725A1/en not_active Abandoned
- 2008-11-04 CN CNA2008101758181A patent/CN101431026A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN101431026A (zh) | 2009-05-13 |
| TW200921859A (en) | 2009-05-16 |
| US20090117725A1 (en) | 2009-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7075146B2 (en) | 4F2 EEPROM NROM memory arrays with vertical devices | |
| KR20090046155A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR101136140B1 (ko) | 듀얼 폴리를 사용하는 비트라인 주입 | |
| KR100654560B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR100654559B1 (ko) | 노어형 플래시 메모리 셀 어레이 및 그의 제조 방법 | |
| KR100806787B1 (ko) | 플래쉬 반도체 소자의 제조방법 | |
| US9252150B1 (en) | High endurance non-volatile memory cell | |
| KR100731088B1 (ko) | 플래시 메모리 소자의 플로팅 게이트 어레이 형성 방법 | |
| US7851295B2 (en) | Flash memory device and method of manufacturing the same | |
| KR100660282B1 (ko) | 노어형 플래시 메모리 소자의 공통 소스 라인 형성 방법 | |
| KR100660718B1 (ko) | 플래시 메모리 소자의 플로팅 게이트 어레이 형성 방법 | |
| KR100649308B1 (ko) | 자기 정렬 플로팅 게이트 어레이 형성 방법 및 자기 정렬플로팅 게이트 어레이를 포함하는 플래시 메모리 소자 | |
| KR20100079329A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100731077B1 (ko) | 노어형 플래시 메모리 소자의 공통 소스 라인 형성 방법 | |
| KR100789610B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| US7883984B2 (en) | Method of manufacturing flash memory device | |
| KR100917816B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100992783B1 (ko) | 플래쉬 반도체 소자의 제조 방법 | |
| KR100884979B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20110042581A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20100074525A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20090124570A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20100078876A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20090124574A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20110065894A (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |