KR20090124570A - 플래시 메모리 소자의 제조방법 - Google Patents

플래시 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR20090124570A
KR20090124570A KR1020080050858A KR20080050858A KR20090124570A KR 20090124570 A KR20090124570 A KR 20090124570A KR 1020080050858 A KR1020080050858 A KR 1020080050858A KR 20080050858 A KR20080050858 A KR 20080050858A KR 20090124570 A KR20090124570 A KR 20090124570A
Authority
KR
South Korea
Prior art keywords
flash memory
oxide film
memory device
sacrificial oxide
line pattern
Prior art date
Application number
KR1020080050858A
Other languages
English (en)
Inventor
선종원
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080050858A priority Critical patent/KR20090124570A/ko
Publication of KR20090124570A publication Critical patent/KR20090124570A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 컬럼 누설전류(Column leakage)를 감소시킬 수 있는 플래시 메모리 소자의 제조방법에 관한 것으로, 본 발명에 따른 플래시 메모리 소자의 제조방법은 반도체 기판 상에 터널산화막, 플로팅게이트, ONO막 및 콘트롤게이트를 순차적으로 형성하여 라인패턴을 형성하는 단계와, 상기 라인 패턴에 제 1 희생산화막을 형성하는 단계와, 상기 제 1 희생산화막을 제거하는 단계와, 상기 라인 패턴에 제 2 희생산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
터널산화막, 희생산화막

Description

플래시 메모리 소자의 제조방법{Method Manufactruing of Flash Memory Device}
본 발명은 플래시 메모리 소자의 제조방법에 관한 것으로, 특히 컬럼 누설전류(Column leakage)를 감소시킬 수 있는 플래시 메모리 소자의 제조방법에 관한 것이다.
플래시 메모리 소자는 정보를 쓰기, 소거 및 읽기를 할 수 있는 일종의 PROM(Programable ROM)이다.
플래시 메모리 소자는 셀 어레이 체계에 따라, 비트 라인과 접지 사이에 셀이 병렬로 배치된 NOR형 구조와, 직렬로 배치된 NAND형 구조로 나눌 수 있다.
NOR형 플래시 메모리 소자는 읽기 동작을 수행할 때 고속 랜덤 액세스가 가능하므로 보통 휴대폰 부팅용으로 널리 사용되고 있다. NAND형 플래시 메모리 소자는 읽기 속도는 느리지만 쓰기 속도가 빨라 보통 데이터 저장용에 적합하고 또한 소형화에 유리하다는 장점을 가지고 있다.
또한, 플래시 메모리 소자는 단위 셀의 구조에 따라, 스택 게이트형과 스플릿트 게이트형으로 나뉠 수 있으며, 전하 저장층의 형태에 따라 플로팅 게이트 소 자 및 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) 소자로 구분될 수 있다. 이 중에서 플로팅 게이트 소자는 통상 그 주위가 절연체로 둘러 싸여진 다결정 실리콘으로 형성된 플로팅 게이트를 포함하고, 이 플로팅 게이트에 채널 핫 캐리어 주입(Channel Hot Carrier Injection) 또는 F-N 터널링(Fowler-Nordheim Tunneling)에 의해 전하가 주입 또는 방출됨으로써 데이터의 저장 및 소거가 이루어진다.
하지만, 종래의 플래시 메모리 소자는 F-N 터널링이 일어나고 있는 소스 사이드 영역의 버즈 버크(Bird's Beak)가 감소하게 되고, 이러한 버즈 버크의 감소는 빠른 소거로 인한 높은 컬럼 누설전류를 발생하는 문제점이 있다. 여기서, 컬럼 누설전류란 플래시 메모리 소자의 기능 검증 항목 중의 하나로 소거 확인(Verify) 후의 측정된 누설 전류를 말하는 것이다.
따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 컬럼 누설전류(Column leakage)를 감소시킬 수 있는 플래시 메모리 소자의 제조방법을 제공하는 데 그 목적이 있다.
본 발명에 따른 플래시 메모리 소자의 제조방법은 반도체 기판 상에 터널산화막, 플로팅게이트, ONO막 및 콘트롤게이트를 순차적으로 형성하여 라인패턴을 형성하는 단계와, 상기 라인 패턴에 제 1 희생산화막을 형성하는 단계와, 상기 제 1 희생산화막을 제거하는 단계와, 상기 라인 패턴에 제 2 희생산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 플래시 메모리 소자의 제조방법은 희생산화막을 이용하여 터널 산화막의 에지 부위의 두께를 센터 부위보다 두껍게 형성함으로써 플래시 메모리 소자의 데이터 소거(Erase) 수행시 셀 에지 부위로 전하를 통과시키지 않고 센터부위로만 전하를 통과시킬 수 있어 빠른 소거에 의한 컬럼 누설전류를 개선시키는 효과를 가진다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다.
도 1a 내지 도 1d는 본 발명에 따른 플래시 메모리 소자의 제조 공정을 도시 한 단면도이다.
먼저 도 1a에 도시된 바와 같이, 반도체 기판(10)에 소정의 거리만큼 이격된 복수의 소자분리막(미도시)을 형성한다. 이 소자분리막들은 활성 소자 영역을 정의하며, 비트 라인 방향으로 서로 나란하게 형성된다. 그리고, 활성 소자 영역의 기판 내부에 웰(Well)을 형성한다. 예를 들어, P형 기판인 경우, 깊은 N웰을 형성한 다음, 포켓 P 웰을 형성한다. 그 후 임플란트 공정을 통해 셀 문턱 전압을 결정한다. 이후, 반도체 기판(10)의 활성 소자 영역에 터널산화막(12) 및 플로팅게이트(14)을 형성한다. 여기서, 플로팅게이트(14)는 불순물이 도핑된 폴리실리콘으로 형성된다. 이어서, 반도체 기판(10)의 전면에 ONO(oxide/nitride/oxide)막(16) 및 콘트롤게이트(18)를 차례로 형성한다. 여기서, 콘트롤게이트(18)는 실리콘산화막으로 형성된다.
그리고 나서, 반도체 기판(10) 위에 형성된 터널산화막(12), 플로팅게이트(14), ONO(oxide/nitride/oxide)막(16) 및 콘트롤게이트(18)의 일부를 소자 분리막에 수직한 방향으로 소정의 폭만큼 제거한다. 이 패터닝 공정을 거치면, 터널산화막(12), 플로팅게이트(14), ONO(oxide/nitride/oxide)막(16) 및 콘트롤게이트(18)가 적층된 복수의 스택이 형성되는데, 이하에서는 이 스택들을 라인 패턴이라고 칭한다.
라인 패턴을 형성한 후, 도 1b에 도시된 바와 같이, 라인 패턴에 RTP(Rapid Thermal Process)공정을 진행하여 라인패턴에 제 1 희생산화막(20)을 형성한다. 여기서, 제 1 희생산화막(20)의 두께는 40~60Å인 것이 바람직하다.
이후, 도 1c에 도시된 바와 같이, 라인패턴에 형성된 제 1 희생산화막(20)을 습식식각을 통해 제거한다. 이때, 습식식각은 1:99HF로 30초에서 수행하는 것이 바람직하다.
다음으로, 도 1d에 도시된 바와 같이, 제 1 희생산화막(20)이 제거된 라인 패턴에 RTP(Rapid Thermal Process)공정을 진행하여 라인패턴에 제 2 희생산화막(22)을 형성한다. 여기서, 제 2 희생산화막(22)의 두께는 40~60Å인 것이 바람직하다.
따라서, 본 발명에 따른 플래시 메모리 소자의 제조방법은 희생산화막을 이용하여 터널 산화막의 에지 부위의 두께를 센터 부위의 두께보다 두껍게 형성되도록 함으로써 도 2에 도시된 바와 같이, 플래시 메모리 소자에서 소거(Erase) 수행시 에지 부위로 전하를 통과시키지 않고 센터 부위로만 전하를 통과시키게 되어 빠른 소거(Fast Erase)에 의한 컬럼 누설전류를 개선시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1a 내지 도 1d는 본 발명에 따른 플래시 메모리 소자의 제조 공정을 도시한 단면도.
도 2는 본 발명에 따른 플래시 메모리 소자의 소거 동작시 전하의 이동을 나타낸 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 반도체기판 12: 터널산화막
14: 플로팅게이트 16: ONO막
18: 콘트롤게이트 20: 제 1 희생산화막
22: 제 2 희생산화막

Claims (7)

  1. 반도체 기판 상에 터널산화막, 플로팅게이트, ONO막 및 콘트롤게이트를 순차적으로 형성하여 라인패턴을 형성하는 단계와,
    상기 라인 패턴에 제 1 희생산화막을 형성하는 단계와,
    상기 제 1 희생산화막을 제거하는 단계와,
    상기 라인 패턴에 제 2 희생산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  2. 제 1항에 있어서,
    상기 제 1 및 제 2 희생산화막은 RTP(rapid thermal process) 어닐링 공정으로 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  3. 제 1항에 있어서,
    상기 제 1 및 제 2 희생산화막은 40~60Å로 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  4. 제 1항에 있어서,
    상기 제 1 희생산화막은 1:99 HF로 30초에서 습식식각으로 제거되는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  5. 제 1항에 있어서,
    상기 터널 산화막은 에지부위 두께가 센터부위 두께보다 두꺼운 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  6. 제 1항에 있어서,
    상기 터널 산화막은 에지부위 두께가 153~159Å로 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  7. 제 1항에 있어서,
    상기 터널 산화막은 센터부위 두께가 96~97Å로 형성되는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
KR1020080050858A 2008-05-30 2008-05-30 플래시 메모리 소자의 제조방법 KR20090124570A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080050858A KR20090124570A (ko) 2008-05-30 2008-05-30 플래시 메모리 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080050858A KR20090124570A (ko) 2008-05-30 2008-05-30 플래시 메모리 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20090124570A true KR20090124570A (ko) 2009-12-03

Family

ID=41686491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080050858A KR20090124570A (ko) 2008-05-30 2008-05-30 플래시 메모리 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20090124570A (ko)

Similar Documents

Publication Publication Date Title
KR100847409B1 (ko) Ｎｒｏｍ 메모리 셀 구조물 및 그 형성 방법과, ｎａｎｄ아키텍쳐 ｎｒｏｍ 메모리 셀 스트링 및 그 형성 방법
US8669607B1 (en) Methods and apparatus for non-volatile memory cells with increased programming efficiency
KR20090046155A (ko) 플래시 메모리 소자의 제조방법
KR100654559B1 (ko) 노어형 플래시 메모리 셀 어레이 및 그의 제조 방법
KR100806787B1 (ko) 플래쉬 반도체 소자의 제조방법
KR100788371B1 (ko) 플래시 메모리 소자 제조 방법
US7413953B2 (en) Method of forming floating gate array of flash memory device
KR20090124570A (ko) 플래시 메모리 소자의 제조방법
KR100660282B1 (ko) 노어형 플래시 메모리 소자의 공통 소스 라인 형성 방법
KR20100079329A (ko) 플래시 메모리 소자의 제조방법
US7883984B2 (en) Method of manufacturing flash memory device
KR100917816B1 (ko) 플래시 메모리 소자의 제조방법
KR100731077B1 (ko) 노어형 플래시 메모리 소자의 공통 소스 라인 형성 방법
KR100884979B1 (ko) 플래시 메모리 소자의 제조방법
KR20090124574A (ko) 플래시 메모리 소자의 제조방법
KR100992783B1 (ko) 플래쉬 반도체 소자의 제조 방법
KR20110039741A (ko) 플래시 메모리 소자의 제조방법
KR20110042581A (ko) 플래시 메모리 소자의 제조방법
KR20110065894A (ko) 플래시 메모리 소자의 제조방법
KR100859488B1 (ko) 비휘발성 반도체 메모리 소자 및 그 제조방법
KR100806776B1 (ko) 1-폴리 구조의 플래시 메모리 소자 및 그 제조 방법
KR20090072022A (ko) 플래시 메모리 소자의 제조방법
KR20100078876A (ko) 플래시 메모리 소자의 제조방법
KR20100074525A (ko) 플래시 메모리 소자의 제조방법
KR20110030902A (ko) 플래시 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application