CN110246759B - 一种闪存器件的制备方法 - Google Patents

一种闪存器件的制备方法 Download PDF

Info

Publication number
CN110246759B
CN110246759B CN201910477874.9A CN201910477874A CN110246759B CN 110246759 B CN110246759 B CN 110246759B CN 201910477874 A CN201910477874 A CN 201910477874A CN 110246759 B CN110246759 B CN 110246759B
Authority
CN
China
Prior art keywords
isolation layer
layer
oxide layer
floating gate
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910477874.9A
Other languages
English (en)
Other versions
CN110246759A (zh
Inventor
王辉
龙俊舟
侯多源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201910477874.9A priority Critical patent/CN110246759B/zh
Publication of CN110246759A publication Critical patent/CN110246759A/zh
Application granted granted Critical
Publication of CN110246759B publication Critical patent/CN110246759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H01L21/28531—Making of side-wall contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate

Abstract

本发明涉及半导体的制造技术领域，尤其涉及一种闪存器件的制备方法，包括：步骤S1，提供具有栅极结构的半导体结构，于栅极结构的两侧形成侧墙结构；步骤S2，于侧墙结构的外表面沉积一具有拉伸应力的隔绝层；步骤S3，于隔绝层的表面覆盖一层间介质层。本发明技术方案的有益效果在于：通过调整隔绝层的应力，提高电荷的迁移率，破坏等离子体在区域内产生的非平衡电场，能够有效地降低等离子体对栅极氧化层的损伤，从而提高产品的可靠性。

Description

一种闪存器件的制备方法
技术领域
本发明涉及半导体的制造技术领域，尤其涉及一种闪存器件的制备方法。
背景技术
在闪存器件的制造过程中，栅极氧化层完整性(Gate Oxide Integrity，简称GOI)问题是一种常见的可靠性的问题。在形成层间介质层高密度等离子体化学气相沉积制程中，由于高密度的等离子体容易在半导体结构的表面产生非平衡的电场，从而会对栅极氧化层(gate oxide)造成不可逆的损伤，对GOI问题的控制对闪存器件的可靠性至关重要。
现有的解决方式主要是通过多道制程降低等离子体(plasma)的能量的大小来解决GOI的问题。但随着闪存器件的尺寸不断降低，通过降低等离子体的能量大小来解决GOI的问题越来越困难，工艺流程越来越复杂，并且工艺成本急剧上升。因此，现急需一种工艺更为简单的闪存器件的制造方法，以降低工艺成本。
发明内容
针对现有技术中存在的上述问题，现提供一种闪存器件的制备方法。
具体技术方案如下：
本发明包括一种闪存器件的制备方法，包括：
提供具有栅极结构的半导体结构，于所述栅极结构的两侧形成侧墙结构；
于所述侧墙结构的外表面沉积一具有拉伸应力的隔绝层；
于所述隔绝层的表面覆盖一层间介质层。
优选的，形成所述栅极结构的步骤具体包括：
一浮栅氧化层，形成于所述半导体结构的有源区的表面；
一浮栅，形成于所述浮栅氧化层上；
一控制栅氧化层，形成于所述浮栅上；
一控制栅，形成于所述控制栅氧化层上。
优选的，所述拉伸应力的范围为600MP～1200MP。
优选的，通过调整所述隔绝层生长过程中工艺参数以调整所述隔绝层的应力，所述工艺参数包括高频射频的功率和/或气体的流量和/或腔体内的压力。
优选的，所述高频射频的功率的范围为40W～80W。
优选的，所述气体包括甲硅烷，所述甲硅烷的流量的范围为15sccm～35sccm；和/或
氨气，所述氨气的流量的范围为30sccm～70sccm；和/或
氮气，所述氮气的流量的范围为15000sccm～25000sccm。
优选的，所述腔体内的压力的范围为4torr～8torr。
优选的，所述隔绝层的材质为氮化硅。
优选的，所述层间介质层为高密度等离子体化学气相沉积工艺形成的氧化层。
优选的，所述层间介质层的材质为二氧化硅。
本发明技术方案的有益效果在于：通过调整隔绝层的应力，提高电荷的迁移率，破坏等离子体在区域内产生的非平衡电场，能够有效地降低等离子体对栅极氧化层的损伤，从而提高产品的可靠性。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明实施例中的制备方法的步骤流程图；
图2用于表示隔绝层具有拉伸应力时的电荷的迁移情况；
图3用于表示一种隔绝层具有收缩应力时的电荷的迁移情况。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明包括一种闪存器件的制备方法，如图1所示，包括：
步骤S1，提供具有栅极结构的半导体结构，于栅极结构的两侧形成侧墙结构；
步骤S2，于侧墙结构的外表面沉积一具有拉伸应力的隔绝层；
步骤S3，于隔绝层的表面覆盖一层间介质层。
具体地，在半导体结构上形成隔离结构以及完成深阱掺杂后形成栅极结构，然后在栅极结构的两侧形成侧墙结构(spacer)。如图2所示，栅极结构10包括：一浮栅氧化层101，形成于半导体结构1的有源区；一浮栅102(Floating Gate)，形成于浮栅氧化层101上；一控制栅氧化层103，形成于浮栅102上；一控制栅104(control gate)，形成于控制栅氧化层103上。本实施例中的浮栅和控制栅的材质为多晶硅(poly)。半导体结构1还包括源极结构40和漏极结构50。
具体地，在步骤S2中，于侧墙结构20的表面沉积一层氮化硅薄膜30作为隔绝层，在氮化硅薄膜30的生长过程中，通过调整生长过程中的工艺参数以形成具有拉伸应力的氮化硅薄膜30，拉伸应力的大小控制在600MP～1200MP。
进一步地，由于在步骤S3中，需要在隔绝层的表面覆盖一层高密度等离子体化学气相沉积工艺形成的氧化层作为层间介质层，由于高密度的等离子体的能量较大，容易在隔绝层的表面形成非平衡的电场，从而对闪存器件造成损坏，如图3所示，当隔绝层30具有收缩应力时，电荷会聚集在隔绝层30的表面，无法破坏非平衡电场，从而持续对闪存器件造成损害。因此，需要在步骤S2中，使隔绝层30形成拉伸应力，以提高电荷的迁移率，如图2所示，当隔绝层具有拉伸应力时，电荷会向闪存器件的外部迁移，从而破坏等离子体在隔绝层30的表面产生的非平衡电场，能够有效地改善栅极氧化层完整性问题。
在一种较优的实施例中，通过调整隔绝层生长过程中工艺参数以调整隔绝层的应力，工艺参数包括高频射频的功率或气体的流量或腔体压力。
在一种较优的实施例中，通过调整隔绝层生长过程中工艺参数以调整隔绝层的应力，工艺参数包括高频射频的功率和/或气体的流量和/或腔体内的压力。
具体地，于侧墙结构的表面沉积一层氮化硅薄膜作为隔绝层，在氮化硅薄膜的生长过程中，通过调整生长过程中的工艺参数以改变氮化硅薄膜的应力。可调整的工艺参数包括高频射频(High Frequency，简称HF)的功率、气体的流量(gas flow)、腔体内的压力(pressure)。本实施例通过综合控制上述工艺参数以使氮化硅薄膜形成拉伸应力。
进一步地，为了将氮化硅薄膜的拉伸应力控制在600MP～1200MP，本实施例中将高频射频的功率的范围控制在40W～80W；将甲硅烷(SIH4)的流量的范围控制在15sccm～35sccm；将氨气(NH3)的流量的范围控制在30sccm～70sccm；将氮气(N2)的流量的范围控制在15000sccm～25000sccm；将腔体内的压力控制在4torr～8torr。
作为优选的实施方式，氮化硅薄膜生长过程的工艺参数还包括氮化硅的沉积速率(Deposit Rate)、加热器(heater)与分气盘(show header)之间的距离、腔体内的温度。进一步地，氮化硅的沉积速率控制在3～7A/S，加热器与分气盘的距离控制在360～500mil，腔体内的温度控制在400℃。
本发明技术方案的有益效果在于：通过调整隔绝层的应力，提高电荷的迁移率，破坏等离子体在区域内产生的非平衡电场，能够有效地降低等离子体对栅极氧化层的损伤，从而提高产品的可靠性。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (9)

1.一种闪存器件的制备方法，其特征在于，包括：
提供具有栅极结构的半导体结构，于所述栅极结构的两侧形成侧墙结构；于所述侧墙结构的外表面沉积一具有拉伸应力的隔绝层；
于所述隔绝层的表面覆盖一层间介质层；
所述隔绝层的材质为氮化硅；
所述层间介质层采用高密度等离子体化学气相沉积工艺形成。
2.根据权利要求1所述的制备方法，其特征在于，所述栅极结构包括：
一浮栅氧化层，形成于所述半导体结构的有源区的表面；
一浮栅，形成于所述浮栅氧化层上；
一控制栅氧化层，形成于所述浮栅上；
一控制栅，形成于所述控制栅氧化层上。
3.根据权利要求1所述的制备方法，其特征在于，所述拉伸应力的范围为600MP ~1200MP。
4.根据权利要求1所述的制备方法，其特征在于，通过调整所述隔绝层生长过程中工艺参数以调整所述隔绝层的应力，所述工艺参数包括高频射频的功率和/或气体的流量和/或腔体内的压力。
5.根据权利要求4所述的制备方法，其特征在于，所述高频射频的功率的范围为40W ~80W。
6.根据权利要求4所述的制备方法，其特征在于，所述气体包括甲硅烷，所述甲硅烷的流量的范围为15sccm ~ 35sccm；和
氨气, 所述氨气的流量的范围为30sccm ~ 70sccm；和
氮气, 所述氮气的流量的范围为15000sccm ~ 25000sccm。
7.根据权利要求4所述的制备方法，其特征在于，所述腔体内的压力的范围为4torr ~8torr。
8.根据权利要求1所述的制备方法，其特征在于，所述层间介质层为氧化层。
9.根据权利要求8所述的制备方法，其特征在于，所述氧化层的材质为二氧化硅。
CN201910477874.9A 2019-06-03 2019-06-03 一种闪存器件的制备方法 Active CN110246759B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910477874.9A CN110246759B (zh) 2019-06-03 2019-06-03 一种闪存器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910477874.9A CN110246759B (zh) 2019-06-03 2019-06-03 一种闪存器件的制备方法

Publications (2)

Publication Number Publication Date
CN110246759A CN110246759A (zh) 2019-09-17
CN110246759B true CN110246759B (zh) 2021-11-02

Family

ID=67885801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910477874.9A Active CN110246759B (zh) 2019-06-03 2019-06-03 一种闪存器件的制备方法

Country Status (1)

Country Link
CN (1) CN110246759B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197392A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法以及接触刻蚀停止层
CN101431026A (zh) * 2007-11-05 2009-05-13 东部高科股份有限公司 用于制造闪存器件的方法
US9437423B2 (en) * 2007-06-28 2016-09-06 SK Hynix Inc. Method for fabricating an inter dielectric layer in semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806208B2 (en) * 2003-03-11 2004-10-19 Oki Electric Industry Co., Ltd. Semiconductor device structured to prevent oxide damage during HDP CVD
KR20070076250A (ko) * 2006-01-18 2007-07-24 삼성전자주식회사 게이트 전극 상에 플라즈마 손상이 없는 라이너를 구비하는반도체 소자
US8652917B2 (en) * 2012-05-23 2014-02-18 GlobalFoundries, Inc. Superior stability of characteristics of transistors having an early formed high-K metal gate
US9558995B2 (en) * 2015-06-25 2017-01-31 International Business Machines Corporation HDP fill with reduced void formation and spacer damage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197392A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法以及接触刻蚀停止层
US9437423B2 (en) * 2007-06-28 2016-09-06 SK Hynix Inc. Method for fabricating an inter dielectric layer in semiconductor device
CN101431026A (zh) * 2007-11-05 2009-05-13 东部高科股份有限公司 用于制造闪存器件的方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A comparative study on inductively-coupled plasma high-density plasma, plasma-enhanced, and low pressure chemical vapor deposition silicon nitride films;Yota, J; Hander, J; Saleh, AA;《JOURNAL OF VACUUM SCIENCE & TECHNOLOGY A》;20000430;第81卷(第2期);全文 *
低介电常数含氟氧化硅薄膜的研究;丁士进等;《功能材料》;20001025(第05期);全文 *
应变工程在非易失性存储器中的应用;R．Arghavani等;《集成电路应用》;20060605(第06期);全文 *

Also Published As

Publication number Publication date
CN110246759A (zh) 2019-09-17

Similar Documents

Publication Publication Date Title
US11063059B2 (en) Semiconductor structures including dielectric materials having differing removal rates
US8906759B2 (en) Silicon nitride gate encapsulation by implantation
CN107946310B (zh) 一种采用气隙作为介电层的3d nand闪存制备方法及闪存
US10141190B2 (en) Manufacturing method of a semiconductor device
US9093266B2 (en) Forming high aspect ratio isolation structures
JP2013073950A (ja) 半導体装置の製造方法
CN110246759B (zh) 一种闪存器件的制备方法
US7109086B2 (en) Technique for forming a spacer for a line element by using an etch stop layer deposited by a highly directional deposition technique
CN110277313B (zh) 侧墙的制造方法
US20060205149A1 (en) Method of fabricating flash memory device
KR100345400B1 (ko) 가장자리에 두꺼운 산화막을 갖는 트렌치 형성방법
KR100953023B1 (ko) 게이트 전극 형성 방법
CN104979204B (zh) 鳍式场效应晶体管的形成方法
CN103681505A (zh) 一种源漏双外延层的形成方法
CN104701148B (zh) 分裂栅的制造方法
KR20090081614A (ko) 활성영역 모서리의 라운딩을 포함하는 플래시 메모리소자의 형성방법
CN110620035B (zh) 半导体结构、三维存储器件及其制备方法
CN111952317B (zh) 三维存储器及其制备方法
CN103871889A (zh) Pmos晶体管及其形成方法
CN101882582A (zh) 半导体器件的制作方法
US20240038527A1 (en) Forming films with improved film quality
KR100633988B1 (ko) 반도체 소자 및 그 제조 방법
CN103441069A (zh) 改善有源区损伤的方法
KR20170061790A (ko) 플라즈마 장비를 이용한 박막 증착 방법
CN116110777A (zh) 掺杂有杂质的硅薄膜、其制备方法以及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant