KR20170061790A - 플라즈마 장비를 이용한 박막 증착 방법 - Google Patents

플라즈마 장비를 이용한 박막 증착 방법 Download PDF

Info

Publication number
KR20170061790A
KR20170061790A KR1020150166596A KR20150166596A KR20170061790A KR 20170061790 A KR20170061790 A KR 20170061790A KR 1020150166596 A KR1020150166596 A KR 1020150166596A KR 20150166596 A KR20150166596 A KR 20150166596A KR 20170061790 A KR20170061790 A KR 20170061790A
Authority
KR
South Korea
Prior art keywords
plasma
film
processing apparatus
chamber
substrate
Prior art date
Application number
KR1020150166596A
Other languages
English (en)
Inventor
박대홍
조재필
이만수
최영철
권영수
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020150166596A priority Critical patent/KR20170061790A/ko
Publication of KR20170061790A publication Critical patent/KR20170061790A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Abstract

플라즈마 장비를 이용한 박막 증착 방법에 관한 기술이다. 본 실시예의 박막 증착 방법은 표면에 패드 산화막이 형성된 반도체 기판상에 제 1 물질막 및 상기 제 1 물질막과 식각 선택비가 상이한 제 2 물질막을 교대로 복수 회 반복 증착하여 몰드 구조체를 형성하는 단계를 포함한다. 이때, 상기 제 1 및 제 2 물질막은 20 내지 70MHz 대역의 주파수 전원으로부터 는 플라즈마를 이용하여 형성되며, 상기 제 1 물질막들은 각각 제 1 임피던스 환경에서 증착되고, 상기 제 2 물질막들은 각각 제 2 임피던스 환경에서 증착될 수 있도록 플라즈마 장비와 연결되는 가변 캐패시터를 조절한다.

Description

플라즈마 장비를 이용한 박막 증착 방법{Method of Manufacturing 3D Memory Device Using Plasma Apparatus}
본 발명은 반도체 디바이스의 제조방법에 관한 것으로, 보다 구체적으로는 플라즈마 장비를 이용한 박막 증착 방법에 관한 것이다.
비휘발성 메모리 디바이스 등의 메모리 소자 분야 산업이 고도로 발전함에 따라 메모리 디바이스의 고집적화에 대한 요구가 증가하고 있다. 종래에는 반도체 기판의 상부에 2차원적으로 배열된 메모리 셀 들의 크기를 줄이는 방법을 통해 일정 면적 내에서의 메모리 소자의 집적도를 높여왔다. 그러나, 메모리 셀 들의 크기를 줄이는 데에는 물리적으로 한계가 있다. 이 때문에 최근에는 메모리 셀 들을 반도체 기판 상부에 3차원적으로 배열하여 메모리 소자를 고집적화하는 방안이 제안되고 있다. 이와 같이 3차원적으로 메모리 셀 들을 배열하면, 반도체 기판의 면적을 효율적으로 활용할 수 있고, 2차원적으로 메모리 셀 들을 배열하는 경우에 비해 집적도를 향상시킬 수 있다. 특히, 고집적화에 유리한 낸드 플래시 메모리 소자의 메모리 스트링을 3차원으로 배열하여 3차원 낸드 플래시 메모리 소자를 구현하면, 메모리 소자의 집적도를 극대화시킬 수 있을 것으로 예상되므로 3차원 반도체 메모리 소자에 대한 개발이 요구된다.
3차원 반도체 메모리 소자는 기판에 이격, 적층된 워드 라인들, 워드 라인들을 관통하여 기판에 대해 수직한 방향을 따라 형성된 채널막, 채널막을 감싸는 터널 절연막, 터널 절연막을 감싸는 전하 저장막 및 전하 저장막을 감싸는 블로킹 보호막을 포함한다. 메모리 셀은 워드 라인들과 채널막의 교차부에 배치된 전하 저장막의 일부에 전하를 트랩하여 데이터를 저장한다.
이격 적층되는 복수의 워드 라인은 다음과 같은 방식으로 형성될 수 있다.
먼저, 반도체 기판 상부에 식각 선택비가 상이한 제 1 및 제 2 물질막을 교대로 반복 증착한다. 적층된 물질막들 중 제 2 물질막을 선택적으로 제거한다. 제 2 물질막이 형성되었던 공간에 도전 물질을 충전시켜, 적층 워드 라인을 형성한다.
이때, 균일한 워드 라인 특성을 확보하기 위하여, 워드 라인이 형성될 공간에 형성되었던 제 2 물질막의 두께 균일도가 매우 중요하며, 나아가, 워드 라인간을 절연시키는 제 1 물질막의 두께 균일도 역시 매우 중요하다.
본 발명은 균일도 특성을 확보할 수 있는 플라즈마 장비를 이용한 박막 증착 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 박막 증착 방법은 다음과 같다. 먼저, 내부에 플라즈마를 발생시켜 기판을 처리하는 처리 공간을 구비한 챔버, 상기 챔버 내부로 공정 가스를 분사하는 가스 대향 배치되는 가스 분사 장치, 상기 가스 분사 장치에 20 내지 70MHz 주파수 파워를 제공하는 플라즈마 전원 공급 장치, 상기 가스 분사 장치에 대향되며 기판을 안착하는 기판 안착 장치, 및 상기 기판 안착 장치와 연결되며 상기 챔버 내부의 고주파 상분을 필터링하는 가변 캐패시터를 구비한 필터를 포함하는 플라즈마 장비에 반도체 기판을 로딩한다. 상기 반도체 기판상에 제 1 물질막을 형성하고, 상기 제 1 물질막 상부에 상기 제 1 물질막과 상이한 제 2 물질막을 인시튜로 형성한다. 그후, 상기 제 1 물질막을 형성하는 단계와 상기 제 2 물질막을 형성하는 단계를 적어도 2회이상 교대로 반복 증착하여 몰드 구조체를 형성한다. 상기 제 1 물질막들은 상기 가변 캐패시터의 조절에 의해 제 1 임피던스 환경에서 각각 증착되고, 상기 제 2 물질막들은 상기 가변 캐패시터의 조절에 의해 제 2 임피던스 환경에서 각각 증착된다.
또한, 본 발명의 다른 실시예에 따른 박막 증착 방법은 다음과 같다. 표면에 패드 산화막이 형성된 반도체 기판상에 제 1 물질막 및 상기 제 1 물질막과 식각 선택비가 상이한 제 2 물질막을 교대로 복수 회 반복 증착하여 몰드 구조체를 형성하는 단계를 포함한다. 상기 제 1 및 제 2 물질막은 20 내지 70MHz 대역의 주파수 전원에 의해 발생되는 플라즈마를 이용하여 형성되며, 상기 제 1 물질막들은 각각 제 1 임피던스 환경에서 증착되고, 상기 제 2 물질막들은 각각 제 2 임피던스 환경에서 증착될 수 있도록 플라즈마 장비와 연결되는 가변 캐패시터를 조절한다.
균일한 절연막 두께 특성을 확보하여, 낸드 플래시 메모리 디바이스의 전기적 신뢰도를 개선할 수 있다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 3차원 메모리 디바이스의 몰드 구조체 형성방법을 설명하기 위한 각 공정별 단면도이다.
도 5는 본 발명의 일 실시예에 따른 몰드 구조체를 형성하기 위한 플라즈마
장비의 개략적인 단면도이다.
도 6은 본 발명의 일 실시예에 따른 고주파 플라즈마 시스 및 RF 플라즈마 시스를 보여주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1을 참조하면, 반도체 기판(100) 상부에 제 1 물질막(110a, 110b, 110c) 및 제 2 물질막(120a, 120b, 120c)를 교대로 적층한다.
제 1 물질막(110a, 110b, 110c) 및 제 2 물질막(120a, 120b, 120c)은 서로 다른 물질로서, 예를 들어, 식각 선택비가 상이한 물질일 수 있다. 제 1 물질막(110a, 110b, 110c)은 예를 들어, 실리콘 질화막(SiN) 또는 폴리실리콘막이 이용될 수 있고, 제 2 물질막(120a, 120b, 120c)은 예를 들어, 실리콘 산화막일 수 있다. 이때, 제 1 물질막(110a, 110b, 110c)으로서 이용되는 실리콘 질화막 및 폴리실리콘막은 실란(silane) 소스를 이용하여 형성될 수 있고, 제 2 물질막(120a, 120b, 120c)으로서 이용되는 실리콘 산화막은 TEOS(Tetraethly orthosilicate) 소스를 이용하여 형성될 수 있다. 본 실시예의 제 1 물질막(110a, 110b, 110c) 및 제 2 물질막(120a, 120b, 120c)은 PECVD(plasma enhanced chemical vapor deposition) 방식 또는 PEALD(Plasam enhanced automic layer deposition) 방식을 이용하여, 인시튜(in-situ)로 형성될 수 있다. 본 도면에서는 설명의 편의를 위해 제 1 물질막(110a, 110b, 110c) 및 제 2 물질막(120a, 120b, 120c)을 각각 3층으로 적층한 예를 보여주고 있지만, 일반적인 낸드 플래시(Nand Flash) 메모리의 경우, 수 내지 수십 층이 교대로 적층되어, 몰드 구조체를 형성할 수 있다. 이때, 반도체 기판(100)과 최하부 제 1 물질막(110a) 사이에 패드 절연막(105)이 개재될 수 있다.
일반적인 PECVD 장치는 10 내지 15 MHz, 예를 들어, 13.56MHz의 RF(radio frequency) 전력을 이용하여 플라즈마를 생성하고 있다. 그런데, 상기한 13.56MHz의 PECVD 장치에서 물질막들을 증착하는 경우, 실리콘 질화막으로 이용되는 제 1 물질막(110a, 110b, 110c)은 스트레스 측면에서 플라즈마 영향을 받고, 실리콘 산화막으로 이용되는 제 2 물질막(120a, 120b, 120c)은 두께 측면에서 플라즈마 영향을 받는 것으로 알려져 있다.
각 물질막들에 대해 플라즈마 영향을 줄이기 위하여, 종래에는 제 1 및 제 2 물질막(110a, 110b, 110c, 120a, 120b, 120c)의 증착 공정은 기존의 PECVD 온도보다 다소 높은 500 내지 600℃ 온도 범위에서 소스 가스의 양을 20% 내지 40% 증대시켜 진행하였다.
그런데, 제 1 및 제 2 물질막(110a, 110b, 110c, 120a, 120b, 120c)의 증착 소스들은 잘 알려진 바와 같이 수소기(H-)를 포함하고 있으므로, 소스량을 증대시킨 상태에서 제 1 및 제 2 물질막(110a, 110b, 110c, 120a, 120b, 120c)을 증착하게 되면, 수소기가 풍부한 상태의 제 1 및 제 2 물질막(110a, 110b, 110c, 120a, 120b, 120c)이 형성된다.
그런데, 후속으로 워드 라인 영역을 한정하기 위하여, 제 1 물질막(110a, 110b, 110c)의 제거 시, 상기 수소기들이 제 2 물질막(120a, 120b, 120c)의 계면에 잔류할 수 있다. 이러한 막내 잔류하는 수소기 및 계면 잔류 수소기들은 적층 트랜지스터의 문턱 전압(Vth)을 변경시킬 뿐만 아니라, 누설 전류원으로 작용할 수 있다.
또한, 잔류 수소기들을 제거하기 위하여 어닐링 공정을 실시하게 되는 경우, 상기 제 1 및 제 2 물질막(110a, 110b, 110c, 120a, 120b, 120c)의 두께 및 물질 특성이 가변될 수 있다. 이로 인해, 워드 라인 형성 공간의 두께가 가변되고, 워드 라인간을 절연시키는 절연막의 두께가 불균일해지므로, 적층 낸드 플래시 메모리 셀 전체의 전기적 신뢰도가 저하된다.
이에, 본 실시예에서 제 1 및 제 2 물질막(110a, 110b, 110c, 120a, 120b, 120c)을 중심 대역이 20 내지 70MHz, 예를 들어, 27.12MHz인 VHF(very high frequency)에서 플라즈마가 생성되는 장치에서 생성될 수 있다.
이에 대해 보다 구체적으로 설명하면, 도 5에 도시된 바와 같이, 박막 증착 장치(20)는 챔버(200), 컨트롤러(201), 가스 분사 장치(230), 기판 지지 장치(240), 구동부(250), 플라즈마 전원 공급부(260), 매칭 네트워크(270), 필터(280) 및 히터 전원 공급부(290)를 포함할 수 있다.
챔버(200)는 상부가 개방된 본체(210) 및 본체(210)의 상부에 개폐 가능하게 설치되는 탑 리드(220)를 포함할 수 있다. 본체(210) 상부를 탑 리드(220)로 폐쇄함에 따라 형성되는 챔버(200) 내부 공간은 증착 공정 등 기판(W)에 대한 처리가 이루어지는 공간일 수 있다. 본체(210) 측면의 지정된 위치에는 기판(W)이 반입 및 반출되는 게이트(G)가 마련될 수 있다. 본체(210)의 저면에는 기판 지지 장치(240)의 지지축(244)이 삽입되는 관통공이 구비될 수 있다. 챔버(200) 내부는 일반적으로 진공 분위기로 형성되어야 하므로, 본체(210)의 지정된 위치, 예를 들어 저면에는 챔버(200) 내부 공간에 존재하는 가스의 배출을 위한 배기구(212)가 구비될 수 있다. 배기구(212)는 외부의 펌프(213)와 연결될 수 있다.
가스 분사 장치(230)는 탑 리드(220) 내측에 기판 지지 장치(240)와 대향하도록 설치될 수 있다. 가스 분사 장치(230)는 외부로부터 공급되는 다양한 가스를 가스라인(232)을 통해 공급받아 챔버(200) 내부로 분사할 수 있다. 가스 분사 장치(230)는 샤워헤드 타입, 인젝터 타입, 노즐 타입 등 다양한 방식의 가스 분사 장치 중에서 선택될 수 있다. 일 실시예에서, 가스 분사 장치(230)는 PECVD 장치의 제 1 전극으로 작용할 수 있다.
기판 지지 장치(240)는 기판 안착부(서셉터, 242) 및 지지축(244)을 포함할 수 있다. 기판 안착부(242)는 상면에 적어도 하나의 기판(W)이 안착되도록 전체적으로 평판 형상을 가지며, 챔버(200) 내부에 탑 리드(220)에 대하여 수평 방향으로 설치될 수 있다. 지지축(244)은 기판 안착부(242) 후면에 수직 결합되며, 챔버(200) 저부의 관통공을 통해 외부의 구동부(250)와 연결되어, 기판 안착부(242)를 승강 및/또는 회전시키도록 구성될 수 있다. 일 실시예에서, 기판 안착부(242)는 PECVD 장치의 제 2 전극으로 작용할 수 있다.
기판 안착부(242)의 내부에는 온도 조절 장치(도시되지 않음)가 구비되어, 기판(W)의 온도를 조절할 수 있다. 상기 온도 조절 장치는 예를 들어 히터일 수 있다.
컨트롤러(201)는 박막 증착 장치(20)의 전반적인 동작을 제어하도록 구성된다. 일 실시예에서 컨트롤러(201)는 각 구성부(200~290)의 동작을 제어하며, 박막 증착 공정을 위한 제어 파라미터 등을 설정할 수 있다. 도시하지 않았지만, 컨트롤러(201)는 중앙처리장치, 메모리, 입출력 인터페이스 등을 포함할 수 있다.
플라즈마 전원 공급부(260)는 중심 주파수 대역이 20~70MHz인, 예를 들어, 27.12MHz인 VHF 전원을 플라즈마 전원 소스로 제공할 수 있다.
예를 들어, 기판 안착부(242)에 기판(W)을 안착시킨 상태에서, 공정 가스를 주입하고, 가스 분사 장치(230)에 VHF 고주파를 인가하면, 가스 분사 장치(230)와 기판 안착부(242) 사이에 플라즈마가 형성된다.
매칭 네트워크(270)는 플라즈마 전원 공급부(260)의 출력 임피던스와 챔버(200) 내의 부하 임피던스를 상호 매칭시켜 고주파 전원이 챔버(200)로부터 반사됨에 따른 반사 손실을 제거하도록 구성될 수 있다.
필터(280)는 플라즈마 전원 공급부(260)를 통해 가스 분사 장치(230)에 VHF 고주파 전원이 인가될 때 기판 안착부(242)을 통해 전달되는 고주파를 필터링하여, 고주파 전원이 외부로 방사되지 않도록 한다. 또한, 필터(280)는 컨트롤러의 제어에 따라 캐패시턴스가 가변되도록 구성되며, 캐패시턴스가 가변됨으로써, 챔버 매부의 임피던스가 가변될 수 있다. 이를 통해 챔버(200)내의 플라즈마 임피던스를 변경시킬 수 있다.
히터 전원 공급부(290)는 상기 기판 지지 장치(240)내 히터(246)를 구동시킨다.
또한, 본 실시예의 배기구(212)는 챔버(200)의 저부에 형성된 경우를 예로 들어 도시하였으나, 배기구(212)는 챔버(200)의 측면에 형성될 수도 있다.
다음, 도 2를 참조하면, 제 1 및 제 2 물질막(110a, 110b, 110c, 120a, 120b, 120c)의 소정 부분을 식각하여, 콘택홀(H)을 형성한다.
도 3을 참조하여 설명하면, 콘택홀(H)의 측벽을 통해 노출된 제 2 물질막(120a, 120b, 120c)의 일정 폭을 선택적으로 제거한다. 제 2 물질막(120a, 120b, 120c)이 실리콘 질화막인 경우, 인산 용액(PH3)을 이용하여 상기 제 2 물질막(110a,110b,110c)을 선택적으로 제거할 수 있다. 이에 따라, 제 1 물질막(110a, 110b, 110c, 210d) 사이에 복수의 게이트 홀(GH)이 형성된다. 상기 복수의 게이트 홀(GH)은 제 2 물질막(120a, 120b, 120c)의 두께에 의존하기 때문에, 횡방향 및 종방향에 대해 균일한 형태로 한정된다.
다음, 도 4에 도시된 바와 같이, 상기 복수의 게이트 홀(GH)의 측벽면에 저장 구조체(130)를 피복한 후, 상기 게이트 홀(GH) 각각에 도전 물질을 매립하여, 복수의 게이트 전극(140)을 형성한다. 여기서, 상기 저장 구조체(130)는 터널 절연막, 전하 저장막 및 보호막의 삼중막 구조로 구성될 수 있다. 상기 터널 절연막 및 보호막은 각각 실리콘 산화 물질을 포함할 수 있으며, 상기 전하 저장막은 전하 트랩막 또는 도전성 나노 입자를 포함하는 절연막, 예컨대 실리콘 질화막일 수 있다.
이와 같은 본 발명의 PECVD 장치는 중심 대역이 20 내지 70MHz, 예를 들어, 27.12MHz 주파수 전원에서 플라즈마가 발생된다. 본 실시예의 PECVD 장치는 RF 주파수 보다 높은 주파수 전원을 이용하여 플라즈마가 생성되기 때문에, 플라즈마 이온 플럭스(ion flux)는 증대되는 반면, 이온 에너지 및 이온 충돌 비율(ion bombardment)은 감소된다.
이와 같이 이온 에너지가 감소되기 때문에, 수소기 역시 낮은 이온 에너지를 갖게 되어, 대부분 다른 반응기와 반응이 쉽게 이루어져서 안정적인 상태를 유지하거나 혹은 휘발될 수 있다. 또한, 고주파 전원을 이용함에 따라, 이온 충돌 비율이 감소되기 때문에, 이온 충돌로 인한 부수적인 수소기 발생을 원천적으로 차단할 수 있다. 결과적으로 막질의 영향 없이 수소기의 잔류 문제를 해결할 수 있다.
또한, 플라즈마 생성을 위하여, 고주파 전원이 인가되면, 하기 식과 같이 임피던스의 리액턴스 성분이 감소되어, 플라즈마 손실이 적어지기 때문에, 증착률이 개선될 수 있다.
<식>
Figure pat00001
또한, RF 전원을 이용하는 PECVD 장치의 경우, 대부분의 플라즈마 가스가 기판 지지 장치(240)의 중심부에 집중되는 고질적인 문제점을 갖고 있다. 이로 인해, 기판 중앙 부분의 절연막과 기판 가장자리의 절연막 사이에 균일도 차이가 발생될 수 있었다. 하지만, 본 실시예와 같이 고주파 전원을 이용하는 경우, 도 6에 도시된 바와 같이, RF 전원을 이용하는 경우보다 플라즈마 시스층(sheath)의 가장자리 부분이 중심보다 낮은 위치에 생성됨을 확인할 수 있다. 즉, 플라즈마 시스층은 중심보다 가장자리쪽에서 기판과 더 가깝게 발생된다. 이에 따라, 비록 기판 중심부에 플라즈마에 의해 활성화된 가스가 집중되더라도, 기판의 가장자리 부분에서는 플라즈마에 의해 활성화된 가스들이 상대적으로 가깝게 위치되므로, 플라즈마 가스의 영향을 균일하게 만들 수 있다.
또한, 본 실시예의 PECVD는 가변 캐패시터를 구비한 필터(280)의 설치에 따라, 각 층마다 임피던스를 균일하게 조절할 수 있다.
예를 들어, 제 1 물질막(110a, 110b, 110c)은 상부로 갈수록 플라즈마 가스의 영향이 다르게 미칠 수 있다. 이때, 하부 제 1 물질막(110a), 중간 제 1 물질막(110b) 및 상부 제 1 물질막(110c)이 각각 균일한 플라즈마 임피던스 환경에서 제작될 수 있도록, 레이어 증착 단계별로 가변 캐패시터를 조절할 수 있다. 상기 가변 캐패시터는 상기 매칭 네트워크(270)로부터 센싱된 챔버 내부의 임피던스에 응답하여 조절될 수 도 있고, 혹은 이전 증착 정보로부터 얻어진 설정 값을 고려하여 조절될 수도 있다. 아울러, 제 2 물질막(120a, 120b, 120c) 각각 역시 균일한 플라즈마 임피던스 환경에서 제작될 수 있도록, 각 레이어 증착 단계마다 가변 캐패시터를 조절할 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 중심 대역이 27.12MHz에 해당하는 고주파 전원을 이용하여 플라즈마를 발생시킴과 동시에, 가변 캐패시터를 구비한 필터에 의해 동일한 물질의 증착시 동일 임피던스 환경을 제공한다. 이에 따라, 증착되는 박막내의 잔류 수소기 함유량을 감소시킬 수 있으며, 동일 박막들의 증착 균일도를 개선할 수 있다. 추가적으로, VHF 주파수 전원의 플라즈마 시스 특성에 의해 가장자리 균일도를 개선할 수 있을 뿐만 아니라, 수소기를 제거하기 위한 별도의 어닐링 공정을 생략할 수 있어, 공정 시간 감소는 물론 디바이스의 누설 전류 발생을 크게 감소시킬 수 있다.
본 발명은 상기한 실시예에 한정되는 것만은 아니다.
본 실시예의 PECVD 장치는 플라즈마 전원 공급부(260)는 가스 분사 장치(230)에 연결되고, 필터(280)는 기판 안착 장치(240)에 연결되도록 구성하였으나, 여기에 한정되지 않고, 플라즈마 전원 공급부(260)는 기판 안착 장치(240)에 연결되고, 필터(280)가 가스 분사 장치(230)에 연결되도록 구성될 수도 있다.
또한, 본 실시예에서는 제 2 물질막(120a, 120b, 120c)의 일부를 제거하여, 제거된 공간에 게이트 전극을 형성하는 구조에 대해 예를 들어 설명하였지만, 여기에 한정하지 않고, 제 2 물질막(120a, 120b, 120c)를 다양한 형태로 제거하면서, 그 내부에 다양한 종류의 전하 저장 매체를 형성할 수 있음은 자명하다.
또한, 본 실시예에서는 PECVD 장치를 예를 들어 설명하였지만, 플라즈마를 이용하는 모든 장비, 예컨대, PEALD(Plasma enhanced atomic layer deposition) 방식에도 동일하게 적용될 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
100: 반도체 기판 110a,110b,110c: 제 1 물질막
120a, 120b, 120c: 제 2 물질막 20: PECVD 장치
200 : 챔버 210 : 본체
220 : 탑 리드 230 : 가스 분사 장치
240 : 기판 지지 장치 270 : 매칭 네트워크
280 : 필터

Claims (6)

  1. 내부에 플라즈마를 발생시켜 기판을 처리하는 처리 공간을 구비한 챔버, 상기 챔버 내부로 공정 가스를 분사하는 가스 대향 배치되는 가스 분사 장치, 상기 가스 분사 장치에 20 내지 70MHz 주파수 파워를 제공하는 플라즈마 전원 공급 장치, 상기 가스 분사 장치에 대향되며 기판을 안착하는 기판 안착 장치, 및 상기 기판 안착 장치와 연결되며 상기 챔버 내부의 고주파 성분을 필터링하는 가변 캐패시터를 구비한 필터를 포함하는 플라즈마 장비에 반도체 기판을 로딩하는 단계;
    상기 반도체 기판상에 제 1 물질막을 형성하는 단계;
    상기 제 1 물질막 상부에 상기 제 1 물질막과 상이한 제 2 물질막을 인시튜로 형성하는 단계; 및
    상기 제 1 물질막을 형성하는 단계와 상기 제 2 물질막을 형성하는 단계를 적어도 2회이상 교대로 반복 증착하여 몰드 구조체를 형성하는 단계를 포함하며,
    상기 제 1 물질막들은 상기 가변 캐패시터의 조절에 의해 제 1 임피던스 환경에서 각각 증착되고, 상기 제 2 물질막들은 상기 가변 캐패시터의 조절에 의해 제 2 임피던스 환경에서 각각 증착되는 박막 증착 방법.
  2. 제 1 항에 있어서,
    상기 제 1 물질막은 실리콘 질화막 또는 폴리 실리콘막이고,
    상기 제 2 물질막은 실리콘 산화막인 박막 증착 방법.
  3. 제 2 항에 있어서,
    상기 반도체 기판은 그 표면에 패드 산화막을 더 구비하는 박막 증착 방법.
  4. 제 1 항에 있어서,
    상기 플라즈마 장비는 상기 플라즈마 전원 공급부의 출력 임피던스와 상기 챔버의 부하 임피던스를 상호 매칭시켜, 반사 손실을 제거하는 매칭 네트워크를 더 포함하는 박막 증착 방법.
  5. 제 4 항에 있어서,
    상기 가변 캐패시터는 상기 챔버의 부하 임피던스 값에 따라 캐패시턴스가 조절되는 박막 증착 방법.
  6. 제 1 항에 있어서,
    상기 가변 캐패시터는 기 설정된 각 레이어별 임피던스 정보에 따라 순차적으로 캐패시턴스가 조절되는 박막 증착 방법.
KR1020150166596A 2015-11-26 2015-11-26 플라즈마 장비를 이용한 박막 증착 방법 KR20170061790A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150166596A KR20170061790A (ko) 2015-11-26 2015-11-26 플라즈마 장비를 이용한 박막 증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150166596A KR20170061790A (ko) 2015-11-26 2015-11-26 플라즈마 장비를 이용한 박막 증착 방법

Publications (1)

Publication Number Publication Date
KR20170061790A true KR20170061790A (ko) 2017-06-07

Family

ID=59223843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150166596A KR20170061790A (ko) 2015-11-26 2015-11-26 플라즈마 장비를 이용한 박막 증착 방법

Country Status (1)

Country Link
KR (1) KR20170061790A (ko)

Similar Documents

Publication Publication Date Title
US11063059B2 (en) Semiconductor structures including dielectric materials having differing removal rates
US10395919B2 (en) Method and apparatus for filling a gap
KR102456460B1 (ko) 3d nand 메모리 디바이스들에서의 개선된 수직 에칭 성능을 위한 막들의 플라즈마 강화 화학 기상 증착
US10658379B2 (en) Array common source structures of three-dimensional memory devices and fabricating methods thereof
US10622217B2 (en) Method of plasma etching and method of fabricating semiconductor device using the same
KR102109208B1 (ko) 더미 게이트 형성 방법
KR20080082443A (ko) 절연물 증착을 사용한 집적 회로 구조 형성 방법 및 절연물갭 필링 기술
KR20230062643A (ko) 증착 및 에칭을 위한 반도체 프로세싱 챔버들
KR20170061790A (ko) 플라즈마 장비를 이용한 박막 증착 방법
US20160064193A1 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device using the same
US11699571B2 (en) Semiconductor processing chambers for deposition and etch
KR102070768B1 (ko) 박막 증착 장치
CN116529847A (zh) 容纳寄生等离子体形成的半导体处理腔室
KR102112709B1 (ko) 균일한 직경을 갖는 콘택홀을 구비하는 반도체 집적 회로 장치의 제조방법
CN103117201B (zh) Pecvd装置及半导体器件的形成方法
KR102125474B1 (ko) 박막 증착 방법
KR102070791B1 (ko) 박막 증착 장치 및 증착 방법
US11495470B1 (en) Method of enhancing etching selectivity using a pulsed plasma
WO2013088325A1 (en) Silicon nitride dry trim without top pulldown
KR102179281B1 (ko) 박막 증착 장치, 이를 포함하는 기판 처리 시스템 및 박막 증착 방법
KR20230085198A (ko) 제어 게이트 리세스들을 위한 프로파일 성형
KR20240042073A (ko) 고 종횡비 갭 충전에서 시임 제거
KR20230041099A (ko) 비정질 실리콘에서의 수소 혼입 감소를 위한 이온 주입
TW202407758A (zh) 使用體積膨脹的大面積間隙填充
US20160064405A1 (en) Method for forming insulator film on metal film

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination